专利名称：制造有高介电常数栅极电介质半导体器件的选择刻蚀工艺的制作方法
技术领域：
本发明涉及用于制造半导体器件的方法，具体地说，涉及用于制造包括高介电常数栅极介电层的半导体器件的方法。
背景技术：
用于刻蚀高介电常数(k)栅极介电层的传统方法使用各向异性等离子体刻蚀和各向同性湿法刻蚀技术。如果干法刻蚀工艺刻蚀衬底的速率远快于其刻蚀电介质的速率，那么干法刻蚀可能毁坏位于高k栅极电介质下面的衬底。虽然湿法刻蚀工艺可以相对于下方的衬底选择性刻蚀电介质，但是这种工艺可能会刻蚀位于栅电极下面的电介质，这可能会削弱或挖切该结构。
因此，需要一种用于制造包括高k栅极电介质的半导体器件的改进工艺。需要这样的工艺，即相对于下方的衬底以及相对于高K膜的被栅电极覆盖的那部分而选择性刻蚀高k膜的露出部分。本发明的方法提供了这种工艺。
发明内容
根据本发明的第一方面，本发明提供了一种用于制造半导体器件的方法，包括在衬底上形成高介电常数栅极介电层；以及改性所述高介电常数栅极介电层的第一部分，以保证可以相对于所述高介电常数栅极介电层的第二部分选择性地去除所述第一部分。
根据本发明的第二方面，本发明还提供了一种用于制造半导体器件的方法，包括在衬底上形成高介电常数栅极介电层；在所述高介电常数栅极介电层上形成栅电极；刻蚀所述栅电极以暴露出所述高介电常数栅极介电层的第一部分；向所述高介电常数栅极介电层的所述第一部分中添加杂质；以及相对于所述高介电常数栅极介电层的第二部分选择性地去除所述高介电常数栅极介电层的所述第一部分。
根据本发明的第三方面，本发明提供了一种用于制造半导体器件的方法，包括在衬底上形成高介电常数栅极介电层；在所述高介电常数栅极介电层上形成基于多晶硅的栅电极；刻蚀所述基于多晶硅的栅电极以露出所述高介电常数栅极介电层的第一部分；使用等离子体增强化学气相沉积工艺来向所述高介电常数栅极介电层的第一部分中添加杂质；然后，将所述高介电常数栅极介电层的第一部分暴露在从包括含卤酸和磷酸的组中选择的酸中。
图1A到图1D表示当实现本发明方法的实施例时可能形成的结构的横截面。在这些图中所示出的特征没有按比例画出。
具体实施例方式
描述了一种用于制造半导体器件的方法。该方法包括在衬底上形成高k栅极介电层，以及改性所述高k栅极介电层的第一部分以保证可以相对于所述高k栅极介电层的第二部分而选择性地去除该第一部分。在下面的描述中，给出了大量细节以提供对本发明的完整解释。但是，对于本领域的技术人员来说很明显，除了这里清楚描述的那些方式外，还可以以很多方式来实施本发明。因此，本发明不限于下面描述的具体细节。
在本发明的方法中，在衬底上形成高k栅极介电层。衬底可以包括体硅或绝缘体上硅子结构。或者，衬底可以包括其他材料——其可以与硅组合也可以不与硅组合——例如锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或者锑化镓。虽然这里描述了可以形成衬底的材料的几个例子，但是可以作为基础在其上制造半导体器件的任何材料都落在本发明的精神和范围内。
高k栅极介电层将包括其介电常数大于二氧化硅的介电常数的材料。优选地，高k栅极介电层的介电常数至少约为二氧化硅的介电常数的两倍，即，其介电常数约大于8。用于制造高k栅极介电层的材料包括氧化铪、氧化硅铪、氧化镧、氧化锆、氧化硅锆、氧化钛、氧化钽、氧化钛锶钡、氧化钛钡、氧化钛锶、氧化钇、氧化铝以及氧化钽钪铅。尤其优选的是氧化铪、氧化锆、氧化钛和氧化铝。虽然这里描述了可以用于形成高k栅极介电层的材料的一些例子，但是所述层可以由其他材料制成，这对本领域的技术人员是很明显的。
可以使用例如传统化学气相沉积(“CVD”)、低压CVD或物理气相沉积(“PVD”)工艺的传统沉积方法在衬底上形成高k栅极介电层。优选地，使用传统的原子层CVD工艺。在这种工艺中，可以以选择的流速向CVD反应器中供给金属氧化物前驱体(例如金属氯化物)和蒸气，然后该反应器在选择温度和压力下工作，以在衬底和高k栅极介电层之间生成原子级的平滑界面。CVD反应器应该工作足够长的时间，以形成具有期望厚度的层。在大部分应用中，高k栅极介电层的厚度应该小于约40埃，并且更优选在约5埃到约20埃之间——即，厚度小于或等于约5个单原子层。
这样来沉积，高k栅极介电层可能包括不期望的杂质，例如残留的氯，其会使所述层与多晶硅不相容。可以通过在所述层表面上沉积牺牲层，然后在该牺牲层已经吸收相当多的最初存在于高k栅极介电层中的杂质之后去除牺牲层来纯化所述层。或者，可以通过将所述层还原为金属层，然后对该金属层进行再氧化，来纯化高k栅极介电层。例如通过湿法或干法氧化工艺来增加高k栅极介电层中的氧含量可能是令人满意的。为了保证与基于多晶硅的栅电极的相容性，可以以其他方式来改性高k栅极介电层，例如通过向其中添加氮，或者可以在膜与栅电极之间设置中间层。
在衬底上形成高k栅极介电层之后，可以在该层上形成栅电极。在一个优选实施例中，栅电极包括多晶硅。可以通过在介电层101和衬底100上首先沉积多晶硅层102——生成图1a的结构，来形成这样的栅电极。可以使用传统方法来沉积多晶硅层102，并且其厚度优选为在约500埃到约4000埃之间。然后，可以刻蚀多晶硅层102，以暴露出高k栅极介电层101的第一部分103，生成图1b的结构。
在刻蚀多晶硅层102之后，必须去除露出的第一部分103。但是，在刻蚀第一部分103之前，本发明的方法改性第一部分103，如图1c所示，以保证可以相对于高k栅极介电层101的第二部分104来选择性去除第一部分103。可以通过向介电层的该部分添加杂质来改性高k栅极介电层101的第一部分103。在一个优选实施例中，杂质包括卤素，所述卤素可以包含在卤素分子中或者可以与氢化合以形成卤化物。
可以使用等离子体增强化学气相沉积(“PECVD”)工艺来向高k栅极介电层101的第一部分103中添加杂质。在这种PECVD工艺中，可以在轰击等离子体之前向反应器中供给卤素或卤化物气体(或这些气体的组合)。反应器应该在合适的条件(例如温度、压力、射频以及功率)下工作足够长的时间来改性高k栅极介电层101的第一部分103，以保证可以相对于其他材料而选择性地去除第一部分103。在一个优选实施例中，使用低功率PECVD工艺，例如使用一种在小于约200瓦下进行。
在特别优选的实施例中，以合适的流速向反应器中供给溴化氢(“HBr”)和氯气(Cl2)，以保证由这些气体生成的等离子体将以期望的方式来改性高k栅极介电层101的第一部分103。可以将在约50到约100瓦之间(优选为约100瓦)的晶片偏压应用足够长的时间，来完成第一部分103的期望转变。持续小于约1分钟或者可能就5秒钟那么短的等离子体暴露过程就足够引起这样的转化。
虽然这里描述了用于改性高k介电层101第一部分103的工艺的一些例子，但是对于本领域的技术人员来说很明显，可以使用其他的处理。因此，用于改性第一部分103的工艺不限于上面描述的那些工艺。本发明的方法考虑了使用任何适合的湿法或干法化学处理，只要所述处理可以向高k介电层101第一部分103中添加杂质，以保证可以相对于高k栅极介电层101的第二部分104选择性地去除第一部分103就可以。
在已经改性第一部分103之后，将其去除。所添加的杂质的存在使得可以相对于第二部分104而选择性地去除第一部分103，即刻蚀第一部分103，以生成图1d的结构。在一个优选的实施例中，通过将第一部分103暴露在例如含卤酸(例如氢溴酸或盐酸)或磷酸的较强酸中，来去除第一部分103。
当使用含卤酸时，该酸优选包含体积含量在约0.5％到约10％之间的HBr或HCl——并且更优选体积含量约5％。使用这样的酸的刻蚀工艺可以在室温或接近室温下进行，并且持续约5分钟到约30分钟——当然如果需要可以进行更长的暴露。当使用磷酸时，该酸优选地包含体积含量在约75％到约95％之间的H3PO4。使用这种酸的刻蚀工艺优选地在约140℃到约180℃下进行，并且更优选地在约160℃下进行。当使用这种酸时，暴露步骤应该持续约30秒到约5分钟——并且对于20埃厚的膜来说优选地持续约1分钟。
虽然这里描述了用于相对于第二部分104选择性地去除第一部分103的工艺的一些例子，但是对于本领域的技术人员来说很明显，可以使用其他工艺。因此，用于刻蚀第一部分103的工艺不限于上面描述的那些工艺。本发明的方法考虑使用相对于高k栅极介电层101的第二部分104选择性地去除高k栅极介电层101的第一部分103的任何适合的处理。
因为一般用于完成半导体器件的其他步骤是本领域的技术人员所公知的，所以这里将不再对它们进行更详细的描述。虽然栅电极优选地包括多晶硅，但是栅电极可替换地可以由高k栅极电介质可以与之一起使用的各种金属来形成。此外，栅电极可以包括多晶硅与一种或多种金属或半金属材料的组合。
如上所述，各向异性地改性高k栅极介电层101的第一部分103，使相邻的结构不受该工艺步骤的影响，可以保证随后的湿法刻蚀工艺不会明显地刻蚀到下方的衬底或邻接的第二部分。结果，当使用这种工艺来刻蚀高k栅极介电层时，下方的衬底将不会遭受任何有影响的毁坏，并且不会将栅电极挖切或底切到很严重的程度。
虽然上述实施例是可以使得能够相对于所述层的第二部分选择性地去除高k栅极介电层的第一部分的工艺的例子，但是本发明不限于这些具体的实施例。本发明考虑了用于转变高k栅极介电层的一部分以使其可以被选择性去除、从而保证介电层刻蚀将不会严重毁坏下方的衬底或底切栅电极的其他处理。
虽然上面的描述已经指明了可以在本发明的方法中使用的某些特定步骤和材料，但是本领域的技术人员将理解可以做出许多修改和替换。因此，所有这种修改、改变、替换和补充都应该被认为落在由所附权利要求限定的本发明的精神和范围内。
权利要求
1.一种用于制造半导体器件的方法，包括在衬底上形成高介电常数栅极介电层；以及改性所述高介电常数栅极介电层的第一部分，以保证可以相对于所述高介电常数栅极介电层的第二部分选择性地去除所述第一部分。
2.如权利要求1所述的方法，其中，所述高介电常数栅极介电层通过原子层化学气相沉积形成，厚度在约5埃到约40埃之间，并且其包括从下面的组中选择出来的材料，所述组由氧化铪、氧化硅铪、氧化镧、氧化锆、氧化硅锆、氧化钛、氧化钽、氧化钛锶钡、氧化钛钡、氧化钛锶、氧化钇、氧化铝以及氧化钽钪铅组成。
3.如权利要求2所述的方法，还包括相对于所述高介电常数栅极介电层的所述第二部分选择性地去除所述高介电常数栅极介电层的所述第一部分的步骤。
4.如权利要求1所述的方法，其中，通过向所述高介电常数栅极介电层的所述第一部分中添加杂质来改性所述高介电常数栅极介电层的所述第一部分。
5.如权利要求4所述的方法，其中，所述杂质包括卤素。
6.如权利要求4所述的方法，其中，所述杂质包括卤化物。
7.如权利要求4所述的方法，其中，使用等离子体增强化学气相沉积工艺来添加所述杂质。
8.如权利要求3所述的方法，其中，通过将所述高介电常数栅极介电层的所述第一部分暴露在酸中来相对于所述高介电常数栅极介电层的所述第二部分选择性地去除所述高介电常数栅极介电层的所述第一部分。
9.如权利要求8所述的方法，其中，所述酸包括含卤酸。
10.如权利要求8所述的方法，其中，所述酸包括磷酸。
11.一种用于制造半导体器件的方法，包括在衬底上形成高介电常数栅极介电层；在所述高介电常数栅极介电层上形成栅电极；刻蚀所述栅电极以暴露出所述高介电常数栅极介电层的第一部分；向所述高介电常数栅极介电层的所述第一部分中添加杂质；以及相对于所述高介电常数栅极介电层的第二部分选择性地去除所述高介电常数栅极介电层的所述第一部分。
12.如权利要求11所述的方法，其中，所述栅电极包括多晶硅。
13.如权利要求11所述的方法，其中，所述栅电极是金属栅电极。
14.如权利要求11所述的方法，其中，使用低功率等离子体增强化学气相沉积工艺来添加包括卤素和卤化物的混合物的杂质。
15.如权利要求11所述的方法，其中，通过将所述高介电常数栅极介电层的所述第一部分暴露在酸中来相对于所述高介电常数栅极介电层的所述第二部分选择性地去除所述高介电常数栅极介电层的所述第一部分，其中所述酸选自由含卤酸和磷酸组成的组。
16.一种用于制造半导体器件的方法，包括在衬底上形成高介电常数栅极介电层；在所述高介电常数栅极介电层上形成基于多晶硅的栅电极；刻蚀所述基于多晶硅的栅电极以露出所述高介电常数栅极介电层的第一部分；使用等离子体增强化学气相沉积工艺来向所述高介电常数栅极介电层的第一部分中添加杂质；然后，将所述高介电常数栅极介电层的第一部分暴露在从包括含卤酸和磷酸的组中选择的酸中。
17.如权利要求16所述的方法，其中所述等离子体增强化学气相沉积工艺在小于约200瓦下进行，且其中所述杂质包括卤素和卤化物的混合物。
18.如权利要求17所述的方法，其中，所述酸包括氢溴酸或盐酸，并且所述杂质包括溴化氢和氯的混合物。
19.如权利要求17所述的方法，其中，所述等离子体增强化学气相沉积工艺进行小于约1分钟。
20.如权利要求18所述的方法，其中，所述高介电常数栅极介电层的所述第一部分在大约室温下暴露在所述酸中约5分钟到约30分钟。
全文摘要
本发明描述了一种用于制造半导体器件的方法。该方法包括在衬底上形成高介电常数栅极介电层，以及改性所述高介电常数栅极介电层的第一部分，以保证可以相对于所述高介电常数栅极介电层的第二部分而选择性地去除所述第一部分。
文档编号H01L21/02GK1591786SQ20041005709
公开日2005年3月9日 申请日期2004年8月30日 优先权日2003年8月28日
发明者贾斯廷·K·布拉斯克, 乌代·沙阿, 马克·L·多齐, 杰克·卡瓦利罗斯, 罗伯特·S·周, 罗伯特·B·小蒂尔科特, 马修·V·梅斯 申请人:英特尔公司