专利名称：叠层型电子部件及其制法的制作方法
技术领域：
本发明涉及叠层型电子部件及其制法，特别涉及像叠层陶瓷电容器那样电介质层及内部电极层被薄层、多层化的叠层型电子部件及其制法。
背景技术：
近年来，作为叠层型电子部件的一种的叠层陶瓷电容器，为了小型、高容量化，已经实现了电介质层及内部电极层的薄层、多层化(例如特开平11-251173)。
但是，以往的叠层型电子部件由于电介质层及内部电极层的薄层化和内部电极层相对于电介质层的面积占有率的扩大化，电介质层之间的结合区域逐渐变小，由此产生电子部件主体的机械强度降低的问题。另外，电介质层的厚度和内部电极层的厚度差变小，在叠层工序中，由于电介质生片(green sheet)难以吸收内部电极图案的阶梯部分，因此在叠层后或烧成后，会产生在电子部件主体的层间容易发生分离的问题。
发明内容
本发明的目的在于，提供即使将电介质层及内部电极层薄层多层化也可以提高电子部件主体的机械强度并且抑制层间产生分离的叠层型电子部件及其制法。
本发明的叠层型电子部件是在交互层叠多个电介质层和内部电极层而形成的电子部件主体的端面上具有外部电极的叠层型电子部件，其特征是，所述电介质层中的一部分电介质层为比其他的电介质层厚度更大的电介质层。
这样，即使将电介质层及内部电极层薄层多层化，也可以提高电子部件主体的机械强度，并且可以抑制层间的分离。
该叠层型电子部件中，所述较厚的电介质层与所述其他的电介质层的层构成比(厚的电介质层的层数/其他的电介质层的层数)优选为1/5～1/20。
另外，所述叠层型电子部件中，所述较厚的电介质层和所述其他的电介质层最好为同质材料。另外，在将所述其他的电介质层的厚度设为t1，将所述较厚的电介质层的厚度设为t2时，优选满足t2/t1≥1.2的关系。
通过像这样将厚的电介质层的材质与其他的电介质层设为同质，另外将厚度比率如上设定，就可以使其他的电介质层与较厚的电介质层一体化，进而可以提高强度。
本发明适于所述其他的电介质层为薄层的情况，具体来说，适于其他的电介质层的厚度在3μm以下，特别适于1～2μm的情况。另外，所述内部电极层的厚度优选2μm以下，特别优选0.1～1.8μm。
另外，本发明的叠层型电子部件中，在将构成所述其他的电介质层的陶瓷的晶粒的平均结晶粒径设为φ1，将构成所述较厚的电介质层的陶瓷的晶粒的平均结晶粒径设为φ2时，最好满足φ2/φ1≥1.1的关系，所述内部电极层最好为金属箔，金属箔最好为电镀膜。
所述叠层型电子部件中，由于构成电介质层的晶粒的粒径越大，则电介质的介电常数就越高，因此通过将构成电介质的平均结晶粒径设为所述范围，就可以抑制由增厚一部分的电介质层的厚度而带来的静电电容的降低。
另外，本发明中，如果用电镀膜形成内部电极层，则可以形成均质，减小厚度不均，并且可以增大有效面积，另外还可以使内部电极层极薄。
本发明的叠层型电子部件的制法的特征是，具有准备至少含有电介质粉末的电介质生片和厚度比该电介质生片更厚的电介质生片的工序、在所述电介质生片及所述较厚电介质生片上分别形成内部电极图案的工序、将形成了该内部电极图案的所述电介质生片及所述较厚电介质生片层叠而形成叠层成形体的工序、切割该叠层成形体而形成电子部件主体成形体并烧成的工序。
根据此种制法，即使将电介质生片或内部电极图案薄层化，由于插设有厚度较大的电介质生片，因此可以提高电介质生片上的内部电极图案的埋入性，由此可以消除由内部电极图案造成的阶梯，即使在叠层及烧成后，也可以容易地防止层离。
另外，本发明的制法中，所述较厚电介质生片和所述电介质生片的层构成比(较厚电介质生片的层数/电介质生片的层数)最好为1/5～1/20，所述较厚电介质生片和所述电介质生片最好为同质材料，当将所述电介质生片的厚度设为tG1，将所述较厚电介质生片的厚度设为tG2时，最好满足tG2/tG1≥1.2的关系，在将构成所述电介质生片的电介质粉末的平均粒径设为φG1，将构成所述较厚的电介质生片的电介质粉末的平均粒径设为φG2时，最好满足φG2/φG1≥1.1的关系，内部电极图案最好为金属箔，金属箔最好为电镀膜。
通过像所述那样，电介质生片及较厚电介质生片中分别所含的电介质粉末为如上所述的粒径比(φ2/φ1≥1.1)，则即使将一部分的电介质生片加厚，也可以抑制烧成收缩率，从而可以减小烧成前后的内部应力。
本发明如上所述，即使将电介质层及内部电极层薄层多层化，也可以提高电子部件主体的机械强度，并且可以抑制层间的分离。
图1是作为本发明的叠层型电子部件的代表例的叠层陶瓷电容器的概略剖面图。
图2是用于制造本发明的叠层型电子部件的工序图。
图3是表示切割叠层成形体时的切割部位的俯视图。
具体实施例方式
对于本发明的叠层型电子部件的一个实施方式进行详细说明。图1是作为本发明的叠层型电子部件的代表例的叠层陶瓷电容器的概略剖面图。该叠层型电子部件在电子部件主体1的两个端面2上形成有外部电极3。电子部件主体1是将电介质层10和内部电极层7交互层叠而构成的。内部电极层7在电子部件主体1的相同的端面2上与外部电极3交互连接。
此外，本发明中，十分重要的是，电介质层10当中的一部分电介质层为比其他的电介质层5更厚的电介质层8。另外，将所述其他的电介质层5的厚度设为t1，将所述较厚电介质层8的厚度设为t2时的t2/t1比更优选为1.2以上。
另外，根据提高所述其他的电介质层5和所述较厚电介质层8的烧结性，使机械强度提高的理由，较厚电介质层8最好与其他的电介质层5为同质材料。这里，所谓「同质材料」是指，主成分由相同元素构成的材料。
另外，将构成其他的电介质层5的陶瓷的晶粒的平均结晶粒径设为φ1，将构成较厚的电介质层8的陶瓷的晶粒的平均结晶粒径设为φ2时的φ2/φ1比优选在1.1以上，更优选在1.15以上。具体来说，平均结晶粒径φ1为0.1～1μm左右较好，平均结晶粒径φ2为0.2～1.2μm左右较好。另一方面，在未将比其他电介质层5更厚的电介质层8插设在电子部件主体1中的情况下，则无法实现电子部件1的机械强度的提高。
这里，本发明中，所谓「薄层多层化」是指，其他的电介质层5的厚度在3μm以下，内部电极层7的厚度在2μm以下，电介质层及内部电极层分别被层叠100层以上。本发明适于此种被薄层、多层化了的叠层型电子部件。特别优选其他的电介质层5的厚度为1～2μm，内部电极层7的厚度为0.1～1.8μm。
另外，本发明中，较厚电介质层8和其他的电介质层5的层构成比(较厚电介质层8的层数/其他电介质层5的层数)优选为1/5～1/20。
电介质层5、8例如为包括以BaTiO3等为主成分的结晶相的陶瓷层。
构成本发明的电子部件主体1的内部电极层7最好为金属箔，另外，最好由电镀膜形成。另外，该电镀膜优选以贱金属材料为主成分，特别更优选Ni、Cu当中的任意1种或它们的合金。
下面对作为本发明的叠层型电子部件的一个适用例的叠层陶瓷电容器的制法进行说明。图2(a)～(d)是用于制造该叠层陶瓷电容器的工序图。
(a)首先，在BaTiO3等电介质粉末中添加混合烧结助剂、粘合剂、溶剂等而调制了陶瓷料浆后，将该陶瓷料浆涂布在承载薄膜(carrier film)51上，形成电介质生片53a。另外，本发明中，重要的是，准备比电介质生片53a更厚的电介质生片53b。根据容易进行与电介质生片53a的一体烧成的理由，该较厚电介质生片53b与电介质生片53a最好为同质材料。另外，将电介质生片53a的厚度设为tG1，将较厚电介质生片53b的厚度设为tG2时的tG2/tG1比最好在1.2以上。
另外，将构成电介质生片53a的电介质粉末的平均粒径设为φG1，将构成较厚的电介质生片53b的电介质粉末的平均粒径设为φG2时的φG2/φG1比更优选在1.1以上。
而且，本发明中，电介质生片53a的厚度最好在12μm以下，特别是根据叠层型电子部件的小型、大容量化的理由，优选1.5～5μm的范围。
(b)然后，在电介质生片53a及较厚电介质生片53b上，分别形成内部电极图案54a、54b。此时，内部电极图案54a、54b的有效面积优选60％以上，特别优选65％以上。另外，为了消除由形成于电介质生片53a及较厚电介质生片53b上的内部电极图案54a、54b造成的阶梯，也可以沿着该内部电极图案54a、54b的周围涂布有机树脂等。而且，该有机树脂的涂布厚度最好按照与内部电极图案54a、54b的厚度相当的方式形成。
(c)然后，将形成了该内部电极图案54a、54b的电介质生片53a及较厚电介质生片53b以特定的构成层叠多层，然后，在该上下面，通过层叠多层未形成内部电极图案的电介质生片53a并进行加热加压，制作成叠层成形体57。
该叠层成形体57的电介质生片53a及较厚电介质生片53b的层构成比(较厚电介质生片53b的层数/电介质生片53a的层数)更优选为1/5～1/20。
另外，如图2(c)及图3所示，内部电极图案54a、54b由规则地排列于电介质生片53a及较厚电介质生片53b的表面上的多个内部电极构成。另外，内部电极图案54a和内部电极图案54b以内部电极的长度方向的大约一半的长度相对错开而层叠。而且，图3中，虽然为了方便，按照内部电极图案54b比内部电极图案54a更宽的方式进行描绘，但是它们的宽度优选相同。
(d)然后，将该叠层成形体57沿着图2(c)及图3所示的切割部位C切割成格子状，一次制成多个电子部件主体成形体59。切割部位C是穿过构成内部电极图案54a的各内部电极之间而与电介质生片53a、53b垂直的面或穿过构成内部电极图案54b的各内部电极之间而与电介质生片53a、53b垂直的面。
将所得的电子部件主体成形体59在大气中250～300℃下或在氧气分压0.1～1Pa的低氧气气氛中500～800℃下进行了脱粘合剂处理后，在非氧化性气氛中1250～1350℃下烧成2～3小时，制作成电子部件主体1。另外，为了获得所需的介电特性，在氧气分压为0.1～10-4pa左右的低氧气分压下，在900～1100℃下进行5～15小时的热处理。
最后，在所得的电子部件主体1的端面11上涂布外部电极糊状物，进行烘烤，形成外部电极3。继而，在该外部电极3上形成Ni镀膜及Sn镀膜，制成叠层陶瓷电容器。而且，作为本发明中使用的内部电极图案54，不仅可以使用金属糊状物的印刷膜，而且还可以使用镀膜、溅射膜、蒸镀膜当中的任意一种。
本发明适于作为小型高容量的叠层陶瓷电容器。
下面虽然将举出实施例及比较例来进一步详细说明，但是，本发明并不限定于以下的实施例。
如下制作了作为叠层型电子部件的一种的叠层陶瓷电容器。首先，准备以BaTiO3为主成分并达到表1所示的结晶径比(平均结晶粒径比)的平均粒径的电介质粉末，分别调制各个由电介质粉末和有机粘结剂、溶剂构成的陶瓷料浆，制作了厚度不同的2种生片(电介质生片及较厚电介质生片)。电介质生片的厚度设为3.5μm，较厚电介质生片的厚度按照烧成后的电介质层的厚度比(t2/t1)达到表1所示的比率的方式进行了调整。构成较厚电介质生片的电介质粉末的平均粒径φG2设为0.5μm，构成电介质生片的电介质粉末的平均粒径φG1按照烧成后的电介质层的平均结晶粒径比(φ2/φ1)达到表1所示的比率的方式进行了调整。
然后，对于内部电极图案，使用实施了镜面加工的不锈钢板制基板平板，在其表面涂布感光性抗蚀剂树脂，在曝光、清洗后，形成了掩模图案。
其后，在将该不锈钢板制基板平板浸渍在Ni镀液中的状态下进行电镀处理，形成了4mm×1mm、平均厚度为0.5μm的以Ni为主成分的金属膜。
其后，在80℃、80kg/cm2的条件下，将所述内部电极图案热压接转印到该所述电介质生片及较厚电介质生片上，制成形成了内部电极图案的电介质生片及较厚电介质生片。内部电极相对于各电介质层的有效面积设定为65％。
然后，将转印了该内部电极图案的电介质生片及较厚电介质生片以表1所示的构成比层叠共200片，利用温度100℃、压力80kgf/cm2的条件下的层叠压制制成了叠层成形体。
其后，将该叠层成形体切割成格子状，得到了电子部件主体成形体。在该电子部件主体成形体的端面，内部电极图案的一端交互露出。另外，没有位置偏移地形成了沿厚度方向重叠而被层叠的内部电极层的电极图案。
然后，在将该电子部件主体成形体在大气中以300℃或在氧气分压为0.1～1Pa的低氧气气氛中以500℃进行了脱粘合剂处理后，在氧气分压为10-7Pa的非氧化性气氛中以1300℃烧成2小时，继而，在氧气分压为0.01Pa的低氧气分压下以1000℃实施10小时的再氧化处理，得到了电子部件主体。
最后，对如上获得的电子部件主体，在露出内部电极层并形成了延伸部的各端面上涂布了含有玻璃粉末的Cu糊状物后，在氮气气氛中，以900℃进行烘烤。其后，形成Ni镀层及Sn镀层，形成与内部电极层电连接的外部电极，制成叠层陶瓷电容器。
所得的叠层陶瓷电容器的外形尺寸为宽1.25mm，长2.0mm，厚1.25mm，夹在内部电极层间的电介质层当中，作为所述电介质生片的烧结体的电介质层的厚度t1为2.5μm，作为所述较厚电介质生片的烧结体的电介质层的厚度t2与厚度t1的比率为表1所示的值。
在烧成后，对于所得的叠层陶瓷电容器，对100个试样分别进行了静电电容和层离的评价。层离是对截面研磨后的样品进行评价。机械强度是对各20个进行了三点弯曲强度实验。将各自的测定结果表示在表1中。
另一方面，作为比较例，制作了由厚度在全层都均一的电介质层(厚度2.5μm)构成的叠层型电子部件，用与本发明相同的方法进行了评价。
表1
*标记表示本发明的范围外的试样。
*2较厚电介质层厚度/电介质层厚度*3较厚电介质层的层数/电介质层的层数从表1的结果可以清楚看到，具有厚度较厚的电介质层的试样No.2～8中，静电电容在4.7μF以上，层离在2/100个以下，机械强度在10kgf以上。特别是，使电介质层的厚度t1与较厚电介质层的厚度t2的比t2/t1在1.2以上的试样N0.3～8中，静电电容在4.7μF以上，并且没有层离，机械强度高达10.4kgf。另一方面，具有未插设较厚电介质层的全层由相同厚度(2.5μm)的电介质层构成的电子部件主体的试样No.1中，静电电容虽然高达4.9μF，但是层离的发生数多达10/100个，机械强度也低至9.5kgf。
权利要求
1.一种叠层型电子部件，是在交互层叠多个电介质层和内部电极层而形成的电子部件主体的端面上具有外部电极的叠层型电子部件，其特征是，所述电介质层中的一部分电介质层为比其他的电介质层厚度更大的电介质层。
2.根据权利要求1所述的叠层型电子部件，其特征是，所述较厚的电介质层与所述其他的电介质层的层构成比，即较厚电介质层的层数/其他的电介质层的层数为1/5～1/20。
3.根据权利要求1或2所述的叠层型电子部件，其特征是，所述较厚的电介质层和所述其他的电介质层为同质材料。
4.根据权利要求1～3中任意一项所述的叠层型电子部件，其特征是，在将所述其他的电介质层的厚度设为t1，将所述较厚的电介质层的厚度设为t2时，满足t2/t1≥1.2的关系。
5.根据权利要求1～4中任意一项所述的叠层型电子部件，其特征是，所述其他的电介质层的厚度在3μm以下。
6.根据权利要求1～5中任意一项所述的叠层型电子部件，其特征是，所述内部电极层的厚度在2μm以下。
7.根据权利要求1～6中任意一项所述的叠层型电子部件，其特征是，在将构成所述其他的电介质层的陶瓷的晶粒的平均结晶粒径设为φ1，将构成所述较厚的电介质层的陶瓷的晶粒的平均结晶粒径设为φ2时，满足φ2/φ1≥1.1的关系。
8.根据权利要求1～7中任意一项所述的叠层型电子部件，其特征是，所述内部电极层为金属箔。
9.根据权利要求8中所述的叠层型电子部件，其特征是，所述金属箔为电镀膜。
10.一种叠层型电子部件的制法，其特征是，具有准备至少含有电介质粉末的电介质生片和厚度比该电介质生片更厚的电介质生片的工序、在所述电介质生片及所述较厚电介质生片上分别形成内部电极图案的工序、将形成了该内部电极图案的所述电介质生片及所述较厚电介质生片层叠而形成叠层成形体的工序、切割该叠层成形体而形成电子部件主体成形体并烧成的工序。
11.根据权利要求10所述的叠层型电子部件的制法，其特征是，所述较厚电介质生片和所述电介质生片的层构成比，即较厚电介质生片的层数/电介质生片的层数为1/5～1/20。
12.根据权利要求10或11所述的叠层型电子部件的制法，其特征是，所述较厚电介质生片和所述电介质生片为同质材料。
13.根据权利要求10～12中任意一项所述的叠层型电子部件的制法，其特征是，当将所述电介质生片的厚度设为tG1，将所述较厚电介质生片的厚度设为tG2时，满足tG2/tG1≥1.2的关系。
14.根据权利要求10～13中任意一项所述的叠层型电子部件的制法，其特征是，在将构成所述电介质生片的电介质粉末的平均粒径设为φG1，将构成所述较厚的电介质生片的电介质粉末的平均粒径设为φG2时，满足φG2/φG1≥1.1的关系。
15.根据权利要求10～14中任意一项所述的叠层型电子部件的制法，其特征是，内部电极图案为金属箔。
16.根据权利要求15所述的叠层型电子部件的制法，其特征是，金属箔为电镀膜。
全文摘要
一种叠层型电子部件，是在交互层叠多个电介质层和内部电极层而形成的电子部件主体的端面上具有外部电极的叠层型电子部件，所述电介质层中的一部分电介质层为比其他的电介质层厚度更大的电介质层。
文档编号H01G4/30GK1591717SQ20041005768
公开日2005年3月9日 申请日期2004年8月23日 优先权日2003年8月27日
发明者山口胜义 申请人:京瓷株式会社