专利名称：：形成半导体器件的电容器的方法
技术领域：
：本发明涉及一种形成半导体器件的电容器(capacitor)的方法，更具体地一种形成半导体器件的电容器的方法，其可抑制在电容器的下部电极(lowerelectrode)间的电桥(bridges)的形成，且可改进电容器的不同特性，例如电容器的漏电流、电容、与击穿电压。
背景技术：
：众所周知，动态RAMS(DRAMs)储存数据而不必直接并经常地连接着电源，因此其必需在一定的期间予以刷新(refresh)。换句话说，DRAMs以电容器上的电荷的形式储存数据，故需要在每几个毫秒的间隔即将电容器作规则性的再充电。而且，电容器的电容愈大，储存在DRAMs中的数据也可被维持得越久。然而，最近对于半导体器件的高度集成(highlyintegration)的趋势引起单元(cell)尺寸的减少，伴随着电容器面积的减少，其结果导致了电容器的电容的减少。因此，传统的电容器结构，难以使电容器保有用于维持装置操作特性稳定所必需的电容。因此，各种类型的高度集成装置目前已大量生产，例如，为了增加表面积而具有各种三维结构的下部电极(亦即，电荷储存电极)的装置、具有从高介电常数的材料所制得的介电层的装置、或者，具有尽可能薄的介电层的装置，以便确保超过用于单元操作所需的一定的电容量。如上所述装置的此种机械特性基于以下原理，即，电容器的电容与电极的表面积或介电层的介电常数成正比，而与下部电极及上部电极(upperelectrode)间的间距，即介电层的厚度成反比。特别地，第一，为了保证所需的电容，可以减少介电层的厚度或在上部与下部电极之间的间距。例如，ONO膜叠片(lamination)(氧化物膜/氮化物膜/氧化物膜)，通过减少介电层的厚度，可增加电容。第二，为了增加电容，介电层可用具有高介电常数的材料来制造。例如，通过应用从具有高介电常数的材料所制造的介电层，Ta2O2、TaON与Al2O3的介电层可增加电容。第三，下部电极的各种三维结构，例如圆柱形结构、内凹(concave)结构，与销形(pin-shaped)结构，都可通过增加电极表面积而增加电容。例如，美国专利5655536公开了王冠型重叠(stacked)电容器，而美国专利5716884公开了具有翼片型(fin-sharped)电极的迭层电容器。而美国专利5877052则公开了利用在下部电极的表面上形成半球形硅质颗粒(silicongrain)来增加电容器的电容的方法。此处，在形成下部电极的方法中，该下部电极的表面上成长半球形硅质颗粒，硅质颗粒在下部电极的表面上被沉积并被热处理，以引起下部电极的表面成为可挠曲，因此增加下部电极的表面积并确保所需的电容。形成半球形硅质颗粒的步骤亦称为“亚稳态多晶硅(meta-stablepolysilicon，MPS)工艺”，当已经进行MPS工艺以使得下部电极的表面成为可挠曲时，下部电极的表面积由此增加，此电容可增加到高达平板电极电容器电容的两倍大。然而，具有可挠性电极(flexuralelectrode)的电容器显示了关于电流泄漏的不良特性，且具有以下限制，即，具有极佳阶梯覆盖(stepcoverage)的膜必需无可避免地在以下的步骤用作介电层。图1a～1f表示形成下文中描述的传统半导体的工艺截面图。在图1a所示的步骤中，首先配置半导体基板11，其上形成具有插件(plug)13的绝缘中间层12。然后，蚀刻停止层(etchstoplayer)14、氧化物层15、以及硬质屏蔽层(hardmasklayer)16依次沉积在绝缘中间层(insulatinginterlayer)12上。在图1b所示的步骤中，将光致抗蚀剂膜涂布于硬质屏蔽层16上，然后暴露于光线中并被显影，以形成限定了下部电极形成区域的光致抗蚀剂图案。然后，使用光致抗蚀剂图案作为蚀刻阻挡层(etchingbarrier)，蚀刻硬质屏蔽层16和氧化物层15，以形成接触孔(contacthole)17，而通过该接触孔17，蚀刻停止层14被暴露出来。然后，依次除去光致抗蚀剂图案与硬质屏蔽层。在图1c所示的步骤中，除去当接触孔17形成时所产生的聚合物，而清洗接触孔17的内部以增加下部电极要形成区域的有效表面积。此处，稀释的氟化氢(DHF)溶液或缓冲氧化物蚀刻剂(bufferedoxideetchant)(BOE)溶液用于清洗步骤。其后，除去蚀刻停止层14在接触孔17下方的部份，以暴露出插件(plug)13。在图1d所示的步骤中，用于形成下部电极的双层多晶硅层(doublepolysiliconlayer)18被沉积在氧化物层15暴露出来的表面上，以及接触孔17的内侧表面上。此处，多晶硅层18具有包括掺杂的多晶硅层18a与未掺杂的多晶硅层18b的双重(dual)结构。在图1e所示的步骤中，涂布另外一个光致抗蚀剂膜来填充其中形成了下部电极的双层多晶硅层18的接触孔。然后，光致抗蚀剂膜被背面蚀刻(etchback)或进行化学机械抛光(chemicalmechanicalpolishing，CMP)，以将双层多晶硅层18分割成为多数的(apluralityof)下部电极的相邻多晶硅层片断(segment)。其后，光致抗蚀剂膜以剥离工艺(strippingprocess)除去，然后清洗所得基板上的叠片。在图1f所示的步骤中，半球形硅质颗粒19在未掺杂的多晶硅层18b的片断表面上生长，以形成下部电极。其后，虽然未予图示，介电膜与上部电极依次形成在下部电极上面，该下部电极具有形成在其表面上的半球形硅质颗粒19，如此，完成了电容器的制造。然而，上述的此形成半导体器件的电容器的传统方法具有下述的一些问题。图2a为显示接触孔的照片，其为利用蚀刻氧化物层形成后被清洗后的状态。进行清洗，以便增加下部电极要形成区域的有效表面积，且除去在蚀刻后所余留的聚合物。然而，图2a显示一电容器，其中氧化物层蚀刻不充分且残留在接触孔的下部份(lowerportion)，因此无法正确达到增加下部电极要形成区域有效表面积。此处，当蚀刻了的氧化物层的量增加时，在单元间的空间可能不够而在单元间可能会形成电桥，相反，当蚀刻以可防止在单元间形成电桥的程度进行时，几乎不可能增加电容器的电容。图2b与2c为形成在基板上的叠片的照片，其包括产生在其上的半球形硅质颗粒，其是从叠片的上方与侧面拍摄得到的。在部份除去沉积在氧化层上的用于下部电极的多晶硅层，以形成电分离的(electricallyseparated)下部电极时，涂布光致抗蚀剂膜以填充接触孔，然后，光致抗蚀剂膜被背面蚀刻以除去沉积在氧化层上的用于下部电极的多晶硅层。此处，在氧化物层与用于下部电极的多晶硅层的蚀刻速度(etchingrate)间的差异可能引起氧化物层上部的损失，其引起用于下部电极的多晶硅层片断突出到氧化物层之外。结果，过度突出的用于下部电极的多晶硅层可能引起半球形硅质颗粒的过度形成，甚至于在下部电极的外壁表面上。图2d表示当叠片在650℃被退火以在未掺杂的多晶硅层上生成半球形硅质颗粒时，磷P从掺杂的多晶硅层至未掺杂的多晶硅层的扩散情形。此处，厚度300的掺杂的多晶硅层与厚度为100未掺杂的多晶硅层用于图2d所示的实验，掺杂是在密度为24E20原子/立方厘米下用磷进行的。作为退火的结果，整个掺杂轮廓没有改变，但是要注意的是，磷的扩散将在掺杂的多晶硅层表面的掺杂密度降低至1E19～1E18原子/立方厘米。如上所述，为了增加半球形硅质颗粒的生成，用于下部电极的未掺杂硅以增加的厚度沉积，而半球形硅质颗粒在未掺杂硅层上成长。然后，半球形硅质颗粒会过度成长且磷在掺杂的多晶硅层中扩散，因此引起薄化现象(thinningphenomenon)，其中掺杂的多晶硅层的厚度减少。结果，在掺杂的多晶硅层中形成针孔(pinhole)，而在以后的清洗步骤中，清洗溶液可能进入针孔中并蚀刻氧化物层，因此在氧化物层中形成孔。结果，在下面的沉积介电膜的步骤中，介电膜可能会被沉积在整个孔中，以在单元之间形成电桥。图2e表示按照薄化现象(thinningphenomenon)形成在掺杂的多晶硅层中的针孔的图，即，掺杂的多晶硅层厚度的减少。此处，在半球形硅质颗粒生成时，形成的针孔降低了电容器的各种特性，该特性涉及电容器的漏电流、电容与击穿电压。
发明内容因此，已经完成了本发明以解决上述发生在现有技术的问题，而本发明的目的是提供一种用以形成半导体器件的电容器的方法，其可增加电容器的下部电极的有效表面积。本发明的另一目的是提供一种形成半导体器件的电容器的方法，其可防止电容器中硅颗粒的过度成长。本发明的又一个目的是提供一种形成半导体器件的电容器的方法，其可防止根据掺杂的多晶硅层的薄化现象而在单元之间形成电桥。为了达成此目的，本发明提供了一种形成半导体器件的电容器的方法，此方法包括了下列步骤一种形成半导体器件的电容器的方法，包括下列步骤提供其上形成具有插件的绝缘中间层的半导体基板；在绝缘中间层上依次沉积蚀刻停止层、第一氧化物层、以及第二氧化物层；蚀刻第二氧化物层与第一氧化物层，由此形成接触孔，并使插件上方的蚀刻停止层部份通过接触孔而暴露出来；通过具有蚀刻选择性(etchingselectivity)的清洗溶液清洗接触孔，其蚀刻选择性对第一氧化物层比对第二氧化物层高，由此使接触孔的下部份(lowerportion)变大；在接触孔的表面与第二氧化物层上形成间隔氮化物层(spacernitridelayer)；除去位于第二氧化物层上与在插件上方的间隔氮化物层部分，以及位于插件上的蚀刻停止层部份；在形成在接触孔表面与第二氧化物层上的间隔氮化物层片断上，形成双层多晶硅层，此双层多晶硅层包括彼此重叠的掺杂的多晶硅层与未掺杂的多晶硅层；在双层多晶硅层上涂布光致抗蚀剂膜；背面蚀刻光致抗蚀剂膜和双层多晶硅层，由此除去在第二氧化物层上的双层多晶硅层部份；除去残留的光致抗蚀剂膜；在未掺杂的多晶硅层的片断表面上成长半球形硅质颗粒，由此形成下部电极；以及，在下部电极上依次形成介电层和上部电极。第一氧化物层是选自磷硅酸盐玻璃(phosphorsilicateglass，PSG)膜、硼磷硅酸盐玻璃(boro-phosphorsilicateglass，BPSG)膜、或未掺杂的硅酸盐玻璃(undopedsilicateglass，USG)膜的一种膜，上述每一个膜都含有杂质，而第二氧化物层为不含杂质的原硅酸四乙酯(tetraethylorthosilicate，TEOS)膜。第一氧化物层的厚度小于第一氧化物层与第二氧化物层厚度和的一半。在步骤(4)中，利用浓度为29重量％的NH4OH、浓度为31重量％的H2O2、以及去离子化水H2O的混合溶液来清洗接触孔。此处，混合溶液含有以体积比1∶1～5∶20～50混合的NH4OH、H2O2与H2O，且在25～85℃的温度下使用。在步骤(4)中，接触孔可利用以H2O或异丙醇(isopropylalcohol，IPA)稀释了的HF溶液来清洗。此处，在以H2O或IPA稀释了的HF溶液中，HF∶H2O或HF∶IPA的比例为1∶1000～1∶10。本发明的前述和其它目标、特性及优点，将藉由下列详细说明和附图更清楚的阐明，其中图1a～1f表示形成传统半导体的工艺截面图；图2a～2e为描述传统形成半导体器件的电容器的方法的问题的照片与图表；图3a～3h为截面图，依次表示本发明形成半导体器件的电容器的方法的步骤；图4a～4i为照片与图表，用以叙述本发明形成半导体器件的电容器的方法的优点与功效。具体实施例方式以下，将参考本发明的优选实施方式。在以下附图和说明中，相同的标号表示相同或近似的元件，因此，相同或近似的元件将不重复叙述。图3a～3h系截面图，依次表示本发明形成半导体器件的电容器的方法的步骤。图第3a所示的步骤中，具有插件32的绝缘中间层31按照已知工艺形成在半导体基板30上，然后，在具有插件32的绝缘中间层31上依次形成蚀刻停止层33、第一氧化物层34、第二氧化物层35、以及硬质屏蔽层36。优选地，蚀刻停止层33为厚度400～1000的氮化物膜。而且，第一氧化物层34为磷硅酸盐玻璃(PSG)膜、硼磷硅酸盐玻璃(BPSG)膜、或未掺杂硅酸盐玻璃(USG)膜，每一个都含有杂质。此外，按照如等离子体强化化学气相淀积(plasmaenhancedchemicalvapordeposition，PECVD)法，通过沉积不含杂质的原硅酸四乙酯(TEOS)膜等形成第二氧化物层35。此可促进蚀刻，并改善对于为了增加下部电极的有效面积而增加氧化物层厚度的结构稳定性。此处，优选第一氧化物层34的厚度小于第一氧化物层34与第二氧化物层35厚度和的一半。在图3b所示的步骤中，将光致抗蚀剂膜涂布于硬质屏蔽层36上，然后曝光并显影，以形成限定下部电极要被形成区域的光致抗蚀剂图案。其后，使用此光致抗蚀剂图案，蚀刻硬质屏蔽层，而使用光致抗蚀剂图案作为蚀刻阻挡层顺序地蚀刻第二氧化物层35与第一氧化物层34，以形成接触孔37，而通过该接触孔37，蚀刻停止层33被暴露出来。此处，第二氧化物层35与第一氧化物层34的顺序蚀刻会减少在蚀刻中的麻烦。其后，顺序地除去光致抗蚀剂图案与硬质屏蔽层。在图3c所示的步骤中，接触孔37的表面以预定的清洗溶液清洗，以除去在蚀刻所产生的杂物并增加下部电极将要形成区域的有效表面积。通常，当单一氧化物层被清洗时，氧化物层的下部并未被清洗到，因此不易于增加表面积。相反，当双重氧化物层(doubleoxidelayer)使用具有蚀刻选择性的清洗溶液来清洗时，对含有较高浓度杂质的第一氧化物层34的蚀刻选择性高于对含有低浓度杂质的第二氧化物层35的蚀刻选择性，在较低部份的第一氧化物层34可容易地被蚀刻，因此下部电极的有效表面积可实际增加。而且，能够抑制在相邻氧化物层间的电桥，其可能由于要增加接触孔37的表面积而按照装置设计尺寸的减少，过度蚀刻得较深而产生。此处，至于清洗溶液，优选使用浓度为29重量％的NH4OH、浓度为31重量％的H2O2、和电阻率至少为18.2MΩ.cm的去离子水H2O的混合溶液。在其中，优选NH4OH∶H2O2∶H2O的体积比为1∶1～5∶20～50，混合溶液的温度为25～85℃。而且，作为清洗溶液，以H2O或异丙醇(IPA)稀释了的HF也可使用。此处，在以H2O或异丙醇(IPA)稀释了的HF溶液中，HF∶H2O或HF∶IPA的比例为1∶1000～1∶10。而且，可使用无水HF气体代替清洗溶液来进行清洗。在图3d所示的步骤中，在550～650℃的温度下，间隔氮化物层38以30～100的厚度沉积在接触孔37的表面和第二氧化物层35上。在图3e所示的步骤中，在沉积后的基板上所产生的叠片被蚀刻，以除去在第二氧化物层35上的间隔氮化物层38部份，以及在插件32上的间隔氮化物层38与蚀刻停止层33部份。在图3f所示的步骤中，在第二氧化物层35上以及形成于接触孔37表面的间隔氮化物层38的片断上，形成用于下部电极的双层多晶硅层39，其包括彼此重叠的掺杂的多晶硅层39a与未掺杂的多晶硅层39b。在图3g所示的步骤中，另外一个光致抗蚀剂膜被应用到用于下部电极的双层多晶硅层39上，以填充接触孔37。然后，光致抗蚀剂膜与用于下部电极的双层多晶硅层39被背面蚀刻，以除去在第二氧化物层35上的双层多晶硅层39的部份。其后，通过剥离工艺除去光致抗蚀剂膜，然后清洗基板上所产生的叠片。在图3h所示的步骤中，半球形硅质颗粒40在双层多晶硅层39的未掺杂的多晶硅层39b的片断的表面上成长，以形成下部电极。然后，为了成长半球形硅质颗粒，进行退火步骤。在退火中，在掺杂的多晶硅层中的磷P，扩散至未掺杂的多晶硅层，因此引起薄化现象，其中掺杂的多晶硅层的厚度减少。在此情况中，在前面步骤中被沉积的间隔氮化物层充当氧化物层的保护层，因此通过防止清洗溶液进入氧化物层而抑制了由于氧化物层的损失而形成电桥。而且，沉积在氧化物层与用于下部电极的多晶硅层之间的间隔氮化物层防止了半球形硅质颗粒，甚至于在氧化物层失去时，亦不会过度成长而向外超出下部电极，由此防止了由于半球形硅质颗粒过度成长而向外超出下部电极而形成电桥。其后，虽然未示出，按照已知的方法在下部电极上依次形成介电层和上部电极，如此按照本发明的电容器即完成了。按照本发明的上述形成半导体器件的电容器的方法有下列几个优点。图4a为一照片，显示在通过蚀刻第一与第二氧化物层所形成的接触孔被清洗后的状态。此处，第一氧化物层为包含浓度为12mol％磷的PSG膜，第二氧化物层为TEOS膜，而被沉积的第一与第二氧化物层的厚度分别为8000与14000。此外，在65℃利用含有1∶2∶50的比例混合的NH4OH、H2O2、H2O的清洗溶液清洗接触孔。在清洗溶液中，PSG膜的蚀刻速度为27.2/分钟，而TEOS膜的蚀刻速度为2.9/分钟，TEOS膜对PSG膜的蚀刻选择性为9.37。在传统的电容器中，甚至于当氧化物层已被清洗，以增加下部电极的有效表面积时，氧化物层的下部份并未被清洗，因此下部电极的有效表面积并未实际增加。然而，按照本发明的电容器具有两层氧化物层，并使得在下侧的第一氧化物层在较高蚀刻速度下蚀刻，以使得氧化物层的下部可容易地被蚀刻，由此增加氧化物层的有效表面积。图4b与4c为形成在基板上的叠片照片，包括生成于其上的半球形硅质颗粒，此照片是从叠片的上方与侧面拍摄得的。必需注意的是，从图4b与4c所示，可知沉积的间隔氮化物层已防止了半球形硅质颗粒的过度生成。图4d为接触孔的照片，在其中间隔氮化物层、掺杂的多晶硅层与未掺杂的多晶硅层分别以90、270与180的厚度形成，相邻电极被分开，而半球形硅质颗粒通过在650℃退火而成长在未掺杂的多晶硅层上。图4e为图4d的部份放大照片，图4f则为图4e的部份放大照片。此处，间隔氮化物层充当掺杂的多晶硅层的保护层，因此防止清洗溶液进入在成长半球形硅质颗粒的退火过程中所形成的针孔中，并防止氧化物膜损失。图4g～4i表示当间隔氮化物层形成在氧化物层上，厚度分别30、40、与50，以及没有形成间隔氮化物层时的电容、漏电流与击穿电压的比较图表。从图中可注意到，当间隔氮化物层形成在氧化物层上时，关于电容、漏电流和击穿电压得到了改进。在按照如上所述本发明的方法所制造的电容器中，沉积在氧化物层上的间隔氮化物层可防止半球形硅质颗粒的过渡生长，且可防止氧化物层由于掺杂的多晶硅层的薄化现象所引起的损失。而且，在按照本发明的方法中，电容器氧化物层具有双层结构，并使得下部氧化物层具有较高的湿法蚀刻选择性(wetetchingselectivity)，因此使得增加下部电极的有效表面积成为可能。因此，本发明能够防止在下部电极间电桥的形成，也可改进有关电容、漏电流与击穿电压的特性，并且可确保电容器以及其制造方法的可靠性。虽然已经作为说明的目的详细描述了本发明的优选实施方式，本领域普通技术人员将理解可能有各种改进、添加和代替，而不脱离本发明附属权利要求的实质和范围。权利要求1.一种形成半导体器件的电容器的方法，此方法包括下列步骤提供半导体基板，其上形成具有插件的绝缘中间层；在绝缘中间层上依次沉积蚀刻停止层、第一氧化物层、以及第二氧化物层；蚀刻第二氧化物层与第一氧化物层，由此形成接触孔，并使插件上方的蚀刻停止层部份通过该接触孔而暴露出来；通过具有蚀刻选择性的清洗溶液清洗接触孔，该蚀刻选择性对第一氧化物层比对第二氧化物层高，由此使接触孔的下部份变大；在接触孔的表面与第二氧化物层上形成间隔氮化物层；除去位于第二氧化物层上与在插件上方的间隔氮化物层部分，以及位于插件上的蚀刻停止层部份；在形成在接触孔表面与第二氧化物层上的间隔氮化物层片断上，形成双层多晶硅层，此双层多晶硅层包括彼此重叠的掺杂的多晶硅层与未掺杂的多晶硅层；在双层多晶硅层上涂布光致抗蚀剂膜；背面蚀刻光致抗蚀剂膜与双层多晶硅层，由此除去在第二氧化物层上的双层多晶硅层部份；除去残留的光致抗蚀剂膜；在未掺杂的多晶硅层的片断表面上生长半球形硅质颗粒，由此形成下部电极；以及，在下部电极上依次形成介电层和上部电极。2.权利要求1的方法，其中第一氧化物层为选自每一个都含有杂质的磷硅酸盐玻璃(PSG)膜、硼磷硅酸盐玻璃(BPSG)膜、或未掺杂的硅酸盐玻璃(USG)膜中的一种膜，而第二氧化物层为不含杂质的原硅酸四乙酯(TEOS)膜。3.权利要求1的方法，其中第一氧化物层的厚度小于第一氧化物层与第二氧化物层厚度和的一半。4.权利要求1的方法，其中在步骤(4)中，接触孔利用浓度为29重量％的NH4OH、浓度为31重量％的H2O2、以及去离子水H2O的混合溶液来清洗。5.权利要求4的方法，其中混合溶液含有以体积比1∶1～5∶20～50混合的NH4OH、H2O2与H2O。6.权利要求4的方法，其中在25～85℃温度下使用含有NH4OH、H2O2与H2O的混合溶液。7.权利要求1的方法，其中在步骤(4)中，利用以H2O或异丙醇(IPA)稀释了的HF溶液来清洗接触孔。8.权利要求7的方法，其中在H2O或IPA稀释了的HF溶液中，HF∶H2O或HF∶IPA的比例为1∶1000～1∶10。9.权利要求1的方法，其中在步骤(5)中，间隔氮化物层在550～650℃的温度下，以30～100的厚度沉积在接触孔的表面与第二氧化物层上。全文摘要形成电容器的方法，包括提供其上形成绝缘中间层的半导体基板；在绝缘中间层上沉积蚀刻停止层、第一和第二氧化物层；蚀刻第二与第一氧化物层形成接触孔，露出插件上方蚀刻停止层；通过具有蚀刻选择性的清洗液清洗接触孔，变大其下部；在接触孔表面与第二氧化物层上形成间隔氮化物层；除去第二氧化物层与插件上方的间隔氮化物层和插件上的蚀刻停止层；在间隔氮化物层上形成双层多晶硅层，其包括彼此重叠掺杂与未掺杂的多晶硅层；在双层多晶硅层上涂布光刻胶膜；背蚀光刻胶膜与双层多晶硅层，除去第二氧化物层上的双层多晶硅层；除去残留光刻胶膜；在未掺杂多晶硅层表面上生长硅质颗粒，形成下部电极；在下部电极上依次形成介电层和上部电极。文档编号H01L21/8242GK1667796SQ20041005766公开日2005年9月14日申请日期2004年8月23日优先权日2004年3月10日发明者金奎显,尹孝根,崔根敏申请人:海力士半导体有限公司