Mim电容器及其形成方法

Mim电容器及其形成方法
【专利摘要】本发明一些实施例提供了一种封装件，封装件包括无机介电层和电容器。电容器包括：底部电极，底部电极的顶面与无机介电层的顶面接触；位于底部电极上方的绝缘体；以及位于绝缘体上方的顶部电极。封装件还包括覆盖电容器的聚合物层，聚合物层的部分与电容器共平面并且环绕电容器。聚合物层接触无机介电材料层的顶面。本发明还涉及MIM电容器及其形成方法。
【专利说明】
MIM电容器及其形成方法
技术领域
[0001] 本发明涉及Μ頂电容器及其形成方法。
【背景技术】
[0002] 金属-绝缘体-金属（Μ頂）电容器已经广泛地应用于诸如混合信号电路、模拟电 路、射频（RF)电路、动态随机存取存储器（DRAM)、嵌入式DRAM以及逻辑运算电路的功能电 路。在芯片上系统应用中，必须将用于不同功能电路的不同的电容器集成在同一芯片上以 用于不同的目的。例如，在混合信号电路中，电容器用作去耦电容器和高频噪音滤波器。对 于DRAM和嵌入式DRAM电路，电容器用于记忆存储器件（memory storage)，而对于RF电路， 在振荡器和相移网络中使用电容器以用于耦合和/或分路目的。对于微处理器，电容器用 于去耦。在同一芯片上结合这些电容器的传统方式是在不同的金属层中制造电容器。
[0003] 去耦电容器用于将电网络的一些部分与其他部分去耦。通过去耦电容器将由特定 电路元件导致的噪音分流，因此降低了噪音生成电路元件对邻近电路的影响。此外，去耦电 容器也用在电源中，以便电源可以适应电流消耗中的变化，从而使电源电压的变化最小化。 当在器件中的电流消耗改变时，电源自身不能立即响应该改变。因此，响应于从数百千赫兹 至数百兆赫兹的范围的频率下的电路消耗，去耦电容器可以用作能量储存器以保持电源电 压。

【发明内容】

[0004] 为了解决现有技术中的问题，根据本发明的一些实施例，提供了一种封装件，包 括：无机介电层；电容器，包括：底部电极，所述底部电极的顶面与所述无机介电层的顶面 接触；绝缘体，位于所述底部电极上方；和顶部电极，位于所述绝缘体上方；以及第一聚合 物层，覆盖所述电容器，其中，所述第一聚合物层接触所述无机介电材料层的顶面，所述第 一聚合物层的部分与所述电容器共平面并且环绕所述电容器。
[0005] 根据本发明的另一些实施例，提供了一种封装件，包括：电容器，包括：底部电极； 绝缘体，位于所述底部电极上方；以及顶部电极，位于所述绝缘体上方；第一聚合物层，覆 盖所述电容器，所述第一聚合物层的部分与所述电容器共平面并且环绕所述电容器；以及 对准标记，包括位于所述第一聚合物层中的上部，其中，所述对准标记包括由与所述电容器 的相同的材料形成的相同的层，并且其中，所述对准标记是电浮置的。
[0006] 根据本发明的又一些实施例，提供了一种方法，包括：在第一介电层上方形成第一 导电层；在所述第一导电层上方形成绝缘层；在所述绝缘层上方形成第二导电层；图案化 所述绝缘层和所述第二导电层，所述绝缘层和所述第二导电层的每个都具有剩余的部分； 形成覆盖图案化的所述绝缘层以及图案化的所述第二导电层的介电层；图案化所述第一导 电层，所述第二导电层的剩余部分、所述绝缘层的剩余部分和所述第一导电层的剩余部分 分别形成电容器的顶部电极、电容器绝缘体和底部电极；以及设置第一聚合物层以覆盖所 述电容器，所述第一聚合物层包括与所述电容器齐平的部分。
【附图说明】
[0007] 当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该 注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件 的尺寸可以被任意增大或减小。
[0008] 图1示出了根据一些实施例的封装件的截面图，其中，在封装件中的顶部聚合物 层中形成电容器；
[0009] 图2示出了根据一些实施例的封装件的截面图，其中，在封装件中的顶部聚合物 层下面的聚合物层中形成电容器；
[0010] 图3至图14示出了根据一些实施例的在封装件的形成中的中间阶段的截面图和 顶视图；以及
[0011] 图15示出了根据一些实施例的用于在聚合物层中形成电容器的工艺流程图。
【具体实施方式】
[0012] 以下公开内容提供了许多用于实现本发明的的不同特征的不同实施例或实例。下 面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发 明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部 件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成 额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各 个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示 所讨论的各个实施例和/或配置之间的关系。
[0013] 而且，为了便于描述，在此可以使用诸如"在…下方"、"在…下面"、"下"、"在…之 上"、"上"等空间相对术语以描述如图所示的一个元件或部件与另一个（或另一些）元件或 部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同 方位。装置可以以其他方式定向（旋转90度或在其他方位上），并且在此使用的空间相对 描述符可以同样地作出相应的解释。
[0014] 根据各个示例性实施例提供了一种封装件及其形成方法。示出了形成封装件的中 间阶段。讨论了实施例的变化。贯穿各个视图和说明性实施例，相同的参考标号用于指示 相同的元件。
[0015] 参照图1，提供包括半导体衬底10的晶圆2。半导体衬底10可以是块状硅衬底或 绝缘体上娃衬底。可选地，也可以使用包括族ΠΙ族、IV族和/或V族元素的其他半导体材 料，其他半导体材料可以包括硅锗、碳化硅和/或III至V族化合物半导体材料。在半导体 衬底10的表面处形成诸如晶体管（示意性地示出为12)的集成电路器件。晶圆2还可以 包括位于半导体衬底10上方的层间电介质（ILD) 14和互连结构16。互连结构16包括形成 在介电层18中的金属线20和通孔22。下文中可以将位于同一层级（level)处的金属线共 同地称为金属层。因此，互连结构16可以包括通过通孔22互连的多个金属层。金属线20 和通孔22可以由铜或铜合金形成，尽管它们也可以由其他金属形成。根据本发明的一些实 施例，介电层18包括低k介电材料。例如，低k介电材料的介电常数（k值）可以低于3.0 或低于约2. 5。
[0016] 金属焊盘30形成在互连结构16上方，并且可以通过金属线20和通孔22电连接至 集成电路器件12。虽然可以使用其他金属的材料，但是金属焊盘30可以是铝焊盘或铝-铜 焊盘，并且因此在下文可选地称为铝焊盘30。例如，金属焊盘30可以具有在约99. 5%和约 99.9%之间的铝（原子）百分比，以及在约0.1%和约0.5%之间的铜百分比。根据本发明 的一些实施例，金属焊盘30与下面的位于互连结构16中的顶部金属层中的金属线（或焊 盘）物理连接。例如，如图1所示，金属焊盘30具有与金属焊盘29的顶面接触的底面。
[0017] 也如图1所示，在互连结构16上方形成钝化层32。钝化层32具有大于3. 8的k 值并且使用非低k介电材料形成。根据本发明的一些实施例，钝化层32是包括氧化硅层 (未示出）和位于氧化硅层上方的氮化硅层（未示出）的复合层。钝化层32也可以由其他 无孔的介电材料形成，诸如未掺杂的硅酸盐玻璃（USG)、氮氧化硅等。
[0018] 图案化钝化层32,以便钝化层的一些部分覆盖铝焊盘30的边缘部分，以及通过钝 化层32中的开口暴露铝焊盘30的中心部分。根据本发明的一些实施例，钝化层32和金属 焊盘30具有一些彼此平齐的部分。
[0019] 在金属焊盘30和钝化层32上方形成聚合物层36。也图案化聚合物层36以形成 开口，通过聚合物层36中的开口暴露金属焊盘30的中心部分。根据本发明的一些实施例， 聚合物层36由聚苯并恶唑（ΡΒ0)形成。在可选实施例中，聚合物层36由诸如聚酰亚胺、苯 并环丁烯（BCB)等的其他聚合物形成。聚合物层36的材料可以是光敏的，尽管也可以使用 非光敏材料。
[0020] 后钝化互连件（PPI) 38形成为具有位于聚合物层36上方的线部分38A (称为PPI 线）、以及延伸至聚合物层36内的通孔部分38B (称为PPI通孔）。因此，PPI线38A电连 接至金属焊盘30。
[0021] 在聚合物层36和PPI上方形成介电层40和聚合物层42。根据本发明的一些实施 例，介电层40由包括氧化娃、碳化娃、碳氧化娃、氮化娃等的无机介电材料形成。此外，介电 层40可以包括由不同的材料形成的两个以上的层。例如，介电层40可以由氮化硅层和碳 化硅层上方的氧化硅层形成。
[0022] 在介电层40上方形成聚合物层42,并且也图案化聚合物层42以形成开口，在开口 中形成通孔44。根据本发明的一些实施例，聚合物层42由ΡΒ0形成。在可选实施例中，聚 合物层42由诸如聚酰亚胺、BCB等的其他聚合物形成。聚合物层36的材料可以是光敏的， 尽管也可以使用非光敏材料。聚合物层42和聚合物层36可以由相同类型的聚合物形成， 或可以由不同类型的聚合物形成。
[0023] 根据本发明的一些实施例，电容器46和对准标记48嵌入在聚合物层42中。电容 器46和对准标记48的底面可以与介电层40的顶面接触。电容器46和对准标记48可以 具有相同的层状结构，电容器46中的每层具有在对准标记48中的对应的层，反之亦然。对 准标记48可以是电浮置的。根据本发明的一些实施例，电容器46是去耦电容器，电容器46 的顶部电极和底部电极分别电连接至诸如VDD和VSS的电源线。因此，电容器46用于过滤 噪音并且也用作能量储存（power storage)器以用于减小由来自电源的电流消耗导致的电 压变化。根据本发明的可选实施例，将电容器46的顶部电极和底部电极连接至信号线，以 及电容器46用于过滤噪音。将电容器46的顶部电极和底部电极连接至延伸至聚合物层42 的顶面的通孔44。
[0024] 在聚合物层42的上方形成PPI 50,并且将PPI 50电连接至通孔44。PPI 50包括 多条重分布线。根据本发明的一些实施例，PPI 50和PPI 38的结构不同。例如，PPI 38包 括使用相同的材料同时形成的PPI线38A和通孔38B。因此，PPI线38A连续地连接至相应 的通孔38B，在PPI线38A和相应的通孔38B之间没有可分辨的界面。在PPI线38A和通孔 38B形成共形部件，PPI线38A的厚度TP1和通孔38B的厚度TP2基本上彼此相等，例如，具 有小于约20%的不同。另一方面，PPI 50的全部（或基本上全部）可以在聚合物层42上 方。PPI 50和通孔44在不同的工艺中形成，并且可以由不同的材料形成。因此，在PPI 50 和相应的连接通孔44之间可以存在可分辨的界面。此外，PPI通孔38B的顶面不是平坦的， 并且可以包括低于PPI线38A的顶面的部分，或甚至低于聚合物层36的顶面。另一方面， PPI 50的顶面是基本上平坦的。
[0025] PPI 38和PPI 50的结构的不同是由它们的形成工艺的不同导致的。例如，PPI 38 的形成可以包括在聚合物层36上方形成延伸至聚合物层36中的开口内的毯状晶种层（未 示出），形成掩模（未示出）以覆盖毯状晶种层的一些部分以及实施镀。在镀之后，去除掩 模层，并且去除晶种层的被掩模层覆盖的部分，留下PPI 38。因此PPI 38的顶面的拓扑结 构是跟随聚合物层36和聚合物层36中的开口的拓扑结构（topology)。另一方面，如图13A 和14,单独地形成通孔44和PPI 50,以及因此通孔44的顶面与聚合物层42的顶面基本上 齐平。因此，PPI 50可以具有基本上平坦的顶面。
[0026] 根据一些实施例，PPI 50位于环绕PPI 50的模塑料52中，并且接触聚合物层42 的顶面。PPI 50的顶面和侧壁也可以与模塑料52物理接触。
[0027] 根据本发明的一些实施例，形成电连接件54以电连接至PPI 50。电连接件54可 以包括金属区，金属区可以包括放置在PPI 50上的焊料球。电连接件54也可以包括金属 柱。在电连接件54包括焊料的实施例中，可以放置或镀焊料，并且焊料的镀可以类似于PPI 38的形成。电连接件54具有位于模塑料52的顶面上方的上部，以及嵌入在模塑料52中的 下部。
[0028] 在形成电连接件54之后，可以将晶圆2切割成单独的封装件56,每个封装件均包 括一个电容器46和集成电路器件12。
[0029] 图2示出了根据本发明的可选实施例的晶圆2的截面图。除非特别声明，否则在 这些实施例中的组件的材料和形成方法与相似的组件基本相同，该相似的组件通过在图1 示出的实施例中的相同的参考标号来标记。因此在图1示出的实施例的讨论中可以发现关 于图2中示出的组件的形成工艺和材料的细节。
[0030] 图2中示出的晶圆2不同于图1中示出的晶圆2,不同之处在于，图2中在聚合物 层36中而不是聚合物层42中形成电容器46和对准标记48。因此，在聚合物层36下面而 不是在聚合物层42下面形成介电层40。在这些实施例中，聚合物层36的顶面与聚合层42 的底面接触。
[0031] 电容器46的底面与介电层40的顶面接触。此外，电容器46被聚合物层36环绕， 也被聚合物层36覆盖。在聚合物层36中形成一些通孔44以连接至电容器46的顶部电极 和底部电极。额外的通孔44形成为延伸至介电层40和聚合物层36内以电连接至金属焊 盘30。
[0032] 根据图2中示出的实施例，PPI 50和PPI 38的结构也不同。例如，PPI50包括使 用相同的材料同时形成的PPI线50A和通孔50B。因此，PPI线50A连续地连接至对应的通 孔50B，PPI线50A和相应的通孔50B之间没有可分辨的界面。另一方面，PPI 38 (包括多 条重分布线）的全部可以位于聚合物层36上方。在不同的工艺中并且可以由不同的材料 形成PPI 38和通孔44。因此，在PPI 38和对应的连接通孔44之间可以存在可分辨的界 面。此外，PPI通孔50B的顶面并不是平坦的，并且可以包括比PPI线50A的顶面低，甚至 比聚合物层42的顶面低的部分。另一方面，通孔44的顶面是基本上平坦的。
[0033] 图3至图14示出了根据一些实施例的在晶圆2的一些部分的形成中的中间阶段 的截面图和顶视图。图3至图14所示的部分包括电容器46、对准标记48的部分以及一些 上面的和下面的部分。在图15示出的工艺流程中也示意性地示出了图3至图14中示出的 步骤。在随后的讨论中，参照图15中的工艺步骤讨论了图3至图14所述的工艺步骤。
[0034] 参照图3,晶圆2包括：用于在其中形成电容器的电容器区域100 ;用于形成连接 至逻辑（核心）器件12 (图1和图1)的逻辑区200 ;以及用于在其中形成对准标记的对准 标记区300。提供导电部件30/38。未示出晶圆2的在导电部件30/38下面的部分或晶圆2 的与导电部件30/38共平面的部分。在图1中的实施例中，导电部件30/38是PP138的部 分。在图2的实施例中，导电部件30/38是金属焊盘30的部分。
[0035] 在导电部件30/38上方形成介电层40。相应的步骤示出为图15中示出的工艺流 程400的步骤402。应当意识到，尽管图3示出了介电层40是平平坦的层，但是介电层40 实际上可以具有如图1或图2中示出的拓扑结构。介电层40包括介电层40A和位于介电 层40A上方的介电层40B。根据一些实施例，介电层40A和40B由不同的材料形成，不同的 材料可以是无机材料。例如，介电层40A可以由SiC形成。介电层40A的厚度T1可以在约 400A和约700人之间的范围内。介电层40B可以由氧化硅形成。介电层40B的厚度T2可 以在约800A和约1200A之间的范围内。可以使用等离子体增强化学汽相沉积（PECVD)、 低压化学汽相沉积（LPCVD)、原子层沉积（ALD)等来形成介电层40A和40B。
[0036] 参照图4,蚀刻介电层40B的部分以形成凹槽64。相应的步骤示出为图15中示出 的工艺流程400中的步骤404。介电层40A用作蚀刻停止层，以及因此介电层40A的顶面暴 露于凹槽64。凹槽64的顶视图具有易于识别的形状，其中可获得的形状包括十字形、三角 形、六边形等。
[0037] 接下来，参照图5,形成多个层66、68、70和72作为堆叠件，并且形成为毯状层。相 应的步骤示出为图15中示出的工艺流程400的步骤406。根据本发明的一些示例性实施 例，导电层66由TiN形成，导电层66的厚度T3在约300美和约500A的范围内。介电层 68可以由堆叠的层Zr0 2/Al203/Zr02(ZAZ)形成，介电层68的厚度T4在约8〇A和约120人 之间的范围内。ZAZ具有有利的特征：具有低等效氧化物厚度，以及因此得到的电容器的电 容值高。导电层70可以由TiN形成，导电层70的厚度T5在约300A和约500A的范围内。 层72(其为抗反射涂层）可以由SiON形成，层72的厚度T6可以在约250A和约350A的 范围内。堆叠的层66、68、70和72延伸至凹槽64内（图4)，并且因此堆叠的层66、68、70 和72在对准标记区300中形成凹槽74。
[0038] 在光刻工艺中图案化层70和72以形成顶部电极。相应的步骤示出为图15中示 出的工艺流程400的步骤408。如图6中所示，在电容器区100中，图案化的层70和72分 别具有剩余的部分70A和72A。在对准标记区300中，图案化的层70和72还分别具有剩 余的部分70B和72B。在图案化期间，层72可以用作抗反射涂层。此外，在光刻工艺期间， 图5中示出的凹槽用作对准标记以对准光刻掩模的位置，并且使用对准标记确定图案化的 部分70A和72A的位置。
[0039] 接下来，如图7所示，形成介电层76和78。相应的步骤示出为图15所示的工艺流 程400中的步骤410。根据本发明的一些示例性实施例，介电层76由氧化硅形成，介电层 76的厚度T7在约150A和约250A的范围内。介电层78可以由SiN形成，介电层78的厚 度T8在约400A和约600盖的范围内。
[0040] 图8示出了层66、68、76和78的进一步图案化。相应的步骤示出为图15中的工 艺流程400中的步骤412。因此电容器区100中的图案化的层形成电容器46。在电容器46 中，层66、68和70A分别是底部电容器电极、电容器绝缘体和顶部电容器电极。电容器46 因此是金属-绝缘体-金属（M頂）电容器。
[0041] 此外，在对准标记区300中，形成对准标记48。由于对准标记48与电容器46同时 形成，因此电容器46和对准标记48可以具有相同数目的层，在电容器46中的每层对应于 对准标记48中的层中的一个，并且反之亦然。此外，对准标记48可以具有与介电层40B的 顶面接触的第一底面以及与介电层40A的顶面接触的第二底面，对准标记48的部分穿过介 电层40A。得到的对准标记48形成为与其他导电部件隔离的隔离部件。
[0042] 接下来，如图9所示，形成聚合物层84。聚合物层84可以是图1中示出的实施例 中的聚合物层42的下部或图2中所示的实施例中的聚合物层36的下部。对准标记48完 全嵌入在包括聚合物层84和介电层40的介电层中，并且是电浮置的。聚合物层84的厚度 在约2千A和约5千A的范围内。在聚合物层84的上方进一步形成硬掩模层80和抗反射 涂层82。根据一些实施例，硬掩模层80由SiN形成，并且其厚度在约400Λ和约600A之 间的范围内。抗反射涂层82可以由SiON形成，并且其厚度可以在约500A和约700A之 间的范围内。
[0043] 然后图案化硬掩模层80,接着去除抗反射涂层82。在图10中示出所得到的结构。 因此在硬掩模层80中形成开口 81，从而暴露下面的聚合物层84。如图11所示，在随后的 步骤中，形成聚合物层86。图9至图11中示出的步骤示出为图15中示出的工艺流程400 的步骤414。聚合物层86的厚度可以在约25千Λ和约45千▲之间的范围内。聚合物层 84和86可以由相同的聚合物材料或不同的聚合物形成。抗反射涂层88在聚合物层86上 方形成并且可以由SiON形成，抗反射涂层88的厚度在约500人和约700人之间的范围内。
[0044] 参照图12,实施光刻工艺。图案化抗反射涂层88、聚合物层86、硬掩模层80和聚 合物层84以在聚合物层86中形成沟槽90以及在聚合物层84中形成通孔开口 92 (包括 92A、92B和92C)。通过硬掩模层80的图案限定以及通过开口 81(图10)的尺寸和位置限定 通孔开口 92的图案。因此，可以在相同的图案化工艺中形成沟槽90和通孔开口 92。顶部 电极70A和底部电极66分别暴露于通孔开口 92A和92B。逻辑区200中的导电部件30/38 的一个暴露于开口 92C。
[0045] 图13A示出了导电通孔44A、44B和44C的形成，通过用诸如铜、铝、钨、钴或它们的 合金的导电材料填充沟槽90和通孔开口 92来形成导电通孔44A、44B和44C。相应的步骤 示出为图15中示出的工艺流程400的步骤416。可以通过诸如化学镀的选择镀来实施填 充。在得到的结构中，通孔44A、44B和44C的顶面可以齐平于、稍高于或稍低于聚合物层86 的顶面或层88的顶面。导电通孔44A、44B和44C因此分别电连接至顶部电极70A、底部电 极66和导电部件30/38。
[0046] 如图13A所示，通孔44A包括位于聚合物层86中的上部94A以及位于聚合物层84 中的下部94B，下部94B小于上部94A。上部94A可进一步穿透硬掩模层80并且轻微地延 伸至聚合物层84内。在可选实施例中（未示出），下部94B穿透硬掩模层80和聚合物层 84,同时上部94A停止在硬掩模层80的顶面上。通孔44B和44C具有与通孔44A类似的结 构，除了它们比通孔44A延伸得更深之外。通孔44进一步穿透介电层40A和40B以接触导 电部件30/8的顶面。
[0047] 图13B示出了图13A中示出的结构的顶视图，其中，通孔部分94A和94B的顶视图 形状可以是矩形、圆形、六边形等。根据本发明的一些实施例，在整个晶圆2中所有通孔44 的上部94A用于将相应的下部94B互连至下面的RDL，并且不用于横向地电布线。
[0048] 聚合物层84和86合并被称为两阶（step）聚合物层，其是图1所示的实施例中的 聚合物层42和图2中所示的实施例中的聚合物层36。
[0049] 在形成图14中的结构之后，可以实施进一步的工艺以形成PPI 38/50,如图14所 示。例如，当采用图1中示出的实施例时，PPI 38/50是PPI 50,而当采用图2中示出的实 施例时，PPI 38/50是PPI 38。与通孔44A、44B和44C不同，PPI 38/50具有横向地布线的 功能。PPI 38/50的重分布线可以连接至诸如VDD和VSS的电源。
[0050] 本发明的实施例具有一些有利的特征。通过在聚合物层中形成诸如去耦电容器的 电容器，电容器的形成可以与晶圆级芯片尺寸封装的工艺集成。
[0051] 根据本发明的一些实施例，封装件包括无机介电层和电容器。电容器包括：底部电 极，底部电极的顶面与无机介电层的顶面接触；位于底部电极上方的绝缘体；以及位于绝 缘体上方的顶部电极。封装件还包括覆盖电容器的聚合物层，聚合物层的部分与电容器共 平面并且环绕电容器。聚合物层接触无机介电材料层的顶面。
[0052] 根据本发明的可选实施例，封装件包括电容器，电容器包括底部电极、位于底部电 极上方的绝缘体以及位于绝缘体上方的顶部电极。聚合物层覆盖电容器，聚合物层的部分 与电容器共平面并且环绕电容器。对准标记具有位于聚合物层中的上部，其中对准标记具 有由与电容器的相同的材料形成的相同的层。对准标记是电浮置的。
[0053] 根据本发明的又一可选实施例，一种方法包括：在第一介电层上方形成第一导电 层；在第一导电层上方形成绝缘层；以及在绝缘层上方形成第二导电层。图案化绝缘层和 第二导电层，每个都具有剩余的部分。形成介电层以覆盖图案化的绝缘层以及图案化的第 二导电层。然后图案化第一导电层，第二导电层、绝缘层和第一导电层的剩余部分分别形成 电容器的顶部电极、电容器绝缘体和底部电极。设置聚合物层以覆盖电容器，第一聚合物层 包括与电容器齐平的部分。
[0054] 上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各 方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于 实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术 人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的 精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。
[0055] 为了解决现有技术中的问题，根据本发明的一些实施例，提供了一种封装件，包 括：无机介电层；电容器，包括：底部电极，所述底部电极的顶面与所述无机介电层的顶面 接触；绝缘体，位于所述底部电极上方；和顶部电极，位于所述绝缘体上方；以及第一聚合 物层，覆盖所述电容器，其中，所述第一聚合物层接触所述无机介电材料层的顶面，所述第 一聚合物层的部分与所述电容器共平面并且环绕所述电容器。
[0056] 在上述封装件中，还包括：第一接触插塞，连接至所述顶部电极的；以及第二接触 插塞，连接至所述底部电极，其中，所述第一接触插塞和所述第二接触插塞的每个均包括： 下部；以及上部，所述上部的边缘延伸超出所述下部的相应边缘。
[0057] 在上述封装件中，还包括：第一接触插塞，连接至所述顶部电极的；以及第二接触 插塞，连接至所述底部电极，其中，所述第一接触插塞和所述第二接触插塞的每个均包括： 下部；以及上部，所述上部的边缘延伸超出所述下部的相应边缘；还包括：硬掩模层，位于 所述第一聚合物层上方，以及第二聚合物层，位于所述硬掩模层上方，其中，所述第一接触 插塞和所述第二接触插塞的每个的上部包括位于所述第二聚合物层中的部分，以及所述第 一接触插塞和所述第二接触插塞的每个的下部包括位于所述第一聚合物层中的部分。
[0058] 在上述封装件中，还包括：第一接触插塞，连接至所述顶部电极的；以及第二接触 插塞，连接至所述底部电极，其中，所述第一接触插塞和所述第二接触插塞的每个均包括： 下部；以及上部，所述上部的边缘延伸超出所述下部的相应边缘；还包括：重分布线，位于 所述第一接触插塞上方并且与所述第一接触插塞物理接触，其中，所述重分布线包括与所 述第一接触插塞重叠的部分，以及所述重分布线的所述部分具有基本上平坦的顶面。
[0059] 在上述封装件中，还包括：第一接触插塞，连接至所述顶部电极的；以及第二接触 插塞，连接至所述底部电极，其中，所述第一接触插塞和所述第二接触插塞的每个均包括： 下部；以及上部，所述上部的边缘延伸超出所述下部的相应边缘；还包括：重分布线，位于 所述第一接触插塞上方并且与所述第一接触插塞物理接触，其中，所述重分布线包括与所 述第一接触插塞重叠的部分，以及所述重分布线的所述部分具有基本上平坦的顶面；还包 括：第二聚合物层，在所述第二聚合物层中具有所述重分布线，其中，所述基本上平坦的顶 面高于所述第二聚合物层的顶面。
[0060] 在上述封装件中，还包括：第一接触插塞，连接至所述顶部电极的；以及第二接触 插塞，连接至所述底部电极，其中，所述第一接触插塞和所述第二接触插塞的每个均包括： 下部；以及上部，所述上部的边缘延伸超出所述下部的相应边缘；还包括：重分布线，位于 所述第一接触插塞上方并且与所述第一接触插塞物理接触，其中，所述重分布线包括与所 述第一接触插塞重叠的部分，以及所述重分布线的所述部分具有基本上平坦的顶面；还包 括：模塑料，在所述模塑料中具有所述重分布线，其中，所述基本上平坦的顶面高于所述模 塑料的顶面。
[0061] 在上述封装件中，还包括对准标记，所述对准标记包括与所述无机介电层的顶面 接触的底面，所述对准标记的部分穿透所述无机介电层。
[0062] 在上述封装件中，还包括对准标记，所述对准标记包括与所述无机介电层的顶面 接触的底面，所述对准标记的部分穿透所述无机介电层；其中，所述对准标记的穿透所述无 机介电层的部分的底面接触额外的无机介电层的顶面，所述额外的无机介电层在所述无机 介电层的下面并且与所述无机介电层接触。
[0063] 根据本发明的另一些实施例，提供了一种封装件，包括：电容器，包括：底部电极； 绝缘体，位于所述底部电极上方；以及顶部电极，位于所述绝缘体上方；第一聚合物层，覆 盖所述电容器，所述第一聚合物层的部分与所述电容器共平面并且环绕所述电容器；以及 对准标记，包括位于所述第一聚合物层中的上部，其中，所述对准标记包括由与所述电容器 的相同的材料形成的相同的层，并且其中，所述对准标记是电浮置的。
[0064] 在上述封装件中，其中，所述对准标记的所述上部与所述电容器共平面，并且其 中，所述对准标记还包括在所述第一聚合物层下方延伸的下部。
[0065] 在上述封装件中，还包括无机介电层，所述电容器的底面接触所述无机介电层的 顶面，以及所述对准标记还包括穿透所述无机介电层的下部。
[0066] 在上述封装件中，还包括：第一接触插塞，连接至所述顶部电极；以及第二接触插 塞，连接至所述底部电极，其中，所述第一接触插塞和所述第二接触插塞的每个均包括：下 部；和上部，宽于所述下部。
[0067] 在上述封装件中，还包括：第一接触插塞，连接至所述顶部电极；以及第二接触插 塞，连接至所述底部电极，其中，所述第一接触插塞和所述第二接触插塞的每个均包括：下 部；和上部，宽于所述下部；还包括：硬掩模层，位于所述第一聚合物层上方，以及第二聚合 物层，位于所述硬掩模层上方，其中，所述第一接触插塞和所述第二接触插塞的每个的上部 包括位于所述第二聚合物层中的部分，以及所述第一接触插塞和所述第二接触插塞的每个 的下部包括位于所述第一聚合物层中的部分。
[0068] 在上述封装件中，还包括：第一接触插塞，连接至所述顶部电极；以及第二接触插 塞，连接至所述底部电极，其中，所述第一接触插塞和所述第二接触插塞的每个均包括：下 部；和上部，宽于所述下部；还包括：硬掩模层，位于所述第一聚合物层上方，以及第二聚合 物层，位于所述硬掩模层上方，其中，所述第一接触插塞和所述第二接触插塞的每个的上部 包括位于所述第二聚合物层中的部分，以及所述第一接触插塞和所述第二接触插塞的每个 的下部包括位于所述第一聚合物层中的部分；其中，所述第一接触插塞和所述第二接触插 塞的每个的上部还延伸至所述第一聚合物层内。
[0069] 根据本发明的又一些实施例，提供了一种方法，包括：在第一介电层上方形成第一 导电层；在所述第一导电层上方形成绝缘层；在所述绝缘层上方形成第二导电层；图案化 所述绝缘层和所述第二导电层，所述绝缘层和所述第二导电层的每个都具有剩余的部分； 形成覆盖图案化的所述绝缘层以及图案化的所述第二导电层的介电层；图案化所述第一导 电层，所述第二导电层的剩余部分、所述绝缘层的剩余部分和所述第一导电层的剩余部分 分别形成电容器的顶部电极、电容器绝缘体和底部电极；以及设置第一聚合物层以覆盖所 述电容器，所述第一聚合物层包括与所述电容器齐平的部分。
[0070] 在上述方法中，还包括：在所述第一聚合物层上方形成硬掩模层；图案化所述硬 掩模层以形成开口；在图案化的所述硬掩模层上方形成第二聚合物层；在所述第一聚合物 层和所述第二聚合物层中形成接触开口，通过所述硬掩模层中的所述开口限定所述接触开 口的下部；以及用导电材料填充所述接触开口以形成第一接触插塞和第二接触插塞从而分 别连接至所述顶部电极和所述底部电极。
[0071] 在上述方法中，还包括：在所述第一聚合物层上方形成硬掩模层；图案化所述硬 掩模层以形成开口；在图案化的所述硬掩模层上方形成第二聚合物层；在所述第一聚合物 层和所述第二聚合物层中形成接触开口，通过所述硬掩模层中的所述开口限定所述接触开 口的下部；以及用导电材料填充所述接触开口以形成第一接触插塞和第二接触插塞从而分 别连接至所述顶部电极和所述底部电极；还包括形成额外的接触插塞以穿透所述第一聚合 物层、所述第二聚合物层以及所述第一介电层层。
[0072] 在上述方法中，还包括：在形成所述第一导电层之前，蚀刻所述第一介电层以形成 第一凹槽，其中所述第一凹槽穿透所述第一介电层并停止在第二介电层上，其中，所述第一 导电层包括延伸至所述第一凹槽内的部分，所述第一导电层的所述部分具有第二凹槽，并 且其中，将所述第二凹槽用作对准标记实施图案化所述绝缘层和所述第一导电层的步骤。
[0073] 在上述方法中，还包括：形成电连接至所述顶部电极和所述底部电极的一个的重 分布线；以及形成第三聚合物层以将所述重分布线嵌入在所述第三聚合物层中。
[0074] 在上述方法中，还包括：形成电连接至所述顶部电极和所述底部电极的一个的重 分布线；以及形成模塑料以将所述重分布线嵌入在所述模塑料中。
【主权项】
1. 一种封装件，包括： 无机介电层； 电容器，包括： 底部电极，所述底部电极的顶面与所述无机介电层的顶面接触； 绝缘体，位于所述底部电极上方；和 顶部电极，位于所述绝缘体上方；以及 第一聚合物层，覆盖所述电容器，其中，所述第一聚合物层接触所述无机介电材料层的 顶面，所述第一聚合物层的部分与所述电容器共平面并且环绕所述电容器。2. 根据权利要求1所述的封装件，还包括： 第一接触插塞，连接至所述顶部电极的；以及 第二接触插塞，连接至所述底部电极，其中，所述第一接触插塞和所述第二接触插塞的 每个均包括： 下部；以及 上部，所述上部的边缘延伸超出所述下部的相应边缘。3. 根据权利要求2所述的封装件，还包括： 硬掩模层，位于所述第一聚合物层上方，以及 第二聚合物层，位于所述硬掩模层上方，其中，所述第一接触插塞和所述第二接触插塞 的每个的上部包括位于所述第二聚合物层中的部分，以及所述第一接触插塞和所述第二接 触插塞的每个的下部包括位于所述第一聚合物层中的部分。4. 根据权利要求2所述的封装件，还包括： 重分布线，位于所述第一接触插塞上方并且与所述第一接触插塞物理接触，其中，所述 重分布线包括与所述第一接触插塞重叠的部分，以及所述重分布线的所述部分具有基本上 平坦的顶面。5. 根据权利要求4所述的封装件，还包括：第二聚合物层，在所述第二聚合物层中具有 所述重分布线，其中，所述基本上平坦的顶面高于所述第二聚合物层的顶面。6. 根据权利要求4所述的封装件，还包括：模塑料，在所述模塑料中具有所述重分布 线，其中，所述基本上平坦的顶面高于所述模塑料的顶面。7. 根据权利要求1所述的封装件，还包括对准标记，所述对准标记包括与所述无机介 电层的顶面接触的底面，所述对准标记的部分穿透所述无机介电层。8. 根据权利要求7所述的封装件，其中，所述对准标记的穿透所述无机介电层的部分 的底面接触额外的无机介电层的顶面，所述额外的无机介电层在所述无机介电层的下面并 且与所述无机介电层接触。9. 一种封装件，包括： 电容器，包括： 底部电极； 绝缘体，位于所述底部电极上方；以及 顶部电极，位于所述绝缘体上方； 第一聚合物层，覆盖所述电容器，所述第一聚合物层的部分与所述电容器共平面并且 环绕所述电容器；以及 对准标记，包括位于所述第一聚合物层中的上部，其中，所述对准标记包括由与所述电 容器的相同的材料形成的相同的层，并且其中，所述对准标记是电浮置的。10. -种方法，包括： 在第一介电层上方形成第一导电层； 在所述第一导电层上方形成绝缘层； 在所述绝缘层上方形成第二导电层； 图案化所述绝缘层和所述第二导电层，所述绝缘层和所述第二导电层的每个都具有剩 余的部分； 形成覆盖图案化的所述绝缘层以及图案化的所述第二导电层的介电层； 图案化所述第一导电层，所述第二导电层的剩余部分、所述绝缘层的剩余部分和所述 第一导电层的剩余部分分别形成电容器的顶部电极、电容器绝缘体和底部电极；以及 设置第一聚合物层以覆盖所述电容器，所述第一聚合物层包括与所述电容器齐平的部 分。
【文档编号】H01L21/768GK105990263SQ201510453961
【公开日】2016年10月5日
【申请日】2015年7月29日
【发明人】杨庆荣, 黄章斌, 杜贤明, 蔡豪益, 李明机, 梁世纬, 赖昱嘉
【申请人】台湾积体电路制造股份有限公司