专利名称：混合集成电路的制作方法
技术领域：
本发明涉及混合集成电路(HIC)，特别涉及小型化的同时具有高散热能力和电磁场屏蔽能力的混合集成电路。
背景技术：
随着如蜂窝式电话等的移动通信的小型化，对构成移动通信装置的电子部件等的小型化要求不断增加。如用做移动通信装置的发送部分的高频放大器电路等的混合集成电路为用于移动通信装置的主要器件之一。然而，混合集成电路具有随着器件尺寸减小散热能力降低的问题，作为功率放大器其特性变差。由此，需要实现混合集成电路小型化的同时保持高的散热能力。
在日本的待审专利申请公开2002-184931的段落0015到0019以及图1中介绍了使用半导体裸装芯片的倒装键合的常规混合集成电路。图6示出了根据该常规技术的混合集成电路(混合模块部件)的结构剖面图。
图6中的混合集成电路30包括布线基板34，布线基板34由具有腔体31的第一介质层32以及淀积在第一介质层32上的第二介质层33组成。多个安装部件35单独地放置在布线基板34上。安装部件35连接到形成在布线基板34上的线图形(未示出)。半导体芯片36放置在腔体31中。半导体芯片36借助电极(金属突点)36a倒装键合到第二介质层33的下表面。布线基板34和安装部件35整个由金属外壳37屏蔽。散热板38放置在第一介质层32下面并借助导电树脂39连接到半导体芯片36的下表面。散热板38的另一表面连接到母板，母板在图中没有示出。
通过将半导体芯片放置在腔体31中，通常放置在介质基板的表面上，混合集成电路30获得了小型化。而且，通过高热值地将半导体芯片36产生的热穿过电极36a、第二介质层33以及外壳37散发到母板或环境空气，或者穿过散热板38散发到母板，混合集成电路30维持了高散热能力。
然而，虽然混合集成电路30具有通过电极36a和散热板38散热半导体芯片36产生的热量的结构，由半导体芯片36产生的大部分热量通过电连接到半导体芯片36的电极36a散发。
此外，由于将热由电极36a穿过第二介质层33传送到为散热介质的外壳37或母板的距离很长，因此在常规的混合集成电路30中散热能力不够。这引起由于热量造成第二介质层33和安装部件35退化。
除了散热结构的问题之外，常规的混合集成电路具有小型化导致如半导体芯片、安装部分以及导电图形等的导体之间的距离较短，引起导体之间的电磁场耦合，影响了器件的工作特性。
发明内容
鉴于以上，本发明的一个目的是解决常规的混合集成电路的问题，并提供一种小型化的同时具有高散热能力和电磁场屏蔽能力的混合集成电路。
为此，根据本发明的一个方案，提供一种混合集成电路，包括第一布线基板，第一布线基板包含多个信号线层和多个地导线层，每个信号线层和对应的一个地导电层组成了微带线；形成在第一布线基板中的腔体，在腔体的底部露出了其中一个地导电层；半导体芯片，安装在腔体内并具有固定到其中一个地导电层的底面；以及安装部件，安装到第一布线基板的上表面，但是不在腔体之上。
由于混合集成电路具有安装在腔体中并且具有固定到其中一个地导电层的底面的半导体芯片，因此可以缩短将热由半导体芯片传送到母板的距离。这使得半导体芯片产生的热快速散发到母板，由此获得了高散热能力。而且，由于混合集成电路具有安装到第一布线表面的上表面但没有位于腔体之上的安装部件，因此可以抑制安装部件上的半导体芯片中产生的热的影响。混合集成电路例如可以构形成匹配电路或偏置电路。
在优选的方案中，混合集成电路还包括第二布线基板，覆盖腔体并至少固定到第一布线基板的地导电层的顶层。由于第二布线基板上的地导电层作为屏蔽材料，因此可以降低具有信号线层的半导体芯片与第一和第二布线基板上安装部件的电磁耦合，由此保持了混合集成电路的良好工作特性。还优选地导电层形成在第二布线基板的基本上整个表面上。
在另一方案中，另一安装部件安装到第二布线基板的上表面或下表面。这使得可以有效地使用腔体之上的空间，以实现混合集成电路的小型化。在另一优选方案中，另一半导体芯片安装到第二布线基板的上表面。这样有效地利用了腔体之上的空间以实现混合集成电路的小型化，并减少了腔体中的半导体芯片与另一半导体芯片的电磁耦合。
在另一优选方案中，半导体芯片的信号电极通过键合线连接到其中一个信号线层。这使得由半导体芯片产生的大部分热量穿过固定到其中一个地导电层的半导体芯片的底面散发到外部，由此进一步增加了混合集成电路的散热能力。
在另一优选方案中，半导体芯片通过导电粘接剂固定到第一布线基板的其中一个地导电层。由于导体粘接剂导电性良好，因此可以将半导体芯片中产生的热快速散发到第一布线基板的地导电层，由此进一步增加了混合集成电路的散热能力。
优选，混合集成电路构形成高频放大器电路。这样得到了具有良好工作特性的高频放大器电路。
在另一优选方案中，第一布线基板放置在母板上。
根据本发明的另一方案，提供一种混合集成电路，包括具有多个介质层的第一布线基板；腔体，形成在第一布线基板的上表面中单个或多个布线层的一部分中；固定到腔体底面的半导体芯片；以及覆盖腔体的第二布线基板。这样获得了混合集成电路的高散热能力和良好的工作特性。
在优选方案中，安装部件和/或半导体芯片安装到第二布线基板的上表面，地导电层形成在第二布线基板的基本上整个表面上。
在另一优选方案中，腔体的底面位于第一布线基板的介质层的底层上，母板与介质层底层的下表面接触。
从下面给出的详细说明和仅为图示的附图中，可以更充分地理解本发明的以上和其它目的、特点和优点，由此不应认为限定了本发明。
图1示出了根据本发明的一个实施例的混合集成电路结构的剖面图。
图2A和2B示出了当分别从上面和下面观察时第二布线基板的结构平面图。
图3示出了根据本发明的第一变形实施例的混合集成电路结构的剖面图。
图4示出了根据本发明的第二变形实施例的混合集成电路结构的剖面图。
图5示出了根据本发明的第三变形实施例的混合集成电路结构的剖面图。
图6示出了常规的混合集成电路结构的剖面图。
具体实施例方式
下面参考附图详细地介绍本发明的优选实施例。图1示出了根据本发明的具体实施例的混合集成电路结构的剖面图。混合集成电路10具有由设置在母板21上多个介质层11a，11b等的叠置层组成的第一布线基板11。用于信号的导电图形13和用于接地的导电图形14形成在构成第一布线基板11的介质层之间以及布线基板11之上。信号导电图形13作为信号线层，地导电图形14作为地导电层。信号导电图形13用于传输电源或信号。信号导电图形13与地导电图形14一起构成了微带线。
放置在介质层之间以及布线基板11之上的信号导电图形13与地导电图形14通过穿透介质层等的通孔中形成的电极(未示出)垂直地连接。使用例如蚀刻通过构图可以形成信号导电图形13和地导电图形14。
通过除去构成第一布线基板11的多个介质层的一部分上层，以露出第一介质层11a和淀积在第一介质层11a上的第二介质层11b，形成腔体12。地导电图形14形成在第一介质层11a的露出表面上。信号导电图形13和地导电图形14形成在第二介质层11b的露出表面上。
借助如银膏的导电粘接剂16如FET的半导体芯片15连接到在第一介质层11a的露出表面上形成的地导电图形14。半导体芯片15的端子通过键合线17电连接第二介质层11b上的信号导电图形13和地导电图形14。
通过焊料16a等，多个安装部件18的每一个连接到第一布线基板11之上的信号导电图形13和地导电图形14。安装部件18例如可以是芯片电容器、芯片电阻器、芯片电感器。在腔体12上，放置构成单个介质层的第二基板19以覆盖腔体12。
图2A和2B分别示出了第二布线基板19的上表面和下表面结构。第二布线基板19基本上为方形。如图2A所示，信号导电图形13和地导电图形14放置在第二布线基板19上，多个安装部件18安装并连接到信号导电图形13和地导电图形14。信号电极13a放置在上表面的四个角部以及与第二布线基板19相邻的侧面上。地电极14a放置在上表面的四个边以及与第二布线基板相邻的侧面上，连接到地导电图形14。
在第二布线基板19的下表面上，如图2B所示，信号电极13a放置在四个角部，从放置在上表面的四个角部以及与第二布线基板19相邻的侧面的信号电极13a延伸。地导电图形14放置在第二布线基板19的基本上整个下表面，除了四个角部，从放置在上表面的四个边的地电极14a以及与第二布线基板19相邻的侧面延伸。地电极14a和信号电极13a可以放置在穿透第二布线基板19中产生的通孔中。
第二布线基板19放置在布线基板11上以覆盖腔体12。第二布线基板19下表面上的信号电极13a连接到第一布线基板11上的信号导电图形13，第二布线基板19的下表面上的地导电图形14的每一个通过如焊料、银膏等的导电粘接剂16连接到第一布线基板上的地导电图形14。第一布线基板11和第二布线基板19用金属外壳20覆盖。金属外壳20具有基本上与第一布线基板11外侧面共平面的外部侧面。外壳20的外部侧面的端部固定到第一布线基板11上。
本实施例的混合集成电路10将半导体芯片15放置在腔体12中的第一介质层11a上，由此缩短了由半导体芯片15产生的热高热值地传送到母板21的距离。由此可以快速地将半导体芯片15中产生的热散发到第一布线基板11下的母板21，使混合集成电路10具有高散热能力。
此外，形成在第二布线基板19的基本上整个下表面上的地导电图形14作为屏蔽板。由此可以防止半导体芯片15与第一和第二布线基板11和19上的信号导电图形13(微带线)和安装部件18电磁耦合，由此改善了混合集成电路10的工作特性。
此外，由于信号导电图形13和地导电图形14放置在第二布线基板19的上表面上，分别通过地电极14a和信号电极13a电连接到第二布线基板19的下表面上的信号导电图形13和地导电图形14，可以进一步将多个安装部件18安装到第二布线基板19。这样可以有效地使用腔体12之上的空间，实现混合集成电路10的小型化。虽然在本实施例的混合集成电路10中，第二布线基板19由单个介质层组成，但是它可以由多个介质层的叠层组成。而且，半导体芯片15可以由热固性树脂物理地保护。
现在，介绍本发明的变形实施例。图3示出了根据本发明的第一变形实施例的混合集成电路结构的剖面图。除了信号导电图形13、地导电图形14、信号电极13a以及地电极14a没有形成在第二布线基板19的上表面上，并且多个安装部件18没有安装到第二布线基板19的上表面之外，混合集成电路22具有与混合集成电路10相同的结构。
由于第一变形实施例的混合集成电路22不具有第二布线基板19之上的安装部件18，因此它的高度低于混合集成电路10的高度，由此实现了小型化。
图4示出了根据本发明的第二变形实施例的混合集成电路结构的剖面图。除了代替多个安装部件18将另一半导体芯片24安装到第二布线基板19的上表面之外，混合集成电路23具有与混合集成电路10相同的结构。
本发明的第二变形实施例的混合集成电路23具有第二布线基板19之上的半导体芯片24，由此有效地使用了腔体12之上的空间以获得混合集成电路的小型化。而且，可以抑制腔体12中半导体芯片15和第二布线基板19之上的半导体芯片24之间的电磁耦合。
图5示出了根据本发明的第三变形实施例的混合集成电路结构的剖面图。在混合集成电路25中，信号导电图形13、地导电图形14、信号电极13a以及地电极14a没有形成在第二布线基板19的上表面上，并且多个安装部件18没有安装到第二布线基板19的上表面。相反，信号导电图形13和地导电图形14形成在第二布线基板19的下表面上，多个安装部件18通过焊料16a等连接到信号导电图形13和地导电图形14。除了以上之外，该变形实施例的混合集成电路25具有与以上实施例的混合集成电路10相同的结构。
该变形实施例的混合集成电路25具有布线基板19下表面之下的多个安装部件18，由此有效地使用了腔体12之上的空间。由此可以降低器件的高度并实现混合集成电路的小型化。在该变形实施例的混合集成电路25中，代替安装部件18，可以安装另一半导体芯片24；而且，可以同时安装安装部件18和半导体芯片24。
虽然以上结合优选实施例介绍了本实施例，但是本发明的混合集成电路不限于以上实施例中介绍的结构，对以上实施例进行多种修改和变形的混合集成电路在本发明的范围内。例如，可以将安装部件18和半导体芯片24安装到第二布线基板19的上表面，并且将安装部件18和半导体芯片24安装到第二布线基板19的下表面。
如上所述，在本发明的混合集成电路中，由于半导体芯片放置在腔体中，它的底面固定到一个地导电层，可以减小将热量由半导体芯片传送到母板的距离。这样可以快速地将半导体芯片中产生的热散发到母板，由此提高了散热能力。而且，由于安装部件安装到第一布线基板的上表面但不是腔体之上，可以有效地抑制安装部件上半导体芯片中产生的热影响。
从介绍的本发明中，显然本发明的各实施例可以多种方式改变。这些改变不认为脱离本发明的精神和范围，对于本领域中技术人员来说所有这些修改都包含在下面权利要求书的范围内。
权利要求
1.一种混合集成电路，包括第一布线基板，第一布线基板包含多个信号线层和多个地导线层，每个信号线层和对应的一个地导电层组成了微带线；形成在第一布线基板中的腔体，在腔体的底部露出了其中一个地导电层；半导体芯片，安装在腔体内并具有固定到其中一个地导电层的底面；以及安装部件，安装到第一布线基板的上表面，但是不在腔体之上。
2.根据权利要求1的混合集成电路，还包括第二布线基板，覆盖腔体并至少固定到第一布线基板的地导电层的顶层。
3.根据权利要求2的混合集成电路，其中导电层形成在第二布线基板的基本上整个表面上。
4.根据权利要求2的混合集成电路，其中另一安装部件安装到第二布线基板的上表面或下表面。
5.根据权利要求2的混合集成电路，其中另一半导体芯片安装到第二布线基板的上表面。
6.根据权利要求1的混合集成电路，其中半导体芯片的信号电极通过键合线连接到其中一个信号线层。
7.根据权利要求1的混合集成电路，其中半导体芯片通过导电粘接剂固定到第一布线基板的其中一个地导电层。
8.根据权利要求1的混合集成电路，其中混合集成电路构形成高频放大器电路。
9.根据权利要求1的混合集成电路，其中第一布线基板放置在母板上。
10.一种混合集成电路，包括具有多个介质层的第一布线基板；腔体，形成在第一布线基板的上表面中单个或多个布线层的一部分中；固定到腔体底面的半导体芯片；以及覆盖腔体的第二布线基板。
11.根据权利要求10的混合集成电路，其中安装部件和/或半导体芯片安装到第二布线基板的上表面，地导电层形成在第二布线基板的基本上整个表面上。
12.根据权利要求10的混合集成电路，其中腔体的底面位于第一布线基板的介质层的底层上，母板与介质层底层的下表面接触。
全文摘要
一种混合集成电路，包括第一布线基板，第一布线基板包含多个信号线层和多个地导线层，每个信号线层和对应的一个地导电层组成了微带线；形成在第一布线基板中的腔体，在腔体的底部露出了其中一个地导电层；半导体芯片，安装在腔体内并具有固定到其中一个地导电层的底面；以及安装部件，安装到第一布线基板的上表面，但是不在腔体之上。
文档编号H01L25/00GK1577839SQ20041006199
公开日2005年2月9日 申请日期2004年6月30日 优先权日2003年6月30日
发明者佐想亨 申请人:Nec化合物半导体器件株式会社