专利名称：开关用半导体器件及开关电路的制作方法
技术领域：
本发明涉及一种在移动电话机等高频通信机器中使用的开关用半导体器件及开关电路。
背景技术：
近年以移动电话机为代表的移动通信器材，普遍采用高频开关电路在发射电路和接收电路之间切换通过天线发射接收的高频信号。高频开关电路的重要电特性是，导通状态时的插入损耗特性和截止状态时的隔离特性。
以前，为使插入损耗特性和隔离特性并存，采用在砷化镓(GaAs)构成的基片上制作的砷化镓类场效应晶体管。尽管已经进入到由硅(Si)或者硅锗(SiGe)取代砷化镓的时代，移动通信器材的高频部件的开关集成电路器件仍然保持使用砷化镓(GaAs)类化合物半导体的趋势。
图17表示现有的由场效应晶体管FET1、FET2、和配置在各晶体管FET1及FET2的栅极与控制端子CTL1、CTL2之间的电阻R1、R2所构成的高频开关电路的电路构成图(如，参照非专利文献1)。当在FET1的控制端子CLT1上施加0V电压，并且在FET2的控制端子CLT2上施加-5V电压，则开关电路处于导通状态；反之，当在FET1的控制端子CLT1上施加-5V电压，并且在FET2的控制端子CLT2上施加0V电压，则开关电路处于截止状态。
如前所述，对作为开关电路的重要电特性的插入损耗特性和隔离特性起决定作用的基本的器件参数有场效应晶体管处于导通状态时的漏·源间电阻的导通电阻Ron、和晶体管处于截止状态时的漏·源间电容的截止电容Coff。
为减小导通时的插入损耗必须减小导通电阻Ron，另外，为提高截止时的隔离特性就必须减小截止电容Coff。
但是导通电阻Ron和截止电容Coff相互之间是一种权衡关系。即为了减小导通电阻Ron，如果减小场效应晶体管的漏·源间的间隔，而相反却增大了截止电容Coff，从而引起隔离特性的恶化。
III-V族氮化物，如氮化铝镓(AlGaN)与氮化镓(GaN)产生异质结所形成的AlGaN/GaN异质结场效应晶体管(HFET)作为取代GaAs类HFET的下一代高速电子器件受到关注，而且不只是高输出器件，也可期待成为低噪声器件。然而，作为高频开关电路的报告还没有面世。
本申请的发明就是通过采用氮化镓(GaN)类HFET，同时实现减小导通电阻Ron和减小截止电容Coff。
由AlGaN/GaN构成的HFET作为高频开关电路用器件也极有前途。第一，氮化镓(GaN)的高绝缘击穿电压能使可切换信号功率实现飞跃性地增加。一般讲，可通过开关电路的信号功率是由HFET的反向耐压和阈值Vth决定的。由于GaN类HFET与GaAs类HFET相比，其反向耐压能达到其数倍以上，因而可以切换大功率信号。
然而，尽管GaN类HFET是极有前途的高频开关电路用器件，但就GaN类HFET来说，还是存在导通电阻Ron高的问题。
还有，如前所述，作为高频开关电路用器件，要提高它的隔离特性就必须减小截止电容Coff。
另外，开关电路的特性除与每单位栅宽的导通电阻Ron和截止电容Coff有关外，还依赖于场效应晶体管的栅宽。但是，对该栅宽最优化的方法也还是不明朗的问题。
非专利文献1K.Miyatsuji and D.Ueda，“A GaAs High Power RFSingle Pole Dual Throw Switch IC for Digital Mobile CommunicationSystem”，IEEE Journal of Solid-state circuits，Vol.30，No.9 pp.979-983，September 1995。
发明内容
本发明的目的在于解决将GaN类HFET用于高频开关电路用器件时的问题，对使用III-V族氮化物的开关用半导体器件试图实现减小导通电阻与减小截止电容共存，并取得栅宽的最合适的设计值。
为实现上述目的，本发明对使用III-V族氮化物开关用半导体器件，在基片上采用与砷化镓相比介电常数小的材料或者采用减小欧姆电阻的结构。
具体讲，有关本发明的开关用半导体器件，其特征在于，包括第一化合物层，其在基片上形成，一般式为InxGa1-xN，其中0≤x≤1；第二化合物层，其在第一化合物层上形成，一般式为InyAlzGa1-y-zN，其中0≤y≤1，0＜z≤1；栅电极，其在第二化合物层上形成；和电阻器，其与栅电极连接。
有关本发明的开关用半导体器件，由于由GaN类化合物构成，而GaN类化合物与GaAs类化合物相比介电常数小，所以能实现截止电容Coff的减小。此时，外延生长用基片上，由于能使用比GaAs类化合物介电常数小的碳化硅、蓝宝石、硅、或者氮化铝等，能更进一步减小截止电容Coff。另外，由于GaN类晶体管比GaAs类晶体管的二维电子密度高，能减小导通电阻Ron。
本发明的开关用半导体器件，优选进一步包括第三化合物层，其被形成在基片和第一化合物层之间，一般式为AluGa1-uN，其中0＜u≤1。这样由于在基片和第一化合物层之间设置由AluGa1-uN构成的第三化合物层，因AluGa1-uN的介电常数低，能更进一步减小截止电容Coff。
在本发明的开关用半导体器件中，优选基片为碳化硅、蓝宝石、硅或者氮化铝。
本发明的开关用半导体器件，优选进一步包括欧姆电极，其被形成在第二化合物层上；在第二化合物层中的在欧姆电极的下方区域中，掺杂n型杂质。这样，由于减小了第二化合物层和欧姆电极的接触电阻，能确保减小导通电阻Ron。
进一步，这时优选n型杂质掺杂到第二化合物层中的与欧姆电极的界面及其附近的区域中。
并且，优选n型杂质为硅。
在本发明的开关用半导体器件中，假定栅电极的栅宽为Wg，栅电极中每单位栅宽的沟道截止时的漏·源间电容为Coff，每单位栅宽的最大漏极电流为Imax，耐压为Vb，系统的特征阻抗为Zo，工作频率为f，则优选栅宽Wg具有Vb/(Imax·Zo)≤Wg≤1/(2π·f·Coff·Zo)的关系。这样，晶体管的栅宽设定在不超过上式左边的耐压值，并且受到上式右边对截止电容Coff和特征阻抗Zo的关系的限制。此外，由于柵宽设定为最优值，可以有效传递高频信号。并且，由于基片材料的介电常数小，使截止电容Coff减小，从而可以同时实现减小插入损耗和提高隔离特性。
在本发明的开关用半导体器件中，优选栅电极由单一的栅电极构成；进一步包括升压电路，其对栅电极施加将电源电压升压后的升压电压。这样，利用升压电路，可以减少晶体管的级数，进而即便是只有单一栅极的单栅结构，也能切换输入功率大的RF信号。
在本发明的开关用半导体器件中，优选在栅电极和第二化合物层之间形成栅绝缘膜。这样，栅电极采用所谓的MIS型，能实现高耐压。
有关本发明的开关电路，其特征在于，包括在输入端子和输出端子之间串联连接的第一晶体管、和与第一晶体管分路连接的第二晶体管；第一晶体管和第二晶体管，形成在同一基片上，分别包括第一化合物层，其一般式为InxGa1-xN，其中0≤x≤1；第二化合物层，其在第一化合物层上形成，一般式为InyAlzGa1-y-zN，其中0≤y≤1，0＜z≤1；栅电极，其在第二化合物层上形成；和电阻器，其与栅电极连接。
依据本发明的开关电路，采用本发明的一对开关用半导体器件可以构成具有分路电路(支路)的开关电路。
本发明的开关电路，优选具有第一开关电路和第二开关电路，分别包含第一晶体管和第二晶体管；第一开关电路中的第一晶体管和第二开关电路的第一晶体管串联连接。这样，能构成适用于移动通信机器中的高频开关电路的SPDT(Single Pole Double Throw)型开关电路。
本发明的开关电路，优选进一步包括第三化合物层，其被形成在基片和第一化合物层之间，一般式为AluGa1-uN，其中0＜u≤1。
在本发明的开关电路中，基片为碳化硅、蓝宝石、硅或者氮化铝。
在本发明的开关电路中，第一晶体管和第二晶体管分别包括欧姆电极，其被形成在第二化合物层上；在第二化合物层中的在欧姆电极的下方区域中，掺杂n型杂质。
进一步，这时优选n型杂质分别掺杂到各第二化合物层中的与欧姆电极的界面及其附近的区域中。
并且，优选n型杂质为硅。
在本发明的开关电路中，假定各栅电极的栅宽为Wg，各栅电极中每单位栅宽的沟道截止时的漏·源间电容为Coff，每单位栅宽的各最大漏极电流为Imax，各耐压为Vb，系统的特征阻抗为Zo，工作频率为f，则各栅宽Wg具有Vb/(Imax·Zo)≤Wg≤1/(2π·f·Coff·Zo)的关系。
在本发明的开关电路中，优选第一晶体管中的栅电极的栅宽大于1.0mm且小于3.0mm；第二晶体管中的栅电极的栅宽大于0且小于2.0mm。
在本发明的开关电路中，优选各栅电极分别由单一的栅电极构成；进一步包括升压电路，其对各栅电极施加将电源电压升压后的升压电压。
在本发明的开关电路中，优选在各栅电极和各第二化合物层之间分别形成有栅绝缘膜。
这时，优选栅绝缘膜由氧化镓、氧化铝、或者氮化铝构成。
依据有关本发明的开关用半导体器件及开关电路，对于构成该开关用半导体器件及开关电路的场效应晶体管，可以同时实现截止电容的减小和导通电阻的减小。另外，由于能将柵宽设定为适当值，从而能实现减小插入损耗且提高隔离特性。
图1表示有关本发明第一实施方式的开关用半导体器件(HFET)的结构剖面图。
图2表示在有关本发明第一实施方式的开关用半导体器件中单晶基片使用碳化硅和蓝宝石的情况下截止电容对偏置的依赖关系与GaAs类HFET相比较的曲线图。
图3表示有关发明第一实施方式的第一变形例的开关用半导体器件的结构剖面图。
图4表示在有关本发明第一实施方式的第一变形例的开关用半导体器件中单晶基片使用碳化硅或者使用蓝宝石的情况下截止电容对氮化铝层厚度的依赖关系与GaAs类HFET相比较的曲线图。
图5表示有关本发明第一实施方式的第二变形例的开关用半导体器件的结构剖面图。
图6(a)以及(b)表示有关本发明第二实施方式的开关电路，(a)表示电路图，(b)表示(a)的等效电路图。
图7表示有关本发明第二实施方式的一变形例的开关电路的电路图。
图8(a)以及(b)表示有关本发明第三实施方式的开关电路，(a)表示电路图，(b)表示(a)的等效电路图。
图9(a)以及(b)表示在构成有关本发明第三实施方式的开关电路的开关用半导体器件中欧姆电极的制造方法的工序的结构剖面图。
图10表示在构成有关本发明第三实施方式的开关电路的开关用半导体器件中依据对AlGaN层是否掺杂硅的杂质浓度曲线图。
图11表示在构成有关本发明第三实施方式的开关电路的开关用半导体器件中欧姆电极的接触电阻与退火(掺杂)时间的依赖关系图。
图12表示在构成有关本发明第三实施方式的开关电路的开关用半导体器件中导通电阻对漏·源间距离的依赖关系曲线图。
图13(a)以及(b)表示构成有关本发明第三实施方式的开关电路的开关用半导体器件的电特性对栅宽的依赖关系曲线，(a)表示插入损耗特性，(b)表示隔离特性。
图14表示在构成有关本发明第三实施方式的开关电路的分路连接的开关用半导体器件中插入损耗特性对栅宽的依赖关系曲线图。
图15表示有关本发明第三实施方式的开关电路中输入输出特性的曲线图。
图16表示有关本发明第三实施方式的开关电路中P1dB对控制电压的依赖关系曲线图。
图17表示现有的高频开关电路的电路图。
图中10-第一开关电路，30-第二开关电路，11-第一FET(串联连接)，11A-等效电阻，12-第一电阻器，12A-等效电容，13-特征阻抗，21-第二FET(分路连接)，22-第二电阻器，31-第三FET(串联连接)，32-第三电阻器，41-第四FET(分路连接)，42-第四电阻器，IN-输入端子，OUT-输出端子，OUT1-第一输出端子，OUT2-第二输出端子，CLT1-第一控制端子，CLT2-第二控制端子，101-单晶基片(碳化硅)，102-第一化合物层，103-第二化合物层，104-欧姆电极，105-栅电极，106-第一层间绝缘膜，107-第二层间绝缘膜，108-电阻元件(电阻器)，109-布线，201-第三化合物层，301-单晶基片(蓝宝石)，401-升压电路，501-掩膜，502-杂质，502a-n型杂质区域。
具体实施例方式
第一实施方式参照
本发明第一实施方式。
图1表示有关本发明第一实施方式的开关用半导体器件的结构剖面图。如图1所示，有关第一实施方式的开关用半导体器件的异质结场效应晶体管(以下称HFET)，在由高电阻的碳化硅(SiC)形成的单晶基片101上，顺次外延生长形成有由不掺杂的InxGa1-xN(其中，0≤x≤1)构成的厚度约为3μm的第一化合物层102、和由不掺杂的InyAlzGa1-y-zN(其中，0≤y≤1、0＜z≤1)构成的厚度约为25nm的第二化合物层103。
有异质结生成面的第一化合物层102和第二化合物层103，利用GaN类化合物特有的极化效应(自发极化即压电极化)供给电荷，成为所谓的调制掺杂结构，在第一化合物层102与第二化合物层103的界面附近积累了高浓度的二维电子气(2DEG)。另外，对于第二化合物层103，如果为提高载流子的供给效率，也可以进行n型掺杂，但如果需要制成高耐压半导体器件时优选为非掺杂。
在第二化合物层103上面，形成有源电极或者漏电极、如由钛(Ti)和铝(Al)的层叠体形成的2个相互之间留有间隔的欧姆电极104。另外，在第二化合物层103上面的欧姆电极104间的区域形成由硅化钯(PdSi)构成的肖特基型的栅电极105。
第二化合物层103上面，形成由氮化硅(SiN)或氧化硅(SiO2)构成的上面被平坦化的第一层间绝缘膜106，将各欧姆电极104和栅电极105覆盖。
在第一层间绝缘膜106上，形成由镍(Ni)和铬(Cr)合金或者硅氮化钨(WSiN)制成的电阻元件108。
在第一层间绝缘膜106上，形成覆盖电阻元件108且上面平整的第二层间绝缘膜107。在第二层间绝缘膜107上，形成由如金(Au)、铜(Cu)或者铝(Al)等金属构成的布线109。在第一层间绝缘膜106和第二层间绝缘膜107上形成露出栅电极的第一接触孔，并且在第二层间绝缘膜107上形成露出电阻元件108的第二接触孔，构成布线109的金属或其他导电性材料被填充到各接触孔中，栅电极105和电阻元件108通过布线109电连接。
如上所述，依据第一实施方式，由于第一化合物层102和第二化合物层103的介电常数比GaAs类化合物低，因此能实现减小截止电容Coff。此外，由于用以形成单晶基片101的高电阻的碳化硅(SiC)的介电常数也比GaAs小，从而能更进一步减小截止电容Coff。
另外，由于GaN类HFET与GaAs类HFET相比二维电子密度高，由有关第一实施方式的HFET构成开关电路的情况下，能在提高隔离特性的同时减小插入损耗。
另外，这里单晶基片101可以使用高电阻的碳化硅(SiC)，但并不局限于此，还可以使用蓝宝石(单晶Al2O3)、氮化铝(AlN)或者高电阻的硅(Si)。其中，氮化铝的介电常数与碳化硅，蓝宝石和硅相比是最低的。
图2表示单晶基片101使用碳化硅(SiC)和蓝宝石(单晶Al2O3)的情况下栅源间电压Vgs与截止电容Coff的关系(偏置依赖关系)与GaAs类HFET3相比较的曲线。在图2中，有关第一实施方式的碳化硅基片的GaN类HFET用曲线1表示，使用蓝宝石基片的GaN类HFET用曲线2表示，现有的GaAs类HFET用曲线3表示。如图2所示，与GaAs类HFET相比GaN类HFET的截止电容Coff非常小。特别是如曲线2所示，使用蓝宝石的GaN类HFET，截止电容Coff的减小更为显著。进一步，由于蓝宝石的价格比碳化硅便宜，因此在降低成本的同时，还能大幅提高电特性。
另外，以前GaN类HFET作为高输出放大用器件的研究得到了进展，为此，外延生长用基片必须使用有热传导率高的碳化硅。但是，作为开关电路，由于导通和截止的任一状态基本上都不消耗功率，因此可以使用热传导率低的蓝宝石。
第一实施方式的第一变形例下面，参照
本发明第一实施方式的第一变形例。
图3表示有关本发明第一实施方式的第一实施例的开关用半导体器件的结构剖面图。在图3中，和图1所示构成部件相同的构成部件使用同一符号表示，在此省略其说明。
如图3所示，第一变形例的开关用半导体器件，在由碳化硅构成的单晶基片101和第一化合物层102之间，具有由不掺杂的AluGa1-uN(其中，0＜u≤1)构成的厚约1μm的第三化合物层201。
如上所述，由于AluGa1-uN与碳化硅相比介电常数小，能更进一步减小截止电容Coff，从而更进一步提高隔离特性。
另外，在单晶基片101使用的是氮化铝的情况下，未必一定要设置由AluGa1-uN构成的第三化合物层201。
图4表示单晶基片101使用碳化硅(SiC)和使用蓝宝石(单晶Al2O3)情况下的第三化合物层201的厚度和截止电容Coff间的关系与GaAs类HFET相比较的曲线。这里第三化合物层201是由氮化铝(AlN)组成的。在图4中，有关本发明的变形例，碳化硅基片上的GaN类HFET用曲线4表示，蓝宝石基片上的GaN类HFET用曲线5表示。图4表明，基片无论是用碳化硅还是用蓝宝石的GaN类HFET，随着氮化铝层的厚度增加，电容Coff都将大幅减小。
第一实施方式的第二变形例下面，参照
本发明第一实施方式的第二变形例。
图5表示有关本发明第一实施方式的第二变形例的开关用半导体器件的结构剖面图。在图5中，和图3所示构成部件相同的构成部件使用同一符号表示，在此省略其说明。
如图5所示，和第一变形例的不同点在于，单晶基片301使用蓝宝石，及在第二化合物层103与栅电极105之间形成如由氧化镓(Ga2O3)构成的厚度约为10nm的栅绝缘膜302，即形成所谓的MIS型场效应晶体管。这里，栅绝缘膜302并不局限于使用氧化镓，还可以使用氧化铝或者氮化铝。
如上所述，由于第二变形例的开关用半导体器件为MIS型，由于进一步提高了耐压，当用于开关电路时，能使振幅大的高频信号通过。
第二实施方式下面，参照
本发明的第二实施方式。
图6(a)表示有关本发明第二实施方式的开关电路的电路图。图6(a)所示的开关电路是由有关第一实施方式及其各变形例的开关用半导体器件的任一种组合成一对、在输入端子IN和输出端子OUT之间串联第一FET11、和相对于该第一FET11分路连接的第二FET21而构成。在栅宽为Wg1的第一FET11的栅极与第一控制端子CLT1之间串联连接第一电阻器12，在栅宽为Wg2的第二FET21的栅极与第二控制端子CLT2之间串联连接第二电阻器22。
图6(b)是第一FET11导通并且第二FET21截止的情况下的等效电路。如图6(b)所示，等效电路表现为由导通电阻(Ron/Wg1)和截止电容(CoffWg2)构成的RC回路。还有，设特征阻抗13为Zo，工作频率为f。这里，如果第二FET21的栅极的栅宽Wg2过大，使作为输入信号的高频信号流入到处于截止状态的第二FET21的等效电容21A，而没有输出。
这里，通过将第二FET21的栅的栅宽Wg2设定为小于1/(2π·f·Coff·Zo)的值，从而可以防止在分路连接的第二FET21的等效电容21A中流入输出信号的情况。
另一面，导通状态下第一FET11变成等效电阻11A，如果其栅宽Wg1过小，与由晶体管的最大电流Imax决定的功率相比，由耐压Vb决定的最大功率会变大。为防止这种情况，将第一FET11的栅极的栅宽Wg1设定为大于Vb/(Imax·Zo)的值。
即，在下式(1)所具有的范围内设定。
Vb/(Imax·Zo)≤Wg1，Wg2≤1/(2π·f·Coff·Zo) …(1)这样一来，由于各FET11、12的各栅宽Wg1、Wg2都设定为适当的值，从而可以有效传输输入的高频信号。
另外，因为有关第二实施方式的开关电路采用有关第一实施方式及其各变形例的任一种开关用半导体器件(HFET)，由于GaN类化合物及基片材料比GaAs类化合物的介电常数低，从而减小截止电容Coff。其结果是，可以实现低损耗特性和高隔离特性的并存。
第二实施方式的一变形例下面，参照
本发明第二实施方式的一变形例。
图7表示有关本发明第二实施方式的一变形例的开关电路的电路结构。如图7所示，有关本发明的变形例的开关电路设置有升压电路401，对第一控制端子CLT1和第二控制端子CLT2施加升压成高于电源电压的升压电压。
这样，按照本实施例，由于付加了对各控制端子CLT1、CLT2施加升压电压的升压电路401，尽管各FET11、21的栅电极为只有单一栅极的单栅，或者连接级数少即不是所谓的多级结构，仍可以使振幅大的高频信号通过。
另外，升压电路401不是一定需要设置。因为，现有的使用GaAs类HFET的开关电路，由于其耐压低，通常都是设计成将几个HFET的漏·源间串联，而让每个晶体管上施加的电压在耐压以下。但是，由于本发明的GaN类HFET的耐压有100V以上，非常高，所以没有用多个HFET多级连接的必要。而因此，由于使单栅结构成为可能，从而可以显著缩小集成电路的芯片面积。
第三实施方式下面，参照
本发明的第三实施方式。
图8(a)表示有关本发明第三实施方式的开关电路的电路结构。图8(a)所示的开关电路，是由一对有关第二实施方式的开关电路组合而成，构成所谓的SPDT型开关电路。
即，具有第一开关电路10和第二开关电路30，第一开关电路10由在输入端子IN和第一输出端子OUT1之间串联的第一FET11、与该第一FET11分类连接的第二FET21构成，而第二开关电路30由在输入端子IN和第二输出端子OUT2之间串联的第三FET31、与该第三FET31分路连接的第四FET41构成。
在栅宽为Wg1的第一FET11的栅极上，在与第一控制端子CLT1之间串联连接第一电阻器12，在栅宽为Wg2的第二FET21的栅极上，在与第二控制端子CLT2之间串联连接第二电阻器22。
同样，在栅宽为Wg1的第三FET31的栅极，在与第二控制端子CLT2之间串联连接第三电阻器32，在栅宽为Wg2的第四FET41的栅极上，在与第一控制端子CLT1之间串联连接第四电阻器42。
SPDT开关电路，是在移动通信领域使用的最基本的开关电路。从输入端子IN输入的高频信号，通过将在第一控制端子CLT1及第二控制端子CLT2施加的各电压设定为适当的值，可以切换成输出到输出端子OUT1或者输出到输出端子OUT2。
图8(b)表示当第一控制端子CLT1的电压电平为高电位，第二控制端子CLT2的电压电平为低电位时的等效电路。即，第一开关电路10为导通状态且第二开关电路30为截止状态，因此这种情况下输入的高频信号通过第一输出端子OUT1输出。这里，Ron是各FET11、41为导通状态时的单位栅宽的导通电阻，Coff是各FET21、31为截止状态时的截止电容。
一般来说，GaN类HFET的导通电阻Ron为3Ωmm～4Ωmm，由于比GaAs类HFET高，在应用于开关电路时，这种高导通电阻成为问题。
本申请的发明人等，经种种探讨研究的结果，查明这种高导通电阻主要是由于欧姆电极的接触电阻的值为1×10-5Ωcm2比较高的原因造成的。
下面，结合
降低构成SPDT开关电路的各FET的欧姆电极的制造方法。
图9(a)和图9(b)表示构成有关本发明第三实施方式的开关电路的开关用半导体器件(HFET)的欧姆电极的制造方法的工序的结构剖面图。这里，以图5所示的开关用半导体器件为例，和图5所示的构成部件相同的构成部件使用同一符号，在此省略其说明。
首先，如图9(a)所示，例如，应用有机金属气相生长(Metal OrganicVapor Phase EpitaxyMOVPE)法，在由蓝宝石构成的单晶基片301上，顺次外延生长由AlN构成的第三化合物层201、由GaN构成的第一化合物层102和由AlGaN构成的第二化合物层103。然后，例如应用化学气相沉积(Chemical Vapor DepositionCVD)法，在第二化合物层103上形成由氧化硅构成的掩膜501。接着，应用光刻法及干式蚀刻法，在掩膜501上对应欧姆电极形成区域形成选择性露出第二化合物层103的孔部，在形成的孔部应用例如蒸镀法填充由硅(Si)构成的掺杂杂质502。然后，在这种状态下，在温度约为1000℃的氮气介质环境下，实施约40分钟的退火。
下一步，除去掩膜501及掺杂杂质502，然后，应用光刻法形成对欧姆电极形成区域开口的抗蚀图形(图中未画出)。接着，在形成的抗蚀图形上，应用如蒸镀法顺次蒸镀欧姆电极形成用的钛及铝，然后，通过剥离抗蚀图形，如图9(b)所示，形成欧姆电极104。这时候，在第二化合物层103上各欧姆电极104的下方区域，利用氮气介质环境下的退火，由掺杂杂质502中的硅(Si)固相扩散形成n型掺杂区域502a。
此外，在去除由氧化硅生成的掩膜501时，在干式蚀刻的情况下，使用碳氟化合物类的蚀刻气，在去除由硅构成的掺杂杂质时，使用含有氯或溴的蚀刻气。
图10表示依据对第二化合物层103有无掺杂硅的杂质浓度曲线图。这里，使用2次离子质谱分析(Secondary Ion Mass SpectroscopySIMS)法。
如图10所示，通过硅的掺杂，可以看到第二化合物层102中硅的浓度，在上方附近由2×1020cm-3增大到3×1021cm-3。而且，这里的2×1020cm-3的浓度的硅(si)，是在外延生长时掺杂得到的。
图11表示接触电阻ρc与退火时间(掺杂时间)的依赖关系。如图11所示可以得到，接触电阻ρc由在不掺杂硅的情况下的1×10-5Ωcm2到1.2×10-6Ωcm2，可以减小10倍。
下面，关于第三实施方式，为更进一步减小开关用半导体器件的导通电阻Ron，减小漏极与源极间的间隔Lsd。
图12表示导通电阻Ron与漏·源间的间隔Lsd的依赖关系。由图12可以得到，掺杂硅与不掺杂的情况相比，导通电阻Ron可以减小大约50％。
下面，制作导通电阻Ron为1.86Ωmm且截止电容为Coff为0.35pF/mm的开关用半导体器件(HFET)，根据图8(b)所示的等效电路，用电路仿真器验证插入损耗最小的第一FET11的栅宽Wg1和第二FET21的栅宽Wg2。
图13(a)表示工作频率为1GHz时的插入损耗特性与栅宽Wg1、Wg2的依赖关系，图13(b)表示工作频率为1GHz时隔离特性与栅宽Wg1、Wg2的依赖关系。如图13(a)，给定0.15dB以下的最小插入损耗的栅宽Wg1Wg2分别为，栅宽Wg1为1.5mm到2mm，栅宽Wg2为0.16mm到0.5mm，可以获得足够低的插入损耗。
相应地，从图13(b)，可以看出在上述给定的最小插入损耗时的栅宽Wg1和栅宽Wg2的组合的情况下，其隔离特性为30dB以下，可以获得足够良好的值。
此外，有关第三实施方式的各FET，由于是1级结构，芯片大小可以减小到为使用GaNs类化合物的开关电路的40％。
另外，这里，由于虽然是对第一开关电路10进行说明，根据电路的对称性，对第二开关电路30也为同样的结构。
下面，对使用如上所述制作的FET构成的SPDT型开关电路的高频特性进行说明。这里，开关电路的高频特性在晶圆状态下，使用测定频率为1GHz的高频探针进行。
图14表示插入损耗特性和隔离特性与第二FET21的栅宽Wg2的依赖关系。从图14可以看出，伴随栅宽Wg2的增大，在几乎不牺牲插入损耗的情况下，可以大幅度改善隔离特性。这种倾向，与上述的仿真结果一致。即，栅宽Wg1、Wg2分别为2.0mm、0.6mm的情况下，插入损耗为0.26dB，而且隔离度为27dB。这种结果与GaAs类HFET的开关电路具有同等的特性。
下面，说明制作的SPDT型开关电路的输入输出特性。
如图15所示，在对第一控制端子CLT1及第二控制端子CLT2施加的控制电压Vc为22V及0V的情况下，可切换的信号功率达到43W，实现了输入功率极大的高频信号的切换。该值是典型GaNs类开关电路的10倍的值。
图16表示可切换的RF信号功率，一般被称为峰值1dB的1dB压缩点P1dB对控制电压的依赖关系。如图14所示，随着控制电压Vc的提高，P1dB增大，当控制电压为22V时P1dB达到43W。这表示P1dB受到HFET的阈值电压Vth的限制。这种程度的P1dB如果要用以前的GaAs类开关电路来实现，则必须采用多极电路结构，不仅芯片尺寸变大，而且插入损耗特性也随之恶化。
有关本发明的开关用半导体器件及开关电路，对于构成该开关用半导体器件及开关电路的场效应晶体管，可以同时实现截止电容的减小和导通电阻的减小，并且由于能将栅宽设定为适当值而能实现减小插入损耗并且提高隔离特性的效果，适用于移动电话机等高频通信机器中。
权利要求
1.一种开关用半导体器件，其特征在于，包括第一化合物层，其在基片上形成，一般式为InxGa1-xN，其中0≤x≤1；第二化合物层，其在所述第一化合物层上形成，一般式为InyAlzGa1-y-zN，其中0≤y≤1，0＜z≤1；栅电极，其在所述第二化合物层上形成；和电阻器，其与所述栅电极连接。
2.根据权利要求1所述的开关用半导体器件，其特征在于，进一步包括第三化合物层，其被形成在所述基片和所述第一化合物层之间，一般式为AluGa1-uN，其中0＜u≤1。
3.根据权利要求1所述的开关用半导体器件，其特征在于，所述基片为碳化硅、蓝宝石、硅或者氮化铝。
4.根据权利要求1所述的开关用半导体器件，其特征在于，进一步包括欧姆电极，其被形成在所述第二化合物层上；在所述第二化合物层中的在所述欧姆电极的下方区域中，掺杂n型杂质。
5.根据权利要求1所述的开关用半导体器件，其特征在于，进一步包括欧姆电极，其被形成在所述第二化合物层上；在所述第二化合物层中的与所述欧姆电极的界面及其附近的区域中，掺杂n型杂质。
6.根据权利要求4或者5所述的开关用半导体器件，其特征在于，所述n型杂质为硅。
7.根据权利要求1～5中任一项所述的开关用半导体器件，其特征在于，假定所述栅电极的栅宽为Wg，所述栅电极中每单位栅宽的沟道截止时的漏·源间电容为Coff，每单位栅宽的最大漏极电流为Imax，耐压为Vb，系统的特征阻抗为Zo，工作频率为f，则栅宽Wg具有Vb/(Imax·Zo)≤Wg≤1/(2π·f·Coff·Zo)的关系。
8.根据权利要求1～5中任一项所述的开关用半导体器件，其特征在于，所述栅电极由单一的栅电极构成；进一步包括升压电路，其对所述栅电极施加将电源电压升压后的升压电压。
9.根据权利要求1～5中任一项所述的开关用半导体器件，其特征在于，在所述栅电极和所述第二化合物层之间形成栅绝缘膜。
10.根据权利要求9所述的开关用半导体器件，其特征在于，所述栅绝缘膜由氧化镓、氧化铝、或者氮化铝构成。
11.一种开关电路，其特征在于，包括在输入端子和输出端子之间串联连接的第一晶体管、和与所述第一晶体管分路连接的第二晶体管；所述第一晶体管和所述第二晶体管，形成在同一基片上，分别包括第一化合物层，其一般式为InxGa1-xN，其中0≤x≤1；第二化合物层，其在所述第一化合物层上形成，一般式为InyAlzGa1-y-zN，其中0≤y≤1，0＜z≤1；栅电极，其在所述第二化合物层上形成；和电阻器，其与所述栅电极连接。
12.根据权利要求11所述的开关电路，其特征在于，具有第一开关电路和第二开关电路，分别包含所述第一晶体管和所述第二晶体管；所述第一开关电路中的所述第一晶体管和所述第二开关电路的所述第一晶体管串联连接。
13.根据权利要求11所述的开关电路，其特征在于，进一步包括第三化合物层，其被形成在所述基片和所述第一化合物层之间，一般式为AluGa1-uN，其中0＜u≤1。
14.根据权利要求11所述的开关电路，其特征在于，所述基片为碳化硅、蓝宝石、硅或者氮化铝。
15.根据权利要求11所述的开关电路，其特征在于，所述第一晶体管和所述第二晶体管分别包括欧姆电极，其被形成在所述第二化合物层上；在所述第二化合物层中的在所述欧姆电极的下方区域中，掺杂n型杂质。
16.根据权利要求11所述的开关电路，其特征在于，所述第一晶体管和所述第二晶体管分别包括欧姆电极，其被形成在所述第二化合物层上；在所述第二化合物层中的与所述欧姆电极的界面及其附近的区域中，掺杂n型杂质。
17.根据权利要求15或者16所述的开关电路，其特征在于，所述n型杂质为硅。
18.根据权利要求11～16中任一项所述的开关电路，其特征在于，假定所述各栅电极的栅宽为Wg，所述各栅电极中每单位栅宽的沟道截止时的漏·源间电容为Coff，每单位栅宽的各最大漏极电流为Imax，各耐压为Vb，系统的特征阻抗为Zo，工作频率为f，则各栅宽Wg具有Vb/(Imax·Zo)≤Wg≤1/(2π·f·Coff·Zo)的关系。
19.根据权利要求11～16中任一项所述的开关电路，其特征在于，所述第一晶体管中的所述栅电极的栅宽大于1.0mm且小于3.0mm；所述第二晶体管中的所述栅电极的栅宽大于0且小于2.0mm。
20.根据权利要求11～16中任一项所述的开关电路，其特征在于，所述各栅电极分别由单一的栅电极构成；进一步包括升压电路，其对所述各栅电极施加将电源电压升压后的升压电压。
21.根据权利要求11～16中任一项所述的开关电路，其特征在于，在所述各栅电极和所述各第二化合物层之间分别形成有栅绝缘膜。
22.根据权利要求21所述的开关电路，其特征在于，所述栅绝缘膜由氧化镓、氧化铝、或者氮化铝构成。
全文摘要
提供一种开关用半导体器件，具有在由碳化硅或者蓝宝石构成的单晶基片(101)上形成的由In
文档编号H01L29/778GK1585129SQ20041006410
公开日2005年2月23日 申请日期2004年8月19日 优先权日2003年8月20日
发明者石田秀俊, 田中毅, 上田大助 申请人:松下电器产业株式会社