专利名称：绝缘体上硅器件的制作方法
技术领域：
本发明涉及到绝缘体上硅(SOI)器件，更确切地说是涉及到适用于偏置条件下的SOI器件，其中，有时称为“晶片承载器”层的衬底层被保持在源区与漏区之间的电位。
发明的背景
图1示出了典型的现有技术高压绝缘体上硅(SOI)器件的剖面图。图1的器件100包括典型的组成部分及其区域，例如源区101、漏区103、以及栅区102。排列在衬底层106上方的埋置氧化物层104与SOI层105形成结。在许多应用中，这种器件在偏置条件下被采用，其中，源区101、衬底106、以及栅区102被保持在地电位，而漏区103被保持处于或接近200V。在有关医疗和通信技术以及其它技术领域的各种开关应用中，这种偏置条件是典型的。
这种器件能够以约为12微米的漂移长度容易地经受在关断状态下施加到漏区的200V。
虽然当器件被如上所述偏置时，图1的结构工作得很好，但各种应用要求不同类型的偏置。更具体地说，在某些开关应用中，必须对漏区施加比较大的正电压以及对源区和栅区施加比较大的负电压，同时保持衬底电压约为地电压。在这种结构中，典型的是将源区和栅区偏置在大约-100V，将漏区偏置在大约+100V，并将衬底层偏置在大约0V。这种偏置条件被称为源区低于衬底电位。这种条件被应用于电话、医疗、以及其它应用的各种电路。在这种条件下，衬底被保持在源区电压与漏区电压之间的电压，而不是像现有技术所述的那样被保持在与源区基本上相同的电压。
图3示出了在源区低于衬底偏置条件下偏置的图1器件的模拟。虽然试图将源区偏置在-100V和将漏区偏置在+100V，但器件仅仅能够在源区与漏区之间保持大约65V的最大电压差。问题在于，器件的击穿电压从如现有技术所述那样被偏置时的200V以上，降低到偏置条件被改变为源区低于衬底时的大约65V。因此，在本技术中，对于能够工作于源区低于偏压条件下而不在比较低的电压下遭遇击穿的薄层SOI开关器件，存在着需求。
附图的简要说明图1示出了一种现有技术绝缘体上硅薄层开关器件；图2示出了在特定偏置条件下图1器件内产生的电场；图3示出了本发明的一个示例性实施方案；图4示出了模拟特定偏置条件下图3器件的工作的电场图。
发明的概述和详细描述根据本发明，器件中的P反转区被扩展成包括延伸进入埋置氧化物层与绝缘体上硅层之间的结中的“舌榫”即延伸部分。形成此延伸部分或舌榫的额外的P型掺杂，被选择成使之被施加到衬底层的偏置电压耗尽。如图3所示，此额外P型掺杂的耗尽，意味着施加到漏区的任何偏压会耗尽N阱区316中的n型电荷。这一效果降低了N阱区316与P反转区318之间的结附近的电场。借助于降低此电场，能够将漏区电压提高到非常接近器件在如现有技术所述被偏置时可能经受的200V。
图3示出了本发明的一个示例性实施方案，它包括衬底层304、埋置的氧化物层312、SOI层310、源区309、栅区302、以及漏区314。如图3中的316所示，器件的N阱区包括负电荷。此外，P反转区318被示为具有延伸进入埋置氧化物层312与SOI层310之间的结中的短延伸部分即“舌榫”303。虽然延伸部分303被示为舌榫状且如此称呼，但本发明不局限于这样来成形此延伸部分，本技术领域的熟练人员可以理解的是，延伸部分内引入的额外P型原子可以以其它的形状被引入，只要电荷的体积和浓度足够即可。舌榫区中(通过p型延伸部分垂直集成的)典型电荷水平为每平方厘米5×1011-1×1012。
在根据源区低于偏压条件的工作中，源区309被偏置在例如-100V，而漏区314被偏置到+100V。衬底层304被保持在大约地电位，使衬底与源区或漏区之间为100V。
借助于在小的延伸部分即舌榫303中增加P型电荷，消除了击穿电压比较低的问题。更具体地说，延伸部分303内的额外电荷被施加到衬底304的偏压大幅度耗尽。然后将正偏压施加到漏区用来耗尽紧邻P反转/N阱层结330的区域316中的n型电荷。此现象导致跨越邻接N阱区316与P反转区318的结330的低得多的横向电场。较低的电场意味着漏区能够被保持在较高的电压，从而消除了源区低于衬底偏置条件的比较低的击穿电压。
已经实验确定，可以用浓度为每平方厘米3×1012的1.5MeV的硼注入，来理想地制造舌榫的延伸部分。光抗蚀剂被用来适当地确定延伸部分结构的形状和终点，典型地延伸2-3微米通过PI扩散区边缘进入漂移区。此技术能够与标准的扩散沟道(LDMOS)工艺流程或与形成PI区的Latid(大角度倾斜注入技术)集成。
虽然上面描述了本发明的优选实施方案，但对于本技术领域熟练人员来说，各个修正或添加是显而易见的。例如，舌榫即延伸部分不必准确地按所示来成形，仅仅需要提供足够的电荷，以便施加到衬底层的偏压首先用来耗尽此电荷，让N阱电荷被漏区电压来耗尽即可。不一定采用硼，可以采用任何适当的P型电荷来降低P反转/N阱层结330附近的有效横向电场。除了给定的偏压之外，诸如50V的漏区电压和-50V的源区电压之类的其它偏压也能够被采用。
权利要求
1.一种绝缘体上硅(SOI)器件，它具有SOI区310、埋置的氧化物区312、以及P型反转区318，P型反转区与埋置的氧化物层形成第一结，并与SOI层形成第二结，埋置的氧化物层与SOI层形成第三结，P型反转区具有延伸进入第三结中的舌榫303。
2.权利要求1的器件，具有源区309和漏区314，且其中，舌榫303靠近源区309甚于靠近漏区314。
3.权利要求2的器件，还包含偏置在高于所述源电压的电压下的承载器晶片304。
4.权利要求3的器件，它具有栅区302，且其中，所述栅区302和所述源区309被偏置在低于所述装载器晶片304的50V或以上。
5.权利要求2的器件，其中，所述舌榫303包含硼原子。
6.权利要求5的器件，其中，所述硼原子在每平方厘米3×1012的浓度下被注入。
7.一种绝缘体上硅(SOI)器件，它具有SOI层310、相邻的埋置氧化物层312、以及反转层，反转层318具有延伸在埋置氧化物层310与SOI层310之间的延伸部分330。
8.权利要求7的器件，其中，延伸部分的厚度小于1微米。
9.权利要求7的器件，其中，延伸部分包含P型掺杂。
10.权利要求9的器件，其中，延伸部分包含硼原子。
11.权利要求9的器件，还包含源区309、漏区314、栅区302、以及晶片承载器区304，且电压源被连接来将所述晶片承载器偏置在低于所述漏区被偏置的且高于所述源区被偏置的电压。
12.权利要求11的器件，其中，所述漏区被偏置在高于所述源区的大约200V的电压。
13.一种绝缘体上硅(SOI)器件，它包含N阱区316、埋置的氧化物区312、P反转区318，P反转区318被延伸进入到所述N阱区316与所述埋置氧化物区之间的结中，所述SOI器件具有被偏置在施加到所述器件的源309的偏压与施加到所述器件的漏314的偏压之间的电压的衬底区304。
14.权利要求13的器件，其中，延伸进入到结中的P反转区部分被掺杂，其电荷量使之被施加到衬底层的偏压耗尽。
全文摘要
公开了一种绝缘体上硅(SOI)器件，其中，P型掺杂的延伸部分(303)在器件的埋置氧化物层与SOI层之间被注入。此延伸部分的尺寸和形状使得源(309)能够被偏置在显著地低于承载器晶片(304)和漏的电压，这是现有技术SOI器件无法恰当地工作的一种条件。
文档编号H01L29/06GK1802753SQ200480016043
公开日2006年7月12日 申请日期2004年6月8日 优先权日2003年6月11日
发明者T·莱塔维克, J·彼得鲁泽洛 申请人:皇家飞利浦电子股份有限公司