专利名称：减小浅沟槽隔离中边沟深度的方法
技术领域：
本发明涉及一种浅沟槽隔离(Shallow Trench Isolation，STI)的方法，特别涉及一种减小STI中边沟(divot)深度的方法。
背景技术：
随着半导体器件特征尺寸的不断缩小，器件之间的隔离区域随之也要进行相应的缩小。传统使用的硅的区域氧化(Localized Oxidation of Silicon；LOCOS)技术由于采用了场氧化工艺，所以氧化膜的深度以及由于氧化而在场区边缘的有源区域上产生的鸟嘴效应限制了这一技术的进一步应用。浅沟槽隔离(Shallow Trench Isolation，STI)技术则是深亚微米工艺的标准隔离技术。目前0.18μm技术成为大规模产品的主流生产技术。STI是以氮化硅为保护层，通过光刻与蚀刻在硅单晶基板中刻出沟槽，再填入等离子体增强化学气相淀积(PECVD)高密度氧化硅(HDP)作为介电物质，以实现集成电路中器件之间电学隔离的隔离方案。但是现有的STI会在有源区和场区过渡的场区角落上形成向下凹陷的形状，称作边沟(divot)。边沟深度会影响在其附近的半导体(MOS)器件特性，由于边沟的形成而导致在这个部分填入的多晶硅在有源区的侧面形成反型层而导致寄生的电流通路，进而影响到器件的电学特性。而且，在后续多晶硅蚀刻(poly etch)和氮化硅边墙蚀刻(spaceretch)工艺中，由于凹陷的边沟(divot)存在，会在其中造成多晶硅和氮化硅的残余(Residue)，这些效应会对器件和电路的电特性产生严重的影响。
发明内容
本发明提供一种减小浅沟槽隔离中边沟深度的方法，其通过减小STI中边沟深度，避免边沟导致寄生的电流通路、影响栅极线的剖面形状、进而影响器件的电学特性，同时也避免在凹陷的边沟中残余的多晶硅和氮化硅对器件和电路的电特性直接地或间接地产生严重影响。
本发明的特点是，在常规的浅沟槽隔离方法中，去除氮化硅层后，在垫氧化层和绝缘层表面形成一氧化物层，刻蚀所述氧化物层，形成侧墙。
上述侧墙位于场区和有源区交界面有断差(overhang)处，上述氧化物层可为二氧化硅层，氧化物层厚度可为50到100纳米，形成氧化物层的方法可为气相沉积法。
所述刻蚀氧化物层的方法可采用各向异性干法刻蚀。
刻蚀氧化物层可采用时间控制。
实现上述方法的工艺过程包括如下步骤(1)提供一基底，在所述基底表面形成一遮蔽层，所述遮蔽层包括与所述基底直接相邻的所述垫氧化层及一层覆盖于所述垫氧化层上的所述氮化硅层；(2)在所述遮蔽层上定义图案，曝露出所述基底欲形成浅沟槽隔离区的部分；(3)以光刻胶为掩膜，刻蚀所述遮蔽层及基底形成沟槽；(4)在所述沟槽内形成一绝缘层；(5)进行一平坦化制程；(6)去除所述氮化硅层；(7)在所述垫氧化层和所述绝缘层表面形成所述氧化物层；(8)刻蚀所述氧化物层，形成所述侧墙；和(9)去除所述垫氧化层形成浅沟槽隔离区。
上述垫氧化层、氮化硅层、氧化物层为堆垛结构。
本发明提供减小浅沟槽隔离中边沟深度的方法，更可靠、稳定，不增加工艺复杂性、提高集成电路的性能和可靠性。
图1A是一般STI流程中氮化硅层去除后的剖面示意图；图1B是一般STI流程中用氢氟酸去除垫氧化层后的剖面示意图；图2A至图2D是用本发明的方法减小浅沟槽隔离中边沟深度的流程示意图；图2A是氮化硅层去除后的剖面示意图；图2B是在图2A的基础上多沉积一层氧化物层的剖面示意图；图2C是用各向异性干法蚀刻作回刻的剖面示意图；图2D是去除垫氧化层后的剖面示意图。
其中1为垫氧化层；2为绝缘层；3为基底；4为边沟；5为氧化物层。
具体实施例方式
下面结合附图对本发明的具体实施作进一步的详细说明。
首先，在一半导体基底3上形成一遮蔽层，该遮蔽层可包括与基底直接相邻的一层垫氧化层1和一层覆盖于垫氧化层上的氮化硅层。
其次，进行光刻程序。
其次，在光刻胶的保护下对遮蔽层及基底进行刻蚀，清洗，并在刻蚀形成的沟槽内沉积绝缘层2。
其次，对形成的表面进行化学机械抛光。
其次，使用磷酸漂洗去除氮化硅层，如图2A所示(图2A为氮化硅层去除后的剖面示意图)。
再次，如图2B所示(图2B为氮化硅层去除后沉积一层氧化物层的剖面示意图)，使用气相沉积法淀积一层氧化物层5，该氧化物可以采用四氧乙基硅(TEOS)为原料淀积，实施例中，该氧化物可以是二氧化硅，该氧化物层厚度分别为50纳米、80纳米和100纳米。
再次，如图2C所示(图2C为用各向异性干法蚀刻作回刻的剖面示意图)，以各向异性干法刻蚀作回刻，刻到并几乎停在垫氧化层上，由于此时硅片表面类似于没有图形的光片，所以基于较为准确的二氧化硅去除速率的基础上可以实现由时间控制。
最后，如图2D所示(图2D为去除垫氧化层后的剖面示意图)，用氢氟酸湿法刻蚀去除垫氧化层，形成边沟4深度明显减小的浅沟槽隔离区。
在此过程中，包括垫氧化层、氮化硅层、氧化物层等各层间形成薄膜堆垛(stack)结构。
权利要求
1.一种减小浅沟槽隔离中边沟深度的方法，其特征在于在常规的浅沟槽隔离方法中，去除氮化硅层后，在垫氧化层和绝缘层表面形成一层氧化物层，刻蚀所述氧化物层，形成侧墙。
2.根据权利要求1所述的减小浅沟槽隔离中边沟深度的方法，其特征在于，包括如下步骤(1)提供一基底，在所述基底表面形成一层遮蔽层，所述遮蔽层包括与所述基底直接相邻的所述垫氧化层及一层覆盖于所述垫氧化层上的所述氮化硅层；(2)在所述遮蔽层上定义图案，曝露出所述基底欲形成浅沟槽隔离区的部分；(3)以光刻胶为掩膜，刻蚀所述遮蔽层及基底形成沟槽；(4)在所述沟槽内形成一绝缘层；(5)进行一平坦化制程；(6)去除所述氮化硅层；(7)在所述垫氧化层和所述绝缘层表面形成所述氧化物层；(8)刻蚀所述氧化物层，形成所述侧墙；和(9)去除所述垫氧化层形成浅沟槽隔离区。
3.根据权利要求1所述的减小浅沟槽隔离中边沟深度的方法，其特征在于所述侧墙位于场区和有源区交界面有断差(overhang)处。
4.根据权利要求1所述的减小浅沟槽隔离中边沟深度的方法，其特征在于所述氧化物层可为二氧化硅层。
5.根据权利要求1所述的减小浅沟槽隔离中边沟深度的方法，其特征在于所述形成氧化物层的方法可为气相沉积法。
6.根据权利要求1所述的减小浅沟槽隔离中边沟深度的方法，其特征在于所述氧化物层厚度为50到100纳米。
7.根据权利要求1所述的减小浅沟槽隔离中边沟深度的方法，其特征在于所述刻蚀氧化物层的方法采用时间控制。
8.根据权利要求1所述的减小浅沟槽隔离中边沟深度的方法，其特征在于所述刻蚀氧化物层的方法可采用各向异性干法刻蚀。
9.根据权利要求2所述的减小浅沟槽隔离中边沟深度的方法，其特征在于所述垫氧化层、氮化硅层、氧化物层为堆垛结构。
全文摘要
本发明公开了一种减小浅沟槽隔离中边沟深度的方法，该方法在一般STI流程中氮化硅腐蚀后，成长一层氧化物，再用各向异性干法刻蚀做回刻，只在从剖面看有台阶的地方留下氧化物，在场区和有源区交界面有断差(overhang)处形成保护性侧墙，作为保护以避免在场氧化物顶部角落形成边沟(Divot)，然后再以氢氟酸腐蚀垫氧化层。本发明方法有效地减小甚至消除浅沟槽隔离区边沟，而且能在后续的工艺(如多晶硅栅蚀刻和硅栅边墙蚀刻)过程中，大大降低发生残留现象的可能性，从而提高集成电路的性能和可靠性。
文档编号H01L21/76GK1825557SQ20051002398
公开日2006年8月30日 申请日期2005年2月22日 优先权日2005年2月22日
发明者王全 申请人:上海集成电路研发中心有限公司, 上海华虹(集团)有限公司