专利名称：含电路的光检测器及其制造方法和使用其的光装置的制作方法
技术领域：
本发明涉及一种含电路的光检测器，包括光检测组件和用于对从形成于同一半导体衬底的光检测器组件提供的光电转换信号进行处理的电路。本发明还涉及制造含电路的光检测器的方法以及使用该含电路的光检测器的光装置。
背景技术：
含电路的光检测器广泛地应用到诸如光传感器、拾取器和光耦之类的各种光装置中。
图21简略地示出了常规的含电路的光检测器的横截面。注意在附图中，相同的参考字符表示相同的或相应的元件。参考图21，在具有100Ωcm的电阻率的p型硅衬底1上，例如，在电阻率5-8Ωcm的n型外延硅层2上，形成2-3μm的厚度。光检测器组件14具有p型硅衬底1和n型外延层2间的pn结。在光检测器组件14的光接收表面上，形成具有氧化膜121和氮化物膜122的双层结构的抗反射膜120。在外延层2中，具有光检测器组件14的区域和具有信号处理电路部分15的区域彼此被扩散的隔离层13电隔离。
信号处理电路典型地包括npn晶体管15，该npn晶体管15包括掩盖在硅衬底1中的n型掩膜扩散层8、其上的n型外延层(集电极)2、形成在该集电极表面的p型扩散层(基极)9、形成在基极表面的n型扩散层(发射极)6和从n型掩膜扩散层8延伸到外延层2的表面的集电极补偿扩散层11。在外延层2上，形成内层绝缘膜5、金属电极内部连接4、集电极电极7和发射极电极10。
近几年，光记录的密度已经增加，使得信号光的更短波长被用于光记录。因此，就要求用于光记录的含电路的光检测器应该对短波长的光具有高的灵敏度和快的响应度。但是具有如图21所示的结构的常规的含电路的光检测器由于以下原因很难获得高的灵敏度和快的响应度。
如果光具有更短的波长，在半导体内的光的吸收长度就变得较短。例如在硅中，对于具有0.5μm波长的光，吸收长度大约是1μm，而对于0.4μm波长的光，吸收长度是0.2μm或更短。在半导体层，吸收在耗尽层中的光主要用于光电流的产生。引入的光必须在pn结附近被吸收以在接近结的地方产生电子-空穴对。因此，当信号光具有较短的波长时，就要求n型外延层2更薄以产生足够的光电流。例如，如果光波长是0.4μm，外延层2必须具有1μm或更少的厚度。但是，为形成npn晶体管15，外延层2必须厚到2至3μm，使得光检测器组件14对于所使用的短波长具有低的灵敏度。
如果具有1μm或更小的结深的n型掺杂区形成于光检测器组件14中的n型外延层2的表面上，光检测器组件部分对于光信号的短波长可以具有高的灵敏度。但是，外延层2必须具有形成晶体管15的低的电阻率(例如，5-8Ωcm)，以致于光检测器组件14具有相对高的结电容导致较低的响应速度。
由于以上原因，上述的常规含电路的光检测器对于传导到光检测器组件的短波长光很难同时取得较高的灵敏度和较快的响应。
作为这种问题的解决方法，公开的日本专利No.1-232774披露了一种制造含电路的光检测器的方法，如下所述。在该方法中，如图20A所示，具有电阻率(5-8Ωcm)和适合于晶体管的厚度的n型外延层2在具有电阻率(80-100Ωcm)和适合于光检测器组件的厚度的n型硅衬底1上生成。此时，还形成了n型高浓度的掩膜层8。
参考图20B，外延层2在将提供光检测器组件的区域中被部分蚀刻，以便形成沟道，并且在沟道的底部硅衬底1被部分地暴露。
参考图20C，通过在沟道的底部衬底表面上的扩散形成掺杂区3，并且同时通过在将提供晶体管部分的区域内的外延层2的表面上的扩散形成基极区9。而且，通过扩散在基极区9的表面上形成发射极6。
在如图20C所示的含电路的光检测器中，可以在不降低晶体管特性的情况下能够形成光检测器组件14，其既具有高灵敏度还具有快的响应度。
如上所述，外延层2应该具有2至3μm的厚度以在其中形成诸如晶体管的信号处理电路。因此，沟道的深度在形成于如图20C所示的含电路的光检测器中的光检测器组件14上也应为2至3μm。
在这种情况下，形成于沟道底部上的光检测器组件14需要金属电极内部连接4，该金属电极内部连接4从阳极3延伸到外延层2的上表面高出沟道的底部2至3μm。
但是，在沟道中的这样大的突起会引起下面的问题。当通过光刻的方法形成金属电极内部连接4的图案时，光不能均匀地聚焦在金属内部连接4的整个区域上。金属内部连接4的光刻后的线会具有窄的宽度，这就极可能导致诸如断线的缺点。
发明内容
本发明针对上述的常规技术中的问题。因此，本发明的一个目的就是提供一种含电路的光检测器的结构，使得不仅能够具有高的灵敏度以及具有对短波长的光信号的快的响应，而且使生产的成品率高。并且还提供一种生产这样的含电路的光检测器的制造方法。
根据本发明，提供具有半导体衬底、形成于半导体衬底上的光检测器组件和用于处理来自光检测器组件的电信号的电路的含电路的光检测器。这种含电路的光检测器包括(a)在半导体衬底上生长的、并且电路形成于其上的半导体层；(b)形成于半导体层中的并且深度到达半导体衬底的沟道；(c)形成于暴露在沟道底部的半导体衬底的表面上的掺杂区，该掺杂区构成光检测器组件；以及(d)从光检测器组件的掺杂区延伸到半导体层的上表面上的、用于将来自光检测器组件的电信号发送到电路的导电掺杂区。
在根据本发明的装置中，导电掺杂区可以形成在半导体层中以从沟道的底部延伸到半导体层的上表面。
另一方面，在根据本发明的装置中，导电掺杂区可以由形成在与沟道相邻的半导体衬底的部分上的衬底掺杂区、以及形成在从衬底掺杂区延伸到半导体层的上表面的半导体层中的半导体层掺杂区组成。在这种情况下，电路的掩膜扩散层可以形成于远离衬底掺杂区的衬底的部分上，或者用于发送信号的衬底掺杂区也可以用作电路的掩膜扩散层。而且，电路的集电极补偿扩散层可以形成于远离半导体层掺杂区的半导体层的部分上，或者用于发送信号的半导体层掺杂区也可以用作电路的集电极补偿扩散层。
根据本发明，光检测器组件可以包括光检测器组件的多个掺杂区。
根据本发明，提供一种制造上述含电路的光检测器的方法。该制造方法包括步骤(a)部分地蚀刻生长在半导体衬底上的半导体层以形成在半导体层中的沟道；以及(b)在暴露在沟道底部和沟道的侧边部分的半导体衬底的部分上掺杂杂质以形成组成光检测器组件的掺杂区和形成用于发送来自光检测器组件的电信号的导电掺杂区。
根据本发明，提供另一种制造上述含电路的光检测器的方法。该制造方法包括步骤(a)在半导体衬底和生长在半导体衬底上的半导体层的特定部分上掺杂杂质；以及(b)部分地蚀刻所掺杂的特定区域以形成沟道。在形成沟道的步骤中，构成光检测器组件的掺杂区和用于发送来自光检测器组件的电信号的导电掺杂区形成于特定区域的剩余部分中。
根据本发明，提供另一种制造上述含电路的光检测器的方法。该制造方法包括步骤(a)在半导体衬底和生长在半导体衬底上的半导体层的特定部分上掺杂杂质；b)部分地蚀刻所掺杂的特定区域以形成沟道，其中，用于发送来自光检测器组件的电信号的导电掺杂区形成于特定区域的剩余部分中；以及(c)在沟道的底部掺杂杂质以形成构成光检测器组件的掺杂区。
根据本发明，还提供一种制造上述含电路的光检测器的方法。该制造方法包括步骤(a)在半导体衬底的特定表面部分上掺杂杂质以形成第一掺杂区；(b)在半导体衬底上生长半导体层；(c)部分地蚀刻半导体层以形成半导体层的沟道；(d)在沟道的底部掺杂杂质以形成和第一掺杂区相接触的第二掺杂区；以及(e)在半导体层的特定部分掺杂杂质以形成从第一掺杂区延伸到半导体层的上表面的第三掺杂区。第二掺杂区构成光检测器组件并且第一和第三掺杂区形成用于发送来自光检测器组件的电信号的导电掺杂区。
根据本发明，还提供一种制造上述含电路的光检测器的方法。该制造方法包括步骤(a)在半导体衬底的两个相邻的表面部分上掺杂杂质以形成第一掺杂区和第二掺杂区；(b)在半导体衬底上生长半导体层；(c)部分地蚀刻半导体层以形成半导体层的沟道；以及(d)在半导体层的特定部分掺杂杂质以形成从第一掺杂区延伸到半导体层的上表面的第三掺杂区。第二掺杂区构成光检测器组件并且第一和第三掺杂区形成用于发送来自光检测器组件的电信号的导电掺杂区。在这种制造方法中，第一和第二掺杂区可以同时形成。
根据本发明，提供另一种具有半导体衬底、形成于半导体衬底上的光检测器组件和用于处理来自光检测器组件的电信号的电路的含电路的光检测器。该含电路的光检测器包括(a)在半导体衬底上生长的、并且电路形成于其上的半导体层；(b)形成于半导体层中的并且深度到达半导体衬底的沟道；(c)形成于暴露在沟道底部的半导体衬底的表面上的掺杂区，该掺杂区构成光检测器组件；以及(d)以自调整方式的形成于沟道的底部到半导体层的上表面的硅化物膜，该半导体层用于将来自光检测器的电信号发送到电路。
根据本发明，提供包括含电路的光检测器的光装置。
通过下面结合附图进行的本发明的下列详细描述，本发明的上述和其他目的、特点、状态和优点将会变得更加清楚。
图1简略地示出了根据本发明的实例1中的含电路的光检测器的横截面示图；图2A至2D简略地示出了制造图1所示的含电路的光检测器的方法中的横截面示图；图3A至3D简略地示出了制造图1所示的含电路的光检测器的另一种方法中的横截面示图；图4A至4D简略地示出了制造图1所示的含电路的光检测器的另一种方法中的横截面示图；图5A至5D简略地示出了制造本发明的另一个实例中的含电路的光检测器的方法中的横截面示图；图6A至6C简略地示出了在图5A至5D所示的处理之后的制造处理的横截面示图；图7简略地示出了根据本发明的实例6中含电路的光检测器的横截面示图；图8简略地示出了根据本发明的实例7中含电路的光检测器的横截面示图；图9简略地示出了根据本发明的实例8中含电路的光检测器的横截面示图；图10至13简略地示出了制造图7所示的含电路的光检测器的方法中的横截面示图；图14简略地示出了根据本发明的实例10中分离类型的含电路的光检测器的横截面示图；图15至17简略地示出了制造图7所示的含电路的光检测器的另一种方法中的横截面示图；图18简略地示出了制造根据本发明的含电路的光检测器的进一步处理中的横截面示图；图19简略地示出了根据本发明的包括含电路的光检测器的光拾取装置的透视图；图20A至20C简略地示出了制造根据本发明的含电路的光检测器的方法中的横截面示图；图21简略地示出了常规的含电路的光检测器的横截面示图。
具体实施例方式
根据本发明的含电路的光检测器包括提供光检测器组件的沟道和用于将来自光检测器组件的电信号发送到信号处理电路中的导电掺杂区。导电掺杂区和光检测器组件的掺杂区相接触。导电掺杂区从光检测器组件的掺杂区延伸到电路形成于其中的半导体生长层的上表面。这样的含电路的光检测器不需要延伸到沟道形成的金属电极内部连接。金属电极内部连接的图案可以仅形成于外延层的上表面上。因此，在光刻中获得容易聚焦以改进在形成电极内部连接的处理中的成品率。
根据本发明，导电掺杂区被典型地形成以从沟道的底部延伸到半导体生长层的上表面。具体地，这种导电掺杂区可以形成于在半导体衬底上形成的半导体生长层内以沿着沟道的边侧延伸。另外，可以形成导电掺杂区以从沟道的底部通过临近沟道的半导体衬底的部分延伸到半导体生长层的上表面。在这种情况下，导电掺杂区包括形成于半导体衬底(衬底掺杂区)的掺杂区和形成于半导体生长层(半导体层掺杂区)的掺杂区。衬底掺杂区典型地形成于半导体衬底和生长于其上的半导体层之间的边界区域上。半导体层掺杂区是和衬底掺杂区相接触的并且从衬底掺杂区延伸到形成于衬底上的半导体生长区的上表面。
根据本发明，和金属内部连接相接触的导电掺杂区的部分可以具有比其他部分较高的掺杂浓度。例如，这样的部分最好至少具有1×1020cm-3的掺杂浓度。相反，其他部分可以至少具有1×1017cm-3的掺杂浓度。
在根据本发明的含电路的光检测器中，用于信号发送的导电掺杂区可以用以自调整方式(self-aligning manner)形成的硅化物膜来替代。硅化物膜典型地通过将诸如生长在半导体衬底上的硅层之类的半导体层的部分转换成硅化物来获得。硅化物膜可以典型地沿着沟道的侧边形成。
在本发明中，硅被典型地用于半导体衬底和半导体层。但是，也可以使用诸如锗和包括GaP、GaAsP和InGaAs的半导体化合物之类的其他半导体。
根据本发明的含电路的光检测器可以方便地用于各种光装置上。
将通过以详细描述实例的方式来说明本发明。
实例1图1示出了根据本发明的实例1的含电路的光检测器。该光检测器包括具有电阻率(specific resistance)(例如300Ωcm)和适于光检测器组件的厚度的硅衬底1。外延层2形成于衬底1上。外延层2具有适于处理来自光检测器组件的光电转换信号的诸如晶体管的信号处理电路的电阻率(例如5Ωcm)和厚度(例如2-3μm)。硅衬底1和外延层2可以具有相同的导电类型，可以是n型或p型。
光检测器组件部分14具有通过蚀刻方法形成的沟道以穿透外延层2的厚度。硅衬底1部分地暴露在沟道的底部表面上。掺杂区3是连续地沿沟道的下表面和侧表面形成的。掺杂区3具有和硅衬底1相反的导电类型。例如，如果硅衬底1是P型，则掺杂区3是n型。
上面描述的沟道结构具有用作光信号的光接收表面的底部表面部分。在掺杂区3的沟道的底部表面部分上的掺杂的半导体结的深度可以根据信号光的波长进行优化以获得高的光灵敏度。例如，如果信号具有0.4μm的波长，最好表面掺杂区浓度是1017至1020cm-3并且结的深度是1μm或更小。
在掺杂区3中的沟道侧表面部分可以仅作为导电部分，并且因此它可以具有一个没有限制结深的至少1017cm-3的掺杂浓度。掺杂区3具有和金属电极内部连接4相接触的部分。那部分的掺杂浓度是获得一个欧姆接触的至少的1020cm-3掺杂浓度。
在作为光接收区的沟道底部表面上放置了氧化硅膜121和氮化硅膜122，氧化硅膜121和氮化硅膜122每一个都具有均匀的厚度。放置层在光检测器组件的光接收表面上形成抗反射膜120。根据信号光的波长，氧化硅膜121和氮化硅膜122的每一个都具有有效抗反射的合适的厚度。例如，如果用于光拾取器的光信号具有0.4μm的波长，则氧化硅膜和氮化硅膜可以分别具有20nm和30nm的厚度以得到5％或更低的表面反射。
包括例如晶体管的信号处理电路处理来自光检测器组件14的光电转换信号。这种电路是通过和图20C所示的相似的常规技术的方法在外延层2上形成的。该技术在上面已经描述了，故在此不再重复。
在如图20C所示的根据现有技术的含电路的光检测器中，从掺杂区3延伸的金属电极内部连接4必须在从沟道底部表面到外延层2的上表面间形成。但是，根据本发明，如图1所示的含电路的光检测器具有形成于沟道侧表面并作为从沟道底部表面延伸到外延层2的上表面的电极内部连接的掺杂区3。在这种结构中，金属电极内部连接4可以仅在外延层2的上表面上形成。在根据本发明的含电路的光检测器的处理中，用于产生金属电极内部连接4的图案的光刻可以使用仅聚焦在外延层2的上表面上的光并且不受沟道结构上升的影响。因此，在含电路的光检测器的处理中，金属电极内部连接4中的缺点可以显著地被降低，使得产品的成品率可以得到相当地改进。
实例2在实例2中，如图1所示的含电路的光检测器通过如图2A至2D所示的制造过程被生产出来。在制造过程中，通过蚀刻形成沟道并且接着沟道的底部表面区域和沟道的侧表面的至少一个部分被掺杂杂质以同时形成光检测器组件的掺杂区和用于信号发送的导电掺杂区。
参考图2A，掩膜扩散层8形成在具有电阻率(例如300Ωcm)和适于光检测器组件的厚度的硅衬底1。接着使用常规的方法生长外延层2以获得适用于处理来自光检测器组件的光电转换信号的电路的电阻率(例如5Ωcm)和厚度(例如2-3μm)。硅衬底1和外延层2具有相同的导电类型，可以是n型或p型。
参考图2B，通过常规的光刻和蚀刻技术的方法，形成沟道以穿透在将形成光检测器组件的区域中的外延层2的厚度。硅衬底1部分暴露在沟道的底部。
参考图2C，通过常规的光刻和诸如离子注入和退火、固相扩散等的技术的方法，掺杂区3形成于沟道的底部和侧表面。掺杂区3是连续形成的以从沟道的底部表面延伸到外延层2的上表面。沟道的底部被用作光信号的光接收表面。为了对信号光的波长好的响应，优化表面掺杂浓度和掺杂区3的半导体结深。例如，如果信号光具有0.4μm的波长，最好掺杂区3具有在沟道的底部表面上的1017至1020cm-3的表面掺杂浓度和1μm或更小的结深。
当例如p型掺杂区3形成于暴露在沟道的底部上的n型硅衬底的表面上时，厚度为10至20nm的氧化硅膜通过常规技术形成在沟道的内侧和外延层2的上表面。接着，通过光刻技术的方法，沟道的内侧壁全部注满硼离子。此时加速能量和离子的剂量分别是15至40keV和1×1013至1015cm-2。代替硼离子，诸如二氟化硼离子的包含第1II主族元素的化合物离子可以用作注入种类。如果使用二氟化硼离子，则加速能量可以是20至50keV。
在制作金属电极内部连接中，和金属相接触的掺杂区3的部分应该具有产生欧姆接触的至少1020cm-3的掺杂浓度。如果将和金属内部连接相接触的掺杂区3的部分具有小于1020cm-3的掺杂浓度，附加离子应该注入到该部分中。在这种情况下，剂量可以是3×1015至1×1016cm-2。
如果图2B所示的沟道侧边的锥角θ是相对较大，则注入到沟道侧边的离子可能不充足使得掺杂区3在沟道的侧边不能具有所需的掺杂浓度。在这种情况下，离子注入可以在30°至60°的倾斜角内进行以得到掺杂区3的沟道侧表面所需的掺杂浓度。
接着在900℃进行例如30至70分钟退火，使得由于离子注入产生的晶体变形被减小，并且掺杂浓度的分配调整，完成掺杂区3的产生，通过如上所述的处理，以便在沟道的底部表面上形成具有1018至1020cm3的表面掺杂浓度和0.4至1.0μm的结深的掺杂区3。
掺杂区3可以选择使用下面所述的方法来形成。通过在氧化气氛的处理，氧化硅膜形成于外延层2的整个表面。并且所得到的氧化硅膜被选择地在掺杂区3的部分上移去，该掺杂区3应该通过常规的光刻和蚀刻的方法来形成以便在氧化膜内产生缺口(opening)。接着，BSG(硼掺杂硅酸玻璃)膜被沉积在整个表面上，并且随后在1050℃退火10至20秒使得固相扩散，产生具有1018至1020cm-3的表面掺杂浓度和0.06至0.20μm的结深的p型掺杂区3。如果掺杂区3通过这样的固相扩散形成，则掺杂区可以形成于沟道的侧边上而没有沟道的锥角θ的影响。而且不会出现由于离子注入引起的晶格缺陷。因此，固相扩散将更适于获得具有较高灵敏度的光检测器组件。
在形成掺杂区3之后，通过图2D所示的氧化气氛下退火在光检测器组件区域的表面上形成氧化硅膜121。更进一步氮化硅膜122由CVD等形成于氧化硅膜121上。
这之后，通过常规技术的方法，形成内层绝缘膜5、电耦合到光检测器的掺杂区3上的金属电极内部连接4、和处理来自光检测器组件的光电转换信号的信号处理电路(包括例如晶体管)15。
如图1所示的含电路的光检测器通过上述处理被制造。注意，在处理来自光检测器组件14的光电转换信号的形成电路15(包括例如晶体管)的步骤中可以优先于或平行于形成光检测器组件部分的步骤。
实例3图3A至3D简略地示出了如图1所示的含电路的光检测器的另一种制造过程。在这个过程中，掺杂区首先以这种方式形成，即至少掺杂区的一部分要覆盖在将形成的沟道的区域上。接着，通过蚀刻构成沟道，使得该掺杂区部分构成光检测器组件掺杂区和用于信号发送的导电掺杂区。
考虑这个过程，图3A的步骤相应于图2A中的步骤。但是在图3B的步骤中，通过利用常规技术、以及离子注入和退火或者固相扩散，形成具有和硅衬底1相反的导电类型和到达硅衬底1的深度的掺杂区3。
参考图3C，光刻和蚀刻技术用于以这种方式形成沟道，即掺杂区3的底部部分和侧边部分的至少一部分被留下。在蚀刻后，掺杂区3留在沟道的底部表面的部分用于光检测器组件的功能。选择通过蚀刻形成的掺杂区3的合适的深度和沟道的合适的深度，使得产生具有所需半导体结深的光检测器组件。如果入射的信号光具有短波长，则可以产生小的结深，使得光检测器组件具有对光信号波长的合适的光灵敏特性。例如，如果光的波长是如上所述的0.4μm，则掺杂区3在沟道底部表面上应该具有1017至1020cm-3的表面掺杂浓度和1μm或更小的结深。例如，当在n型硅衬底中通过离子注入形成p型掺杂区时，这些值可以按照如下所述取得。
通过常规技术在外延层2的整个表面上形成厚度为10至20nm的氧化膜，并且接着光刻技术用于将硼离子注入到将形成光检测器组件的部分。此时加速能量和硼离子的剂量分别是20至60keV和1×1015至1×1016cm-2。代替硼离子，诸如二氟化硼离子的包含第III主族元素的化合物离子可以用作注入种类。如果使用二氟化硼离子，则其加速能量可以是40至90keV。
掺杂区3具有和金属内部连接4相接触的部分。这个部分应该具有产生欧姆接触的1020cm-3或更高的掺杂浓度。如果掺杂浓度不足时，附加离子可以以3×1015至1×1016cm-3的剂量注入到该部分。接着执行例如在1000℃退火2至3小时以形成掺杂区3。
参考图3C，接着通过蚀刻形成穿越外延层2的厚度的沟道，以便在沟道的底部表面形成具有1017至1019cm-3的表面掺杂浓度和0.6至1.0μm的结深的掺杂区3。
如图3D所示，通过和实例2的相似的处理就产生了具有图1所示结构的含电路的光检测器。
总的说来，在修补晶格缺陷的离子注入之后执行退火。退火应执行充分的程度，因为缺陷的密度对光检测器组件的灵敏度的影响是可观的。如果退火时间长到使半导体结深变得很大，则如上讨论的那样，不能获得相对短波长的高光灵敏度。
另一方面，在图3A至3D示出的过程中，在离子注入后的退火被充分地执行以修补晶格缺陷，并且接着在蚀刻产生沟道的过程中可以获得所需的结深。因此，光检测器组件部分在掺杂区3中具有相当低的缺陷密度和小的结深。因此所得的光检测器组件对短波长的光具有高的灵敏度。
实例4图4A至4D简略地示出了具有如图1所示结构的含电路的光检测器的另一种制造过程。在这个过程中，掺杂区以这种方式形成，即至少掺杂区的一部分要覆盖在将形成的沟道的区域上。接着，通过以这种方式的蚀刻形成沟道，即至少沟道的侧表面的一部分形成用于信号发送的导电掺杂区。接着对沟道的底部部分掺杂杂质以产生光检测器组件。
考虑这个过程，图4A和4B的步骤和图3A和3B中的步骤相似。但是在图4C中的步骤形成的沟道比通过离子注入所形成的掺杂区3的深度要深。参考图4D，离子注入和退火，或者固相扩散等被用于新形成和沟道的底部部分相同的导电类型的掺杂区3。新形成的掺杂区连接到沟道边侧掺杂区3。
在这个过程中，和图3A至3D所示的过程相比，在沟道形成步骤中的蚀刻速率的变化不影响所得到的光检测器组件的结深。当蚀刻速率变化很宽时，如图4A至4D所示的过程是优于图3A至3D所示的过程。另外，在图4A至4D所示的过程中，在掺杂区3的沟道底部表面部分的掺杂浓度和结深可以独立于其上的沟道侧表面部分的掺杂浓度和结深来调整。图4D所示的步骤和随后的步骤与图3D中所说明的相似。
实例5参考图5A至5D和6A至6C所示的简略的横截部分，描述另一种结构和方法。图5A至5B所示的过程与图2A至2B中的相似。
图5C中的步骤采用常规的光刻与离子注入和退火，或固相扩散等在沟道的底部部分形成掺杂区3。该掺杂区3可以至少形成在沟道的底部部分，并且不需要在沟道的侧表面形成掺杂区。如上所述，优化掺杂区3的沟道底部部分中的表面掺杂浓度和半导体结深以便优化对信号光的波长的好的响应。
参考图5D，在氧化气氛下的退火形成氧化硅膜121，并且通过在其上的CVD等还形成氮化硅膜122。
参考图6A，在从沟道底部表面的一端延伸到外延层2的上表面的区域的一部分上，通过常规的光刻和蚀刻技术移去氧化硅膜121和氮化硅膜122。在外延层2的上表面上，可以将氧化和氮化硅膜的任何部分移去，该所移去的部分是在沟道结构的一端到信号处理电路15的范围内。在这种情况中，范围17的长度是几十μm，它提供了用于蚀刻处理的足够大的边缘。因此，当用于蚀刻的区域17是通过光刻的方式产生时，光可以聚焦在沟道的底部表面。即使外延层2的上表面被稍微离焦，也不会产生问题。
在蚀刻步骤之后，剩余在沟道底部表面的氧化硅膜121和氮化硅膜122形成用于光检测器组件的抗反射膜120。
参考图6B，将钛溅镀到晶片的整个表面，并在600至700℃进行热处理10至20秒。通过热处理，仅在除去了氧化膜121和氮化膜122的区域17内形成硅化钛膜16。如果需要产生完整的硅化钛膜16，可以在800至1000℃进行附加的热处理10秒。接着通过硫酸处理仅将留在氮化膜122上的钛选择地移去。
和硅化物膜16相接触的掺杂区3的部分应该具有至少1020cm-3的掺杂浓度以产生欧姆接触。因此，如果那部分的掺杂浓度小于1020cm-3，则附加的离子应该在溅镀钛之前注入到那个接触部分。此时的剂量可以是3×1015至1×1016cm-2。
通过这些步骤，在沟道底部表面的一端延伸至外延层2的上表面处形成硅化钛膜16。金属电极内部连接4可以仅形成在外延层2的上表面，因为它可以通过硅化物膜16电连接到掺杂区3。因此当通过光刻的方式形成金属电极内部连接4的图案时，光可以仅聚焦在外延层2的上表面上。沟道的上升不影响聚焦。
而且，通常硅化钛膜16具有比半导体掺杂区较低的电阻值。因此，在这种结构中，在沟道侧边的导电区域的电阻值可以比如图1所示的含电路的光检测器的电阻值要小。因此，硅化物可以提供光检测器组件的较高的响应速度。在这个实例中，可以用其他的诸如钴和镍的耐熔的金属来代替钛以获得相似的效果。
图6B后面的图6C的步骤和图2D的相似。
实例6图7示出了根据本发明的该实例中的含电路的光检测器。参考图7，在具有适用于光检测器组件的电阻率(例如100-1000Ωcm)和厚度的硅衬底1上，形成适合诸如用于处理来自光检测器组件的光电转换信号的晶体管的电路的具有电阻率(例如5Ωcm)和厚度(例如2-3μm的外延层2。硅衬底1和外延层2可以具有相同的导电类型，可以是n型或p型。
光检测器组件部分14具有通过蚀刻形成的穿透外延层2的厚度的沟道。硅衬底1部分地暴露在沟道的底部表面上。掺杂区33形成于沟道的底部表面上。掺杂区33具有和硅衬底1相反的导电类型。即，如果硅衬底1的是p型，则掺杂区33是n型。
在沟道结构中，底部表面部分被用作光信号的光接收表面。在掺杂区33中，根据信号光的波长优化在沟道的底部表面部分上的杂质的半导体结深以便获得高的光灵敏度。例如，如果信号光具有0.4μm的波长，则最好掺杂浓度大约是1×1017至1×1020cm-3并且结深是1μm或更小。
和掺杂区33相接触的掺杂区36形成于硅衬底1和外延层2之间的边界区域上。掺杂区36典型地出现在硅衬底1的表面和外延层2的底部。掺杂区36是导电的。区域36的掺杂浓度可以在区域36可以导电的范围内，并且典型地这样的浓度大约是1×1017cm-3或更高。而对掺杂区36的结深则没有具体的限制。
掺杂区37还形成在外延层2中从外延层2的上表面延伸到掺杂区36。区域37至少和掺杂区36相接触。掺杂区37也是导电的。区域37的掺杂浓度也可以在区域36可以导电的这样的范围内，并且典型地这样的浓度大约是1×1017cm-3或更高。而且，掺杂区37可以包括和金属电极内部连接4相接触并且最好具有用以产生欧姆接触的至少1×1020cm-3的掺杂浓度的部分。
在形成光接收区的沟道的底部表面上，放置了分别具有均匀厚度的氧化硅膜121和氮化硅膜122。所放置的膜用作在光接收表面上的抗反射膜120。因此，可以这样选择氧化硅膜121和氮化硅膜122的各自的厚度，使得对所使用的信号光的波长能够取得有效的抗反射作用。例如，如果用于光拾取器的信号光具有0.4μm的波长，则通过分别设置氧化硅膜和氮化硅膜的厚度为20nm和30nm，可以获得1％或更低的表面反射。
通过与图20C所示的相似的常规技术，在外延层2上形成处理来自光检测器组件14的光电转换信号的信号处理电路(包括例如晶体管)。该技术已在上面描述，因此不再在此重复。
考虑图20C所示的常规的含电路的光检测器，金属电极内部连接4必须在从沟道底部部分到外延层2的上表面之间形成。另一方面，如图7所示的含电路的光检测器具有在硅衬底1和外延层2间的边界上的导电掺杂区36，并且形成的导电掺杂区37还将和掺杂区36相接触。在图7所示的装置中，金属内部连接4可以仅提供在外延层2的上表面区域。因此，当根据本发明产生金属电极内部连接4的图案时，用于光刻的光可以仅聚焦在外延层2的上表面上而不管沟道结构的上升。在这种方法中，可以显著地降低诸如断裂的金属电极内部连接4的变坏。
实例7图8示出了根据本发明的实例7中的含电路的光检测器。图8所示的装置包括与光检测器组件14的掺杂区33相接触的掺杂区46。区域46用于发送信号并且还用作信号处理电路部分15的n型掩膜扩散层。在衬底1和外延层2间的边界部分形成掺杂区46。和掺杂区46和掺杂区37相接触，掺杂区37是导电的、被用于发送信号且和电路部分15的集电极补偿区11相接触。在图8所示的装置除了掺杂区46外均与图7所示的装置的结构相似。
实例8图9示出了根据本发明的实例8中的含电路的光检测器。在图9中所示的装置还包括和光检测器组件14的掺杂区33相接触的掺杂区46。区域46用于发送信号并且还用作信号处理电路部分15的n型掩膜扩散层。掺杂区46和电路部分15的集电极补偿区11相接触。集电极补偿区11至达外延层2的上表面并且还发送在不干扰电路的功能的范围内的信号，即，区域11具有集电极补偿和信号发送的两种功能。图9所示的装置除了集电极补偿区11外均与图8所示的装置的结构相似。
实例9图7所示的含电路的光检测器通过图10至13所示的过程被制造。参考图10，用于信号发送的导电掺杂区36在硅衬底1中形成，硅衬底1具有适于光检测器组件的电阻率(例如300Ωcm)和厚度，并且具有形成于其中的掩膜扩散层8(例如n型)。通过常规的光刻技术、以及离子注入和退火、或固相扩散等形成区域36。例如在形成区域36的过程中，通过常规的技术形成厚度为10至20nm的氧化膜，并且接着通过光刻技术刻画氧化膜的图案。刻画图案后的氧化膜被用作注入保护膜，并且典型地以15至60keV的加速能量和1×1014至1×1016cm-2的剂量注入硼离子而获得低电阻值。另外，掩膜扩散层8和区域36可以同时形成。在这种情况下，可以降低制造步骤的数目和生产成本。
接着，常规的过程用于生长外延层2，外延层2具有适于处理来自光检测器组件的光电转换信号的诸如晶体管的电路的电阻率(例如5Ωcm)和厚度(例如2-3μm)。硅衬底1和外延层2的导电类型可以是n或p型。在外延层2的生长之后，如图11中所示，常规的光刻和蚀刻技术被用于移去外延层2的一部分以形成光检测器组件，使得在部分暴露的衬底1上形成沟道结构。
参考图12，通过常规的光刻技术、以及离子注入和退火、或固相扩散等形成掺杂区域33。形成的掺杂区33至少一部分与导电掺杂区36相接触以进行信号发送。
沟道的底部表面部分提供一种信号光的光接收表面。掺杂区33的表面浓度和结深最好根据所使用的信号光的波长进行优化。例如，如果信号光具有0.4μm的波长，掺杂区3 3的表面浓度和结深最好被分别设置为1017至1020cm-3和1μm或更小。
典型地，具有如上设置的表面浓度和结深的p型掺杂区33通过下面方式中的离子注入和退火来形成。通过常规技术形成10至20nm厚度的氧化膜。接着，通过光刻刻画氧化膜的图案以形成注入保护膜。接着例如硼离子被注入到沟道的底部表面。典型的离子注入的加速能量和剂量分别为15至40keV和1×1013至1×1015cm-2的剂量。代替硼离子，诸如二氟化硼离子的包含第III主族元素的化合物离子可以用于注入。如果使用二氟化硼离子，则加速能量可以是20至50keV。接着在900℃进行例如30至70分钟退火，以形成掺杂区33。通过如上所述的步骤，以便在沟道的底部表面上形成具有1018至1020cm-3的表面掺杂浓度和0.4至1.0μm的结深的掺杂区。
下面描述的方法可以选择地用以形成掺杂区33。通过在氧化气氛下的处理在衬底的整个表面上形成氧化硅膜。常规的光刻和氧化膜蚀刻技术被用于部分移去在将要形成的掺杂区33的部分上的氧化硅膜，在氧化膜上形成开口。接着BSG(硼掺杂硅酸玻璃)膜被沉积，并且随后在1050℃退火10至20秒用于固相扩散，通过这个过程，产生具有1018至1020cm-3的表面掺杂浓度和0.06至0.20μm的结深的p型掺杂区33。在掺杂区33通过这样的固相扩散形成的情况下，晶格缺陷不象在离子注入中那样产生。固相扩散将更适于获得具有较高灵敏度的光检测器组件。
接着例如硼离子被注入到外延层2的表面以产生掺杂区37。此时的加速能量和离子剂量分别是40至80keV和1×1014至1×1016cm-2。代替硼离子，诸如二氟化硼离子的包含第III主族元素的种类可以用于注入。如果使用二氟化硼离子，则加速能量可以是60至120keV。接着在900℃进行例如30至70分钟退火，以得到具有1018至1020cm-3的表面掺杂浓度的掺杂区37。上述过程导致用于信号发送的导电掺杂区的接触结构。
对于在电极内部连接和掺杂区之间的欧姆接触，与金属内部连接相接触的掺杂区37部分应该具有至少1020cm-3的表面掺杂浓度。如果那部分具有小于1020cm-3的表面掺杂浓度，则附加的离子可以注入到将与金属相接触的表面部分中。
参考图13，通过在氧化气氛下的热处理在光检测器组件区域上形成氧化硅膜121。接着通过CVD等在氧化硅膜121上形成氮化硅膜122。接着常规的技术被用于形成内层绝缘膜5、光检测器组件14的金属电极内部连接4和用于处理来自光检测器组件的光电转换信号的电路(例如晶体管)。
上述过程导致图7所示的含电路的光检测器。在上述过程中，不一定总在光接收部分之后形成该电路。该电路可以先于或平行于光接收部分形成。
上述的过程不需从沟道的底部的电极内部连接的形成。电极内部连接可以仅在外延层的表面上形成。当通过光刻的方式产生金属内部连接的图案时，光可以聚焦在外延层的表面而不管沟道结构。根据本发明，可以改进电极内部连接的制造成品率。
实例10根据本发明，提供一种具有图14所示的光检测器组件的分离结构的含电路的光检测器。分离类型光检测器组件14包括多个掺杂区33和43。在掺杂区33和43之间提供隔离层38。隔离层38的导电类型是和掺杂区33和43相反的以便防止由于在构成抗反射膜的氧化和氮化膜二者中积累的充电电荷而产生的表面倒置(surface inversion)。除了掺杂区的分离结构外，图14所示的装置中和图7中的装置的结构相似。
实施11通过图15至17所示的过程也可以制造图7所示的含电路的光检测器。参考图15，常规的光刻技术、以及离子注入和退火、或者固相扩散等用于形成在硅衬底1中的用于信号发送的导电掺杂区36和光检测器组件的掺杂区33，硅衬底1具有适于光检测器组件的电阻率(例如300Ωcm)和厚度，并且具有形成于其上的掩膜扩散层8(例如n型)。掺杂区33和36彼此相接触地形成。另外，掩膜扩散层8和区域36可以平行形成。在这种情况下，可以降低制造步骤的数目和生产成本。在导电掺杂区36的典型工艺中，具有10至20nm厚度的氧化膜通过常规技术形成，并且接着通过光刻的方法刻画来以得到注入保护膜。接着以15至60kev的加速能量和1×1014至1×1016cm-2的剂量来注入硼离子。为了形成掺杂区33，光刻也用于产生作为注入保护膜的刻画图案的氧化膜，并且接着以15至30kev的加速能量和1×1013至1×1015cm-2的剂来来注入例如硼离子。另外，掩膜扩散层8和区域33也可以平行形成。在这种情况下，可以降低制造步骤的数目和生产成本。
接着，常规过程被用于生长具有适于处理来自光检测器组件的光电转换信号的电路(例如晶体管)的电阻率(例如5Ωcm)和厚度(例如2-3μm)。硅衬底1和外延层2的导电类型是n或p型。在外延层2生长之后，如图16所示，常规的光刻和蚀刻技术被用于移去用于光检测器组件形成的外延层2的一部分。所移去的部分到达掺杂区33，使得衬底1被部分地暴露以形成沟道结构。蚀刻最好到达具有掺杂区33的峰值浓度的位置。如果掺杂区33的峰值浓度位于内部，则由于掺杂浓度的分布所引起的内部电场使在表面上产生的载流子会被累积，这样就可能使灵敏度和频率特性降低。
接着例如硼离子被注入到外延层2的表面以形成掺杂区37。此时，加速能量是40至80kev以及剂量是1×1014至1×1016cm-2。这里，代替硼离子，诸如二氟化硼离子的包含第III主族元素的其他注入种类也可以使用。如果使用二氟化硼离子，则加速能量可以是60至120keV。接着在900℃进行例如30至70分钟退火，以形成具有1018至1020cm-3的表面掺杂浓度的掺杂区37。通过上述步骤，形成用于发送信号的导电掺杂区的接触结构。对于电极内部连接和掺杂区之间的欧姆接触，与金属内部连接相接触的掺杂区37的部分应该具有至少1020cm-3的掺杂浓度。如果那部分具有小于1020cm-3的掺杂浓度，附加离子可以内注入到将与金属相接触的表面部分。
参考图17，通过氧化气氛下的热处理在光检测器组件上形成氧化硅膜121。通过CVD等在氧化硅膜121上进一步形成氮化硅膜122。接着常规技术被用于形成内层绝缘膜5、光检测器组件14的金属电极内部连接4和用于处理来自光检测器组件的光电转换信号的电路(例如晶体管)。
通过上述过程产生图7所示的含电路的光检测器。在上述过程中，电路不总形成于光接收部分之后。电路可以先于或平行于光接收部分。
上述的过程不要求从沟道底部形成电极内部连接。电极内部连接可以仅在外延层的表面上形成。当通过光刻的方法产生金属内部连接的图案时，光可以仅聚焦在外延层的表面上。在这种过程中，沟道的形成步骤不影响光刻，使得能够获得电极内部连接的高的生产成品率。
实例12
图18所示的过程可以用于根据本发明的含电路的光检测器的过程中。参考图18，常规的光刻技术、以及离子注入和退火、或者固相扩散等被用于同时形成信号发送的导电掺杂区36和光检测器组件的掺杂区33。这些区域同时形成于硅衬底1中，硅衬底1具有适于光检测器组件的电阻率(例如300Ωcm)厚度，并且具有形成于其上的掩膜扩散层8(例如n型)。为了形成区域33和36，典型地，通过常规技术形成厚度为10至20nm的氧化膜，并且接着通过光刻技术刻画氧化膜的图案。接着所刻画图案的膜被用作注入保护膜，并且接着以15至60kev的加速能量和1×1013至1×1016cm-2的剂量来注入例如硼离子。例如象实例11中的那些的附加步骤被执行以得到根据本发明的含电路的光检测器。
如图18所示，同时形成用于信号发送的导电掺杂区36和光检测器组件的掺杂区33可以降低制造步骤的数目和生产成本。在相同的步骤中，掩膜扩散层8可以与用于信号发送的导电掺杂区36和掺杂区33一起形成。在这种情况下，可以减少制造步骤的数目和生产成本。
实例13根据本发明，提供如图19所示的光装置(光拾取装置)。图19示出了在光盘系统中的光拾取器的主要部分。在光拾取器中，从激光二极管23发射的光通过衍射光栅22被分成包括两个用于跟踪的子光束和用于阅读信息的主光束的三个光束。用于产生跟踪光束的衍射光栅22被放置在面对全息组件21的后边。光束穿过全息组件21作为零阶光，并且接着被准直透镜20转换成平行光束。接着光束被物镜19聚焦在光盘18上。由光盘18上的记录凹坑所反射和调制的光束通过物镜19和准直透镜20，并且接着被全息组件21衍射以得到一阶衍射光。该光被分成五个光束，分别指向具有光检测器D1至D5的含电路的光检测器的相应的光接收表面24。
光检测器D1至D5都具有根据本发明的含电路的光检测器的结构，以便光拾取器能够对短波长的信号光具有高的灵敏度和高的响应速度。
在上述的根据本发明的实例中，两种导电类型是可交换的。换言之，所有导电区域的导电类型可以在p和n之间变换。所得的效果与实例中的那些是相似的。
根据本发明，导电半导体或硅化导电区域是从形成于沟道的底部到外延层的上表面上的光检测器组件的掺杂区中形成的。当金属内部连接的图案是根据本发明来产生时，光刻的光可以仅聚焦在外延层的上表面。沟道的形成步骤不影响光刻。因此，根据本发明，可以解决现有技术中的问题；换言之，通过防止金属内部连接的缺陷，能够改进含电路的光检测器的生产成品率。
尽管已经详细地说明和描述了本发明，仍应清楚地理解，说明和实例不能用作限制，本发明的精神和范围仅限制在所附的各项权利要求中。
权利要求
1.一种含电路的光检测器，具有半导体衬底、形成于半导体衬底上的光检测器组件和用于处理来自光检测器组件的电信号的电路，包括在半导体衬底上生长的、并且电路形成于其上的半导体层；形成于半导体层中的并且深度到达半导体衬底的沟道；形成于暴露在沟道底部的半导体衬底的表面上的掺杂区，该掺杂区构成光检测器组件；以及以自调整方式形成于从沟道的底部到半导体层的上表面的硅化物膜，用于将来自光检测器的电信号发送到电路。
全文摘要
一种具有对短波长光具有高灵敏度和响应速度的、并能以高成品率制造的含电路的光检测器，包括半导体衬底、形成于其上的半导体层以及形成于半导体层用于发送信号的导电掺杂区。在半导体层中，形成具有到达衬底的深度的沟道。在暴露在沟道底部的半导体衬底的表面上形成光检测器组件的掺杂区。在半导体层上形成用于处理来自光检测器的电信号的信号处理电路。形成用于发送来自光检测器组件的电信号的导电掺杂区。
文档编号H01L27/14GK1667783SQ20051006521
公开日2005年9月14日 申请日期2001年6月6日 优先权日2000年6月7日
发明者谷善彦, 林田茂树, 森冈达也, 柿本诚三, 福岛稔彦 申请人:夏普公司