专利名称：像素电极的开关元件及其制造方法
技术领域：
本发明涉及一种薄膜晶体管的开关元件，特别是涉及一种像素电极的开关元件及其制造方法。
背景技术：
底栅极型(bottom-gate type)薄膜晶体管元件目前已经被广泛地应用于薄膜晶体管液晶显示器(TFT-LCD)中，作为像素电极的开关元件。请参阅图1，其显示传统的底栅极型薄膜晶体管结构100。此薄膜晶体管结构100包括一基板110、一栅极120、一栅极绝缘层130、一通道层(channel layer)140、一欧姆接触层150以及一源/漏极层160/170。
随着TFT-LCD的尺寸增加，包含薄膜晶体管栅极的金属栅极线(metalgate line)就必须要符合低电阻的要求。由于铜和铜合金材料具有相当低的电阻，所以是用来作为栅极材料的最佳选择。然而，铜材料和玻璃基板之间的附着性(adhesion)不佳，而且铜元素也会扩散到绝缘层(例如SiO2层)内，而影响元件品质。更者，由于铜材料容易变形，所以特别是在进行膜沉积的等离子体工艺(例如是等离子体加强化学气相沉积，PECVD)中，铜材料会和等离子体工艺中的气体反应而造成铜材料表面粗糙(roughness)以及增加阻值等不良影响。
在美国专利第6562668号中，Jang等人有揭示一种薄膜晶体管结构。该方法是采用氧化铝或氮化铝来当作是铜栅极与玻璃基板之间的黏着层(adhesion layer)，以及铜栅极的盖层。
发明内容
有鉴于此，本发明的主要目的之一就是增进基板与栅极间的附着力。
本发明的另一目的就是提供一种防止金属栅极的扩散问题。
为达上述目的，本发明一优选实施例的方法主要包括下列步骤。
首先，形成一栅极于一基板上方。之后，形成一栅极绝缘层于上述栅极上方。
其中，还包括形成一缓冲层于上述栅极与上述基板之间以及/或位于上述栅极与上述栅极绝缘层之间。其中，上述缓冲层包括硅化钽(TaSix)、氮硅化钽(TaSixNy)、硅化钛(TiSix)、氮硅化钛(TiSixNy)、硅化钨(WSix)、氮硅化钨(WSixNy)、或氮碳化钨(WCxNy)，且上述缓冲层作为扩散阻障层。其中，上述栅极被上述缓冲层覆盖。
然后，形成一半导体层于上述栅极绝缘层上方，并且形成一源/漏极于部分上述半导体层上方。之后，形成一像素电极，电连接于该源极或漏极。
本发明另一优选实施例的方法主要包括下列步骤。
首先，形成一栅极于一基板上方。之后，形成一栅极绝缘层于上述栅极上方。
其中，还包括形成第一缓冲层于上述栅极与上述基板之间以及/或位于上述栅极与上述栅极绝缘层之间。其中，上述第一缓冲层包括硅化钽(TaSix)、氮硅化钽(TaSixNy)、硅化钛(TiSix)、氮硅化钛(TiSixNy)、硅化钨(WSix)、氮硅化钨(WSixNy)、或氮碳化钨(WCxNy)，且上述第一缓冲层作为扩散阻障层。而且，上述栅极被上述第一缓冲层覆盖。
然后，形成一半导体层于上述栅极绝缘层上方，并且形成一源/漏极于部分上述半导体层上方。之后，形成一像素电极，电连接于该源极或漏极。
其中，更包括形成第二缓冲层于上述半导体层与上述源/漏极之间。其中，上述第二缓冲层包括硅化钽(TaSix)、氮硅化钽(TaSixNy)、硅化钛(TiSix)、氮硅化钛(TiSixNy)、硅化钨(WSix)、氮硅化钨(WSixNy)、或氮碳化钨(WCxNy)，且上述第二缓冲层作为扩散阻障层。
本发明以硅化钽、氮硅化钽、硅化钛、氮硅化钛、硅化钨、氮硅化钨、或氮碳化钨等材料，作为附着力促进层或扩散阻障层，可以增进基板与栅极间的附着力或防止金属栅极的扩散问题。
本发明除了可以应用在底栅极型(bottom-gate type)之外，亦可以应用在顶栅极型(top-gate type)薄膜晶体管元件上。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，以下配合附图以及优选实施例，以更详细地说明本发明。
图1是现有薄膜晶体管结构的剖面示意图。
图2A-2D是根据本发明第一实施例的薄膜晶体管结构的工艺剖面示意图。
图3A-3D是根据本发明第二实施例的薄膜晶体管结构的剖面示意图。
图4A-4E是根据本发明第三实施例的薄膜晶体管结构的剖面示意图。
简单符号说明100、200、300、400～薄膜晶体管结构；110、210、310、410～基板；120、220、320、420～栅极；130、230、330、430～栅极绝缘层；140、240、340、440～通道层；150、250、350、450～欧姆接触层；160、260、360、460～源极；170、270、370、470～漏极；215、415～材料层；215’、415’～附着促进层；217、417～金属层；325、425～扩散阻障层。
具体实施例方式
第一实施例依照本发明一优选实施例，此方法包括下列主要步骤。
如图2A所示，使用溅射法形成材料层215于基板210上。其中，此材料层215包括硅化钽、氮硅化钽、硅化钛、氮硅化钛、硅化钨、氮硅化钨，且厚度约介于5与200纳米之间。此基板210包括玻璃基板或塑料基板。
在其它实施例中，可以使用原子层沉积法(Atomic-Layer Deposition)形成材料层215于基板210上。其中，此材料层215包括氮碳化钨，且厚度约介于5与200纳米之间。接着，使用化学气相沉积法、电化学电镀(electrochemical plating；ECP)或溅射法(sputter deposition)形成金属层217于此材料层215上。
如图2B所示，进行一光刻蚀刻工艺，而形成附着促进层215’与栅极220于基板210上方。此栅极220包括铜、铝、银、或上述金属的合金，且厚度约介于100与500纳米之间。
如图2C所示，先顺应性地形成栅极绝缘层230于此栅极220上方。然后，形成半导体层(未显示)于此栅极绝缘层230上。其中，此栅极绝缘层230的形成方法包括化学气相沉积法、等离子体增强型化学气相沉积法、物理气相沉积法或溅射法。此栅极绝缘层230包括氧化硅、氮化硅、氮氧化硅、氧化钽、氧化铝、含碳氧类的硅化合物、含碳氢氧类的硅化合物、含碳类的硅化合物、含氟类的碳化合物、或以硅或碳为中心的星状结构化合物，且此栅极绝缘层230的厚度约介于50与500纳米之间。
而此半导体层例如包括经由化学气相沉积法所沉积的非晶硅层(amorphous silicon layer)与经掺杂的硅层(impurity-doped silicon layer)。之后，通过传统的光刻工艺图案化上述半导体层而形成通道层240以及欧姆接触层250。其中，此欧姆接触层250例如是掺杂n型离子(例如P或As)的硅层或是掺杂p型离子(例如B)的硅层，且厚度约介于10与100纳米之间。而此通道层240则是未掺杂的非晶硅层，且厚度约介于50与200纳米之间。
如图2D所示，使用化学气相沉积法、电化学电镀法(electrochemicalplating；ECP)或溅射法(sputter deposition)形成一金属层(未显示)于此欧姆接触层250上，接着选择性地蚀刻此金属层与此欧姆接触层250至曝露出此通道层240的部分表面，以形成由金属组成的源/漏极260/270于此半导体层上方，而可得到薄膜晶体管结构200。之后，形成像素电极(图未显示)，电连接于该源极260或漏极270。该薄膜晶体管结构200即成为像素电极的开关元件。此源/漏极260/270包括铜、铝、银、或上述金属的合金，且厚度约介于100与500纳米之间。
第二实施例依照本发明一优选实施例，此方法包括下列主要步骤。
如图3A所示，使用化学气相沉积法、电化学电镀法(electrochemicalplating；ECP)或溅射法(sputter deposition)形成一金属层(未显示)于一基板310上。接着，进行光刻蚀刻工艺，而形成栅极320于基板310上方。此基板310包括玻璃基板或塑料基板。此栅极320包括铜、铝、银、或上述金属的合金，且厚度约介于100与500纳米之间。
如图3B所示，使用溅射法，顺应性地形成扩散阻障层325于此栅极320上。其中，此扩散阻障层325包括硅化钽、氮硅化钽、硅化钛、氮硅化钛、硅化钨、或氮硅化钨，且厚度约介于5与200纳米之间。
在其它实施例中，可以使用原子层沉积法(Atomic-Layer Deposition)，顺应性地形成扩散阻障层325于基板310上。其中，此扩散阻障层325包括氮碳化钨，且厚度约介于5与200纳米之间。
如图3C所示，顺应性地形成栅极绝缘层330于此扩散阻障层325上方。然后，形成半导体层(未显示)于此栅极绝缘层330上。其中，此栅极绝缘层330的形成方法包括化学气相沉积法、等离子体增强型化学气相沉积法、物理气相沉积法或溅射法。此栅极绝缘层330包括氧化硅、氮化硅、氮氧化硅、氧化钽、氧化铝、含碳氧类的硅化合物、含碳氢氧类的硅化合物、含碳类的硅化合物、含氟类的碳化合物、或以硅或碳为中心的星状结构化合物，且厚度约介于50与500纳米之间。
而此半导体层例如包括经由化学气相沉积法所沉积的非晶硅层(amorphous silicon layer)与经掺杂的硅层(impurity-doped silicon layer)。之后，通过传统的光刻工艺图案化上述半导体层而形成通道层340以及欧姆接触层350。其中，此欧姆接触层350例如是掺杂n型离子(例如P或As)的硅层或是掺杂p型离子(例如B)的硅层，且厚度约介于10与100纳米之间。而此通道层340则是未掺杂的非晶硅层，且厚度约介于50与200纳米之间。
如图3D所示，使用化学气相沉积法、电化学电镀法(electrochemicalplating；ECP)或溅射法(sputter deposition)形成金属层(未显示)于此欧姆接触层350上，接着选择性地蚀刻此金属层与此欧姆接触层350至曝露出此通道层340的部分表面，以形成由金属组成的源/漏极360/370于此半导体层上方，而可得到薄膜晶体管结构300。之后，形成像素电极(图未显示)，电连接于该源极360或漏极370。该薄膜晶体管结构300即成为像素电极的开关元件。此源/漏极360/370包括铜、铝、银、或上述金属的合金，且厚度约介于100与500纳米之间。
第三实施例依照本发明一优选实施例，此方法包括下列主要步骤。
如图4A所示，使用溅射法形成材料层415于基板410上。其中，此材料层415包括硅化钽、氮硅化钽、硅化钛、氮硅化钛、硅化钨、或氮硅化钨，且厚度约介于5与200纳米之间。此基板410包括玻璃基板或塑料基板。
在其它实施例中，可以使用原子层沉积法(Atomic-Layer Deposition)形成材料层415于栅极420上。其中，此材料层415包括氮碳化钨，且厚度约介于5与200纳米之间。
接着，使用化学气相沉积法、电化学电镀法(electrochemical plating；ECP)或溅射法(sputter deposition)形成金属层417于此材料层215上。
如图4B所示，进行光刻蚀刻工艺，而形成附着促进层415’与栅极420于基板410上方。此栅极420包括铜、铝、银、或上述金属的合金，且厚度约介于100与500纳米之间。
如图4C所示，使用溅射法，顺应性地形成扩散阻障层425于此栅极420上。其中，此扩散阻障层425包括硅化钽、氮硅化钽、硅化钛、氮硅化钛、硅化钨、或氮硅化钨，且厚度约介于5与200纳米之间。
在其它实施例中，可以使用原子层沉积法(Atomic-Layer Deposition)，顺应性地形成扩散阻障层425于栅极420上。其中，此扩散阻障层425包括氮碳化钨，且厚度约介于5与200纳米之间。
如图4D所示，先顺应性地形成栅极绝缘层430于此扩散阻障层425上方。然后，形成半导体层(未显示)于此栅极绝缘层430上。其中，此栅极绝缘层430的形成方法包括化学气相沉积法、等离子体增强型化学气相沉积法、物理气相沉积法或溅射法。此栅极绝缘层430包括氧化硅、氮化硅、氮氧化硅、氧化钽、氧化铝、含碳氧类的硅化合物、含碳氢氧类的硅化合物、含碳类的硅化合物、含氟类的碳化合物、或以硅或碳为中心的星状结构化合物，且厚度约介于50与500纳米之间。
而此半导体层例如包括经由化学气相沉积法所沉积的非晶硅层(amorphous silicon layer)与经掺杂的硅层(impurity-doped silicon layer)。之后，通过传统的光刻工艺图案化上述半导体层而形成通道层440以及欧姆接触层450。其中，此欧姆接触层450例如是掺杂n型离子(例如P或As)的硅层或是掺杂p型离子(例如B)的硅层，且厚度约介于10与100纳米之间。而此通道层440则是未掺杂的非晶硅层，且厚度约介于50与200纳米之间。
如图4E所示，使用化学气相沉积法、电化学电镀法(electrochemicalplating；ECP)或溅射法(sputter deposition)形成金属层(未显示)于此欧姆接触层450上，接着选择性地蚀刻此金属层与此欧姆接触层450至曝露出此通道层440的部分表面，以形成由金属组成的源/漏极460/470于此半导体层上方，而可得到薄膜晶体管结构400。之后，形成像素电极(图未显示)，电连接于该源极460或漏极470。该薄膜晶体管结构400即成为像素电极的开关元件。此源/漏极460/470包括铜、铝、银、或上述金属的合金，且厚度约介于100与500纳米之间。
本发明的实施例以硅化钽、氮硅化钽、硅化钛、氮硅化钛、硅化钨、氮硅化钨、或氮碳化钨等材料，作为附着力促进层或扩散阻障层，可以增进基板与栅极间的附着力或防止金属栅极的扩散问题。
本发明的实施例除了可以应用在底栅极型(bottom-gate type)之外，亦可以应用在顶栅极型(top-gate type)薄膜晶体管元件上。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
权利要求
1.一种像素电极的开关元件，适用于平面显示器，包括栅极，位于一基板上方；栅极绝缘层，位于该栅极上方；第一缓冲层，位于该栅极与该基板之间以及/或位于该栅极与该栅极绝缘层之间，其中该缓冲层包括硅化钽(TaSix)、氮硅化钽(TaSixNy)、硅化钛(TiSix)、氮硅化钛(TiSixNy)、硅化钨(WSix)、氮硅化钨(WSixNy)、或氮碳化钨(WCxNy)；半导体层，位于该栅极绝缘层上方；以及源/漏极，位于部分该半导体层上方。
2.如权利要求1所述的像素电极的开关元件，还包括像素电极，电连接于该源极或漏极。
3.如权利要求1所述的像素电极的开关元件，其中该栅极被该第一缓冲层覆盖。
4.如权利要求1所述的像素电极的开关元件，其中该第一缓冲层的厚度大体介于5～200纳米之间。
5.如权利要求1所述的像素电极的开关元件，还包括第二缓冲层，位于该半导体层与该源/漏极之间。
6.如权利要求5所述的像素电极的开关元件，其中该第二缓冲层包括硅化钽(TaSix)、氮硅化钽(TaSixNy)、硅化钛(TiSix)、氮硅化钛(TiSixNy)、硅化钨(WSix)、氮硅化钨(WSixNy)、或氮碳化钨(WCxNy)。
7.如权利要求5所述的像素电极的开关元件，其中该第二缓冲层的厚度大体介于5～200纳米之间。
8.如权利要求1所述的像素电极的开关元件，其中该基板包括玻璃基板或塑料基板。
9.如权利要求1所述的像素电极的开关元件，其中该栅极包括铜、银、铝、或上述金属的合金。
10.如权利要求1所述的像素电极的开关元件，其中该栅极绝缘层包括氧化硅、氮化硅、氮氧化硅、氧化钽、氧化铝、含碳氧类的硅化合物、含碳氢氧类的硅化合物、含碳类的硅化合物、含氟类的碳化合物、或以硅或碳为中心的星状结构化合物。
11.如权利要求1所述的像素电极的开关元件，其中该源/漏极包括铜、银、铝、或上述金属的合金。
12.一种像素电极的开关元件的制造方法，包括下列步骤形成栅极于部分的一基板上方；形成栅极绝缘层于该栅极上方；形成第一缓冲层于该栅极与该基板之间以及/或位于该栅极与该栅极绝缘层之间，其中该缓冲层包括硅化钽、氮硅化钽、硅化钛、氮硅化钛、硅化钨、氮硅化钨、或氮碳化钨；形成半导体层于该栅极绝缘层上方；以及形成源/漏极于部分该半导体层上方。
13.如权利要求12所述的像素电极的开关元件的制造方法，还包括形成像素电极，电连接于该源极或漏极。
14.如权利要求12所述的像素电极的开关元件的制造方法，其中该栅极被该第一缓冲层覆盖。
15.如权利要求12所述的像素电极的开关元件的制造方法，还包括形成第二缓冲层于该半导体层与该源/漏极之间。
16.如权利要求15所述的像素电极的开关元件的制造方法，其中该第二缓冲层包括硅化钽(TaSix)、氮硅化钽(TaSixNy)、硅化钛(TiSix)、氮硅化钛(TiSixNy)、硅化钨(WSix)、氮硅化钨(WSixNy)、或氮碳化钨(WCxNy)。
17.如权利要求12所述的像素电极的开关元件的制造方法，其中该基板包括玻璃基板或塑料基板。
18.如权利要求12所述的像素电极的开关元件的制造方法，其中该栅极包括铜、银、铝、或上述金属的合金。
19.如权利要求12所述的像素电极的开关元件的制造方法，其中栅极绝缘层包括氧化硅、氮化硅、氮氧化硅、氧化钽、氧化铝、含碳氧类的硅化合物、含碳氢氧类的硅化合物、含碳类的硅化合物、含氟类的碳化合物、或以硅或碳为中心的星状结构化合物。
20.如权利要求12所述的像素电极的开关元件的制造方法，其中该源/漏极包括铜、银、铝、或上述金属的合金。
全文摘要
本发明提供一种像素电极的开关元件及其制造方法，适用于显示器，首先形成一栅极于一基板上方。之后，形成一栅极绝缘层于该栅极上方。其中，还包括形成一缓冲层于该栅极与该基板之间以及/或位于该栅极与该栅极绝缘层之间。其中，该缓冲层包括硅化钽、氮硅化钽、硅化钛、氮硅化钛、硅化钨、氮硅化钨、或氮碳化钨。然后，形成一半导体层于该栅极绝缘层上方，并且形成一源/漏极于部分该半导体层上方。其中，该栅极被该缓冲层覆盖。
文档编号H01L21/84GK1728403SQ20051008322
公开日2006年2月1日 申请日期2005年7月7日 优先权日2005年7月7日
发明者方国龙, 蔡文庆, 杜国源, 林汉涂 申请人:友达光电股份有限公司