一种亚像素单元、阵列基板及显示装置的制造方法
【技术领域】
[0001]本实用新型涉及显示技术领域，尤其涉及一种亚像素单元、阵列基板及显示装置。
【背景技术】
[0002]液晶显示装置是一种通过薄膜晶体管控制液晶，改变液晶的分子排列来实现显示的显示装置。通常的，液晶显示装置中设置有存储电容，用以在薄膜晶体管关闭之后的一预设时间段内放电，将像素电极和公共电极间的电压维持在特定的范围内，优化液晶显示装置的显示效果。
[0003]然而，由于现有的公共电极是宽度均匀的长条形电极，因此公共电极和像素电极在一个亚像素单元内形成的存储电容是相同的，无法调节一个亚像素单元内的电场分布。
【实用新型内容】
[0004]本实用新型的实施例提供一种亚像素单元、阵列基板及显示装置，能够在一个亚像素单元内形成不同的存储电容，调节一个亚像素单元内的电场分布，优化显示效果。
[0005]为达到上述目的，本实用新型的实施例采用如下技术方案:
[0006]本实用新型实施例提供一种亚像素单元，所述亚像素单元包括:第一亚像素电极、第二亚像素电极以及公共电极线；
[0007]其中公共电极线包括第一公共电极子线与第二公共电极子线；
[0008]所述第一公共电极子线与所述第一亚像素电极交叠面积大于所述第二公共电极子线与所述第二亚像素电极交叠面积。
[0009]可选的，所述第一公共电极子线与所述第一亚像素电极的交叠面积和所述第一亚像素电极的面积的比值大于第二公共电极子线与所述第二亚像素电极交叠面积和所述第二亚像素电极的面积的比值。
[0010]可选的，所述第一公共电极子线与所述第二公共电极子线均为直条形，且所述第一公共电极子线的宽度大于所述第二公共电极子线的宽度。
[0011]可选的，所述第一公共电极子线的宽度是所述第二公共电极子线的宽度的4倍以下。
[0012]可选的，所述第一公共电极子线的宽度是所述第二公共电极子线的宽度的2倍。
[0013]可选的，所述第一公共电极子线和/或所述第二公共电极子线具有通孔。
[0014]可选的，所述第二公共电极子线的一个侧边是直线，另一个侧边上具有凹槽；
[0015]可选的，所述凹槽的形状为三角形、四边形或者弧形。
[0016]可选的，所述凹槽的形状为等腰三角形或者等腰梯形。
[0017]可选的，所述第一公共电极子线和/或所述第二公共电极子线为弯折形。
[0018]可选的，所述公共电极线的连接线和栅线/数据线在空间上相交。
[0019]可选的，栅线或数据线与第一亚像素电极有交叠；或者，栅线或数据线与第二亚像素电极有交叠。
[0020]本实用新型实施例提供一种阵列基板，包括多个具有上述任一特征的亚像素单
J L ο
[0021]本实用新型实施例还提供一种显示装置，包括具有上述任意特征的阵列基板。
[0022]本实用新型实施例提供了一种亚像素单元、阵列基板及显示装置，亚像素单元包括:第一亚像素电极、第二亚像素电极；其中公共电极线包括第一公共电极子线与第二公共电极子线；
[0023]所述第一公共电极子线与所述第一亚像素电极交叠面积大于所述第二公共电极子线与所述第二亚像素电极交叠面积。
[0024]因此，通过在一个亚像素单元内根据公共电极线与亚像素电极的交叠面积不同，进而形成不同的存储电容，调节一个亚像素单元内的电场分布，优化显示效果。
【附图说明】
[0025]为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0026]图1为本实用新型实施例提供的一种亚像素单元的结构示意图一；
[0027]图2为本实用新型实施例提供的一种亚像素单元的结构示意图二 ；
[0028]图3为本实用新型实施例提供的一种亚像素单元的公共电极的结构示意图一；
[0029]图4为本实用新型实施例提供的一种亚像素单元的公共电极的结构示意图二 ；
[0030]图5为本实用新型实施例提供的一种亚像素单元的结构示意图三；
[0031]图6为本实用新型实施例提供的一种亚像素单元的结构示意图四；
[0032]图7为本实用新型实施例提供的一种亚像素单元的结构示意图五；
[0033]图8为本实用新型实施例提供的一种亚像素单元的结构示意图六；
[0034]图9为本实用新型实施例提供的一种亚像素单元的结构示意图七；
[0035]图10为本实用新型实施例提供的一种亚像素单元的结构示意图八；
[0036]图11为本实用新型实施例提供的一种亚像素单元的结构示意图九。
【具体实施方式】
[0037]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0038]通常阵列基板上的一个像素单元包括多个亚像素单元(例如:红、绿、蓝等亚像素单元)，下述实施例均以阵列基板上每个亚像素单元结构相同为例说明，但这仅是为方便描述而举例说明并非限定。
[0039]实施例一
[0040]示例性的，本实用新型实施例提供一种由栅线(未示出)和数据线(未示出)界定的亚像素单元1，亚像素单元I的俯视图如图1所示，亚像素单元I包括:第一亚像素子单元13和第一亚像素电极10、第一亚像素子单元14和第二亚像素电极11，以及公共电极线12。当然还可以包括控制第一亚像素电极10和第二亚像素电极11的薄膜晶体管(未示出)。
[0041]其中，公共电极线12包括与第一亚像素电极10的有交叠的第一公共电极子线120，以及与第二亚像素电极11的有交叠的第二公共电极子线121。
[0042]其中，第一公共电极子线120与第一亚像素电极10的交叠面积大于第二公共电极子线121与第二亚像素电极11的交叠面积。
[0043]根据电容计算公式C= ε S/4Jikd可知，介电常数ε，静电力常量k，以及第一亚像素电极10和公共电极线12之间的距离和第二亚像素电极11与公共电极线12之间的距离相等，因此亚像素单元电容由各亚像素电极和公共电极线的交叠面积S决定。例如:第一亚像素子单元13的电容由第一公共电极子线120与第一亚像素电极10的交叠面积决定，第二亚像素子单元14的电容由第二公共电极子线121与第一亚像素电极11的交叠面积决定。
[0044]如此，通过在一个亚像素单元内设置的公共电极线与亚像素电极的交叠面积不同，进而形成不同的存储电容，调节一个亚像素单元内的电场分布，优化显示效果。
[0045]需要说明的是，亚像素单元I可以划分成任意个数的亚像素电极。可选的，每个亚像素电极均与公共电极线有交叠。
[0046]实施例二
[0047]结合图1和图2所示，第一公共电极子线120与第一亚像素电极10的交叠面积和第一亚像素电极10的面积的比值大于第二公共电极子线121与第二亚像素电极11的交叠面积和第二亚像素电极11的面积的比值。
[0048]其中，第一公共电极子线120与第一亚像素电极10的交叠面积和第一亚像素电极10的面积的比值大于第二公共电极子线121与第二亚像素电极11的交叠面积和第二亚像素电极11的面积的比值，说明在第一亚像素电极10的单位面积内存储的电荷量大于第二亚像素电极11的单位面积内存储的电荷量，使得在一个亚像素单元内不同子像素电极对应的存储电容的差值更加稳定，更加优化显示效果。
[0049]实施例三
[0050]为了更好的说明实施例一或二，本实施例以公共电极线与各亚像素电极单位长度的交叠面积进行举例说明。结合图1和图2所示，公共电极线为直条形，其中第一公共电极子线120与第一亚像素电极10的单位长度的交叠面积大于第二公共电极子线121与第一亚像素电极11的单位长度的交叠面积。本实用新型所提到的“单位长度”是一个参考标准，没有固定值，“单位长度”依设定而变动，不是实际的长度计量单位。所谓第一公共电极子线120与第一亚像素电极10的单位长度的交叠面积为:第一公共电极子线120与第一亚像素电极10的交叠面积与第一公共电极子线120直线长度的比值。亚像素单元I的沿图1中AA’的截面图如图2所示(第一亚像素电极10与公共电极线12之间有未标注的绝缘层)，这里，第一公共电极子线120的直线长度是以第一公共电极子线120两端作为顶点所连成的直线的长度，如图2中的dl所示。同样的，所谓第二公共电极子线121与第一亚像素电极11的交叠面积为:第二公共电极子线121与第一亚像素电极11的交叠面积与第二公共电极子线121直线长度的比值。这里，第二公共电极子线121的直线长度是以第二公共电极子线121两端作为顶点所连成的直线的长度，如图2中的d2所示。
[0051]可选的，第一公共电极子线120与第二公共电极子线121均为直条形，且第一公共电极子线120的宽度大于第二公共电极子线121的宽度。
[0052]在显示装置的制造过程中，为了得到更好的保证显