示装置的透过率，公共电极线12的宽度不大于3微米，因此，第二公共电极子线的宽度121不大于第一公共电极子线120的宽度，且第一公共电极子线120的宽度不大于3微米。
[0053]进一步地，第一公共电极子线120的宽度是第二公共电极子线121的宽度的4倍以下。
[0054]优选地，第一公共电极子线120的宽度是第二公共电极子线121的宽度的2倍。
[0055]需要说明的是，本实用新型实施例中，为了方便表示该公共电极线12不同的部分，将公共电极线12划分成了第一公共电极子线120和第二公共电极子线121。当然，公共电极线12分布在亚像素单元中的各亚像素电极对应的公共电极线部分可以是电连接；也可以是在亚像素单兀中是一体图案，如图3所不。
[0056]需要说明的是，本实用新型实施例所提到的“直条形”是指公共电极线的长度大于宽度的一种形状，且其两条长边是相互平行的直线，但对其短边的形状并不限定。并且例如，本实用新型所提到的“直条形”可以不仅仅是图1所示的矩形，也可以是如图4所示第一公共电极子线120的顶端具有突出的尖部(图中虚线框所标注的部分)，这样直条形的短边是个折线的不规则形状，只要满足公共电极线的长度大于宽度的条件即可，本实用新型不做限制。
[0057]实施例四
[0058]公共电极线可以不局限于直条形，还可以有其他多种形状结构。当然，第一公共电极子线120和第二公共电极子线121的结构可以相同和不同。
[0059]示例性的，第一公共电极子线120和/或第二公共电极子线121具有通孔，如图5所示。
[0060]示例性的，第一公共电极子线120和/或第二公共电极子线121的一个侧边是直线，另一个侧边上具有凹槽，如图6所示。
[0061]可选的，凹槽的形状可以是规整的图形和/或不规整图形。例如:规整的图形包括三角形，正多边形，圆形等，不规整图形包括多条弯曲弧线构成的图形。
[0062]可选的，凹槽的形状为三角形、四边形或者弧形。
[0063]优选地，凹槽的形状为等腰三角形(如图6所示)、等腰梯形(如图7所示)或者弧形(如图8所示)。
[0064]示例性的，所述第一公共电极子线和/或所述第二公共电极子线为弯折形。示例性的，如图9所示，以第一公共电极子线120为弯折形，第二公共电极子线121为直条形为例，可以理解的是，若第一公共电极子线120为弯折形，第二公共电极子线121为直条形。亚像素单元I的沿图9中AA’的截面图如图10所示，其中，第一公共电极子线120的截面图并不是连续的。
[0065]需要说明的是，在实际的工艺生产中，为了简化制作工艺，保证产品良率，第一公共电极子线120与第二公共电极子线121均为直条形的结构(如图1所示)。同时可以理解的是，实际构图工艺不可能保证第一公共电极子线120与第二公共电极子线121均为图I所示的完全规则的直条形的结构。
[0066]实施例五
[0067]本实施例中，如图11所示，一种阵列基板相邻亚像素单元的俯视图，相邻亚像素的公共电极线12通过连接线12’电性连接(如图中虚线框所标注的部分)。公共电极线12及其连接线12’可以在栅线或数据线方向延伸。
[0068]例如，公共电极线12的连接线12’和用于驱动像素单元的栅线(图中未画出)在空间上相交(图11)。
[0069]具体的，公共电极线12的连接线12’和用于驱动像素单元的栅线(图中未画出)在制作过程中不属于同一层，公共电极线12的连接线12’和用于驱动像素单元的栅线(图中未画出)之间存在至少一层绝缘层。
[0070]当然，公共电极线12的连接线12’也可以和用于驱动像素单元的数据线在空间上相交。
[0071]可选的，若公共电极线12为线形，则公共电极线12及其连接线12’和用于驱动像素单元的数据线(图中未画出)平行；若公共电极线12为弯折形，则公共电极线12及其连接线12’沿着如图9中AA’所指示的方向和用于驱动像素单元的数据线(图中未画出)平行。
[0072]进一步地，栅线或数据线与第一亚像素电极有交叠；或者，栅线或数据线与第二亚像素电极有交叠。
[0073]需要说明的是，本实用新型实施例所提供的附图均为各亚亚像素电极完全覆盖公共电极线12的情况，在实际应用中，各亚像素电极也可以部分覆盖公共电极线12，本实用新型对此不作限制。
[0074]本实用新型实施例提供的方式是将亚像素单元划分为了第一亚像素电极和第二亚像素电极。理论上，为了更精确地调节一个亚像素单元内的电场分布，优化显示效果，也可以将亚像素单元划分为三个或者三个以上的亚像素电极亚像素子单元。本实用新型实施例给出的方案仅仅是基于制造工艺的角度选出的优选方案，将亚像素单元划分为三个或者三个以上的亚像素电极亚像素子单元的方案同样也属于本实用新型的保护范围。
[0075]本实用新型实施例所给出的方案均是以对公共电极线进行改进使得所述第一公共电极子线与所述第一亚像素电极的交叠面积大于所述第二公共电极子线与所述第二亚像素电极的交叠面积，同理可知，对像素电极进行上述改进也是可以达到在一个亚像素单元内形成两个不同的存储电容，调节一个亚像素单元内的电场分布，优化显示效果的，因此同样属于本实用新型的保护范围。
[0076]实施例六
[0077]本实用新型实施例还提供一种阵列基板，包括多个具有上述任意任一特征的亚像素单元。亚像素单元包括:第一亚像素电极、第二亚像素电极以及公共电极线；其中公共电极线包括第一公共电极子线与第二公共电极子线；
[0078]所述第一公共电极子线与所述第一亚像素电极交叠面积大于所述第二公共电极子线与所述第二亚像素电极交叠面积。
[0079]因此，能够在一个亚像素单元内形成两个不同的存储电容，调节一个亚像素单元内的电场分布，优化显示效果。
[0080]可选的，所述亚像素电极可分别电连接至少一个薄膜晶体管。
[0081]可选的，亚像素单元内的至少两个薄膜晶体管电连接同一数据线，受同一栅线驱动。
[0082]实施例七
[0083]本实用新型实施例还提供一种显示装置，包括具有上述任一特征的阵列基板。
[0084]以上所述，仅为本实用新型的【具体实施方式】，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。
【主权项】
1.一种亚像素单元，其特征在于，所述亚像素单元包括:第一亚像素电极、第二亚像素电极以及公共电极线； 其中公共电极线包括第一公共电极子线与第二公共电极子线； 所述第一公共电极子线与所述第一亚像素电极交叠面积大于所述第二公共电极子线与所述第二亚像素电极交叠面积。2.根据权利要求1所述的亚像素单元，其特征在于，所述第一公共电极子线与所述第一亚像素电极的交叠面积和所述第一亚像素电极的面积的比值大于第二公共电极子线与所述第二亚像素电极交叠面积和所述第二亚像素电极的面积的比值。3.根据权利要求1或2所述的亚像素单元，其特征在于，所述第一公共电极子线与所述第二公共电极子线均为直条形，且所述第一公共电极子线的宽度大于所述第二公共电极子线的宽度。4.根据权利要求3所述的亚像素单元，其特征在于，所述第一公共电极子线的宽度是所述第二公共电极子线的宽度的4倍以下。5.根据权利要求4所述的亚像素单元，其特征在于，所述第一公共电极子线的宽度是所述第二公共电极子线的宽度的2倍。6.根据权利要求1或2所述的亚像素单元，其特征在于，所述第一公共电极子线和/或所述第二公共电极子线具有通孔。7.根据权利要求1或2所述的亚像素单元，其特征在于，所述第一公共电极子线和/或所述第二公共电极子线的一个侧边是直线，另一个侧边上具有凹槽。8.根据权利要求7所述的亚像素单元，其特征在于，所述凹槽的形状为三角形、四边形或者弧形。9.根据权利要求1或2所述的亚像素单元，其特征在于，所述第一公共电极子线和/或所述第二公共电极子线为弯折形。10.根据权利要求1或2所述的亚像素单元，其特征在于，所述公共电极线的连接线和栅线/数据线在空间上相交。11.根据权利要求1或2所述的亚像素单元，其特征在于，栅线或数据线与第一亚像素电极有交叠；或者，栅线或数据线与第二亚像素电极有交叠。12.—种阵列基板，其特征在于，包括多个如权利要求1-11中任意一项所述的亚像素单元。13.—种显示装置，其特征在于，包括如权利要求12所述的阵列基板。
【专利摘要】本实用新型实施例提供一种亚像素单元、阵列基板及显示装置，涉及显示技术领域，通过在一个亚像素单元内设置的公共电极线与亚像素电极的交叠面积不同，进而形成不同的存储电容，调节一个亚像素单元内的电场分布，优化显示效果。本实用新型实施例提供的一种亚像素单元包括：第一亚像素电极、第二亚像素电极以及公共电极线；其中公共电极线包括第一公共电极子线与第二公共电极子线；所述第一公共电极子线与所述第一亚像素电极交叠面积大于所述第二公共电极子线与所述第二亚像素电极交叠面积。
【IPC分类】G02F1/1362, G02F1/1343
【公开号】CN204925570
【申请号】CN201520691409
【发明人】李颖祎, 先建波
【申请人】京东方科技集团股份有限公司
【公开日】2015年12月30日
【申请日】2015年9月8日