阵列基板、液晶面板及显示设备及阵列基板的制作方法与流程

本发明涉及显示技术领域，尤其是涉及一种阵列基板、液晶面板、显示设备及阵列基板的制作方法。

背景技术：

在液晶面板的制作过程中，为保证阵列侧像素电极氧化铟锡导电膜层(indiumtinoxide，ito)的蚀刻均匀，在外围的扇形走线区域通常会放置一些无用的ito图案，称之为外围ito层。外围扇形走线区的线距一般为4-8um左右，这种间距对于制程要求较为苛刻，一些灰尘、微粒等杂质极易导致不同导线间连通，发生短路。通常金属走线发生短路后会影响产品的功能，在后端的制程中可以通过一系列的方法检测出来并进行修补，而外围ito层因不与任何信号相连，难以检测出是否发生短路。

现有技术中，若相邻两条数据线的外围ito层发生短路，则在电路学上，相当于两条数据线之间并联一个寄生电容，由于耦合作用，会使得数据信号高电位波形放生变异，纯色画面(红、绿、蓝)显示会出现垂直淡线，导致显示异常，显示设备的成品率低，提高了生产成本。

技术实现要素：

本发明要解决的技术问题是提供一种阵列基板、液晶面板、显示设备及阵列基板的制作方法，用以解决现有技术中相邻两条数据线的外围ito层易发生短路，导致显示异常，显示设备的成品率低，提高了生产成本的问题。

为解决上述技术问题，本发明提供一种阵列基板，包括显示区域及位于显示区域边缘的外围区域，所述外围区域包括走线层、外围导电层及隔垫层，所述走线层设于基板的表面，所述走线层包括相邻设置且彼此绝缘的第一外围走线与第二外围走线，所述外围导电层包括彼此绝缘的第一外围导电层与第二外围导电层，所述第一外围导电层设置于所述第一外围走线之远离所述基板的一侧，所述第一外围导电层与所述第一外围走线之间绝缘，所述隔垫层和所述第二外围导电层依次层叠设置于所述第二外围走线之远离所述基板的一侧，所述第二外围导电层与所述第二外围走线之间绝缘，所述第一外围导电层与所述第二外围导电层相对所述基板形成高度差。

一种实施方式中，所述第一外围导电层包括多个相互隔绝的第一子导电段，所述第一子导电段沿所述第一外围走线依次排列于所述第一外围走线上。

一种实施方式中，所述第二外围导电层包括多个相互隔绝的第二子导电段，所述第二子导电段沿所述第二外围走线依次排列于所述隔垫层上。

一种实施方式中，所述阵列基板还包括绝缘层，所述绝缘层位于所述第一外围走线与所述第一外围导电层之间，及所述第二外围走线与所述隔垫层之间或所述隔垫层与所述第二外围导电层之间。

一种实施方式中，所述隔垫层为色阻层或非晶硅层。

本发明还提供一种液晶面板，所述液晶面板包括彩膜基板、液晶层及以上任意一项所述阵列基板，所述液晶层位于所述彩膜基板与所述阵列基板之间，并且所述液晶层的液晶分子根据所述彩膜基板与所述阵列基板之间的电压差转动以控制所述液晶面板显示图像。

本发明还提供一种显示设备，所述显示设备包括背光模组与液晶面板，所述背光模组与所述液晶面板相对设置，并且所述背光模组提供背光源穿过所述液晶面板显示图像。

本发明还提供一种阵列基板的制作方法，包括：

提供基板，在所述基板表面设置走线层，所述走线层包括相邻设置且彼此绝缘的第一外围走线与第二外围走线；

在所述第二外围走线上涂覆隔垫层；

分别在所述第一外围走线和所述隔垫层背离所述基板的一侧形成外围导电层。

一种实施方式中，在所述第一外围走线上形成所述外围导电层后，所述方法还包括：

切割所述第一外围走线上的所述外围导电层，形成多个相互隔绝的第一子导电段，所述第一子导电段沿所述第一外围走线依次排列于所述第一外围走线上。

一种实施方式中，在所述隔垫层上形成所述外围导电层后，所述方法还包括：

切割所述隔垫层上的所述外围导电层，形成多个相互隔绝的第二子导电段，所述第二子导电段沿所述第二外围走线依次排列于所述隔垫层上。

本发明的有益效果如下：隔垫层将位于第二外围走线上的第二外围导电层与位于第一外围走线上的第一外围导电层形成高度差，使第一外围导电层与第二外围导电层不易受到制作过程中的灰尘、微粒等杂质影响而相互连通发生短路，避免了外围区域出现生产缺陷导致显示异常的情况发生，提高了显示设备的成品率，降低了生产成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的明显变形方式。

图1为本发明实施例提供的阵列基板的结构示意图。

图2为本发明实施例一提供的阵列基板的部分结构放大俯视图。

图3为本发明实施例一提供的阵列基板的一种实施方式的部分结构侧视图。

图4为本发明实施例一提供的阵列基板的另一种实施方式的部分结构侧视图。

图5为本发明实施例二提供的阵列基板的部分结构放大俯视图。

图6为本发明实施例二提供的阵列基板的短路示意图。

图7为本发明实施例三提供的阵列基板的部分结构放大俯视图。

图8为本发明实施例提供的液晶面板的示意图。

图9为本发明实施例提供的显示设备的示意图。

图10为本发明实施例一提供的阵列基板的制作方法的步骤s101示意图。

图11为本发明实施例一提供的阵列基板的制作方法的步骤s102的示意图。

图12为本发明实施例一提供的阵列基板的制作方法的步骤s103的示意图。

图13为本发明实施例二提供的阵列基板的制作方法的步骤s202的示意图。

图14为本发明实施例二提供的阵列基板的制作方法的步骤s203的示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供的阵列基板10应用于液晶显示设备的液晶面板中，阵列基板10、液晶层及彩膜基板依次层叠设置，彩膜基板设有公共电极，阵列基板10设有像素电极，通过调节公共电极与像素电极之间的电压差控制液晶层的液晶分子的偏转状态，从而控制显示图像的内容。

请一并参阅图1、图2、图3及图4，本发明实施例提供的阵列基板10包括显示区域10a及位于显示区域10a边缘的外围区域10b，外围区域10b不显示图像。外围区域10b包括走线层11、外围导电层12及隔垫层130，一种实施方式中，外围导电层为图案化的ito薄膜层，用于保证阵列基板10上用作像素电极的ito薄膜层蚀刻均匀。走线层11包括相邻设置的第一外围走线102与第二外围走线104，具体的，第一外围走线102与第二外围走线104在外围区域10b相互绝缘，并且第一外围走线102与第二外围走线104的间距为4-8um。外围导电层12包括第一外围导电层122与第二外围导电层124，具体的，第一外围导电层122与第二外围导电层124在外围区域10b相互绝缘。本实施例中，第一外围走线102与第二外围走线104的数量为多个，并且第一外围走线102与第二外围走线104交替排列，即走线层奇数行的走线为第一外围走线102，偶数行的走线为第二外围走线104。

本实施例中，第一外围导电层122设置于第一外围走线102之远离基板140的一侧，第一外围导电层122与第一外围走线102之间绝缘。一种实施方式中，如图2和图3所示，第一外围导电层122与第一外围走线102之间还设有绝缘层150，绝缘层150覆盖第一外围走线102，以使在外围区域10b的第一外围走线102与第一外围导电层122绝缘，具体的，第一外围走线102电连接至显示区域10a的数据线，用于传输数据信号，数据线与像素电极通过薄膜晶体管电连接以实现数据信号对像素电极的偏置电压的控制从而控制图像显示，绝缘层150隔绝第一外围走线102与第一外围导电层122以避免数据线与第一外围导电层122短路导致显示异常。

本实施例中，隔垫层130和第二外围导电层124依次层叠设置于第二外围走线104之远离基板140的一侧，第二外围导电层124与第二外围走线104之间绝缘，以使第一外围导电层122与第二外围导电层124相对基板140形成高度差。一种实施方式中，如图3所示，绝缘层150位于第二外围走线104与隔垫层130之间，以使在外围区域10b的第二外围走线104与第二外围导电层124绝缘，另一种实施方式中，如图4所示，绝缘层150位于隔垫层130与第二外围导电层124之间。一种实施方式中，第二外围走线104上排布的隔垫层130为多个块状的结构，每个隔垫层130之间间隔一定的距离，以减少隔垫层130的体积，避免隔垫层130过多对显示的影响。

本实施例中，隔垫层130根据不同工艺可选用不同材料，一种实施方式中，隔垫层130为色阻层或非晶硅层。

第一外围走线102与第二外围走线104交替排列，隔垫层130将位于第二外围走线104上的第二外围导电层124与位于第一外围走线102上的第一外围导电层122形成高度差，使第一外围导电层122与第二外围导电层124不易受到制作过程中的灰尘、微粒等杂质影响而相互连通发生短路，避免了外围区域10b出现生产缺陷导致显示异常的情况发生，提高了显示设备300的成品率，降低了生产成本。

请参阅图5，本发明实施例二提供的阵列基板10与实施例一的区别在于，第一外围导电层122包括多个相互隔绝的第一子导电段1220，第一子导电段1220沿第一外围走线102依次排列于第一外围走线102上。具体的，每个第一子导电段1220之间相互绝缘。一种实施方式中，每个第一子导电段1220的尺寸相同。具体的，请参阅图6，若在制作过程中出现灰尘、微粒等杂质导致第二外围导电层124与第一子导电段1220短路，第二外围导电层124和第一子导电段1220形成的整体与第一外围走线102或第二外围走线104形成寄生电容，根据电容值大小的计算公式c＝ε*s/d(ε为常数，s为两极板正对面积，d为两极板间距)，由于第一子导电段1220相对于整个第一外围导电层122的尺寸较小，s的尺寸较小，产生的寄生电容值较小，对数据信号的影响可以忽略，不影响图像显示。

第一外围走线102与第二外围走线104交替排列，隔垫层130将位于第二外围走线104上的第二外围导电层124与位于第一外围走线102上的第一外围导电层122形成高度差，使第一外围导电层122与第二外围导电层124不易受到制作过程中的灰尘、微粒等杂质影响而相互连通发生短路，避免了外围区域10b出现生产缺陷导致显示异常的情况发生，提高了显示设备300的成品率，降低了生产成本。

请参阅图7，本发明实施例三提供的阵列基板10与实施例二的区别在于，第二外围导电层124包括多个相互隔绝的第二子导电段1240，第二子导电段1240沿第二外围走线104依次排列于隔垫层130上。具体的，每个第二子导电段1240之间相互绝缘。一种实施方式中，每个第二子导电段1240的尺寸相同，并且第二子导电段1240与第一子导电段1220相互错开，以降低第二子导电段1240与第一子导电段1220电连接的可能。本实施例中，若在制作过程中出现灰尘、微粒等杂质导致第二子导电段1240与第一子导电段1220短路，由于第二子导电段1240相对于整个第二外围导电层124的尺寸较小，进一步减小了s的尺寸，产生的寄生电容值较小，对数据信号的影响可以忽略，不影响图像显示。

第一外围走线102与第二外围走线104交替排列，隔垫层130将位于第二外围走线104上的第二外围导电层124与位于第一外围走线102上的第一外围导电层122形成高度差，使第一外围导电层122与第二外围导电层124不易受到制作过程中的灰尘、微粒等杂质影响而相互连通发生短路，避免了外围区域10b出现生产缺陷导致显示异常的情况发生，提高了显示设备300的成品率，降低了生产成本。

请参阅图8，本发明实施例还提供一种液晶面板100，液晶面板100包括彩膜基板20、液晶层30及本发明实施例提供的阵列基板10，液晶层30位于彩膜基板20与阵列基板10之间，并且液晶层30的液晶分子根据彩膜基板20与阵列基板10之间的电压差转动以控制液晶面板100显示图像。

请参阅图9，本发明实施例还提供一种显示设备300，显示设备300包括背光模组200与本发明实施例提供的液晶面板100，背光模组200与液晶面板100相对设置，并且背光模组200提供背光源穿过液晶面板100显示图像。实施例提供得显示设备300包括但不限于电视、手机、平板电脑及笔记本等用于显示图像信息的电子设备。

本发明实施例还提供一种阵列基板10的制作方法，用于制造阵列基板10的外围区域10b的结构，具体的，本发明实施例一提供阵列基板10的制作方法包括：

s101、提供基板，在基板表面设置走线层11，走线层11包括相邻设置且彼此绝缘的第一外围走线102与第二外围走线104。

请参阅图10，第一外围走线102与第二外围走线104形成于基板的表面，具体的，第一外围走线102与第二外围走线104在外围区域10b相互绝缘，并且第一外围走线102与第二外围走线104的间距为4-8um。

一种实施方式中，基板为透明基板，如玻璃基板等。

s102、在第一外围走线102与第二外围走线104表面形成绝缘层150。

请参阅图11，绝缘层150用于使第一外围走线102与第二外围走线104与后续形成的外围导电层绝缘，具体的，第一外围走线102与第二外围走线104电连接至显示区域10a的数据线，用于传输数据信号，外围导电层电连接至显示区域10a的像素电极，数据线与像素电极通过薄膜晶体管电连接以实现数据信号对像素电极的偏置电压的控制从而控制图像显示，绝缘层150隔绝第一外围走线102、第二外围走线104与外围导电层以避免数据线与像素电极以除通过薄膜晶体管以外的方式电连接导致显示异常。

s103、在第二外围走线104上涂覆隔垫层130。

请参阅图12，隔垫层130具有一定的厚度，以使将后续形成于隔垫层130上的外围导电层与形成于第一外围走线102上的外围导电层形成高度差。

一种实施方式中，第二外围走线104上排布的隔垫层130为多个块状的结构，每个隔垫层130之间间隔一定的距离，以减少隔垫层130的体积，避免隔垫层130过多对显示的影响。

本实施例中，隔垫层130根据不同工艺可选用不同材料，一种实施方式中，隔垫层130为色阻层或非晶硅层。

s104、分别在第一外围走线102和隔垫层130背离基板的一侧形成外围导电层12。

外围导电层包括第一外围导电层122与第二外围导电层124，具体的，第一外围导电层122与第二外围导电层124在外围区域10b相互绝缘。

第一外围走线102与第二外围走线104交替排列，隔垫层130将位于第二外围走线104上的第二外围导电层124与位于第一外围走线102上的第一外围导电层122形成高度差，使第一外围导电层122与第二外围导电层124不易受到制作过程中的灰尘、微粒等杂质影响而相互连通发生短路，避免了外围区域10b出现生产缺陷导致显示异常的情况发生，提高了显示设备300的成品率，降低了生产成本。

一种实施方式中，在第一外围走线102上形成外围导电层后，方法还包括：

切割第一外围走线102上的外围导电层，形成多个相互隔绝的第一子导电段1220，第一子导电段1220沿第一外围走线102依次排列于第一外围走线102上。具体的，每个第一子导电段1220之间相互绝缘。一种实施方式中，每个第一子导电段1220的尺寸相同。具体的，请参阅图6，若在制作过程中出现灰尘、微粒等杂质导致第二外围导电层124与第一子导电段1220短路，第二外围导电层124和第一子导电段1220形成的整体与第一外围走线102或第二外围走线104形成寄生电容，根据电容值大小的计算公式c＝ε*s/d(ε为常数，s为两极板正对面积，d为两极板间距)，由于第一子导电段1220相对于整个第一外围导电层122的尺寸较小，s的尺寸较小，产生的寄生电容值较小，对数据信号的影响可以忽略，不影响图像显示。

一种实施方式中，在隔垫层130上形成外围导电层后，方法还包括：

切割隔垫层130上的外围导电层，形成多个相互隔绝的第二子导电段1240，第二子导电段1240沿第二外围走线104依次排列于隔垫层130上。具体的，每个第二子导电段1240之间相互绝缘。一种实施方式中，每个第二子导电段1240的尺寸相同，并且第二子导电段1240与第一子导电段1220相互错开，以降低第二子导电段1240与第一子导电段1220电连接的可能。本实施例中，若在制作过程中出现灰尘、微粒等杂质导致第二子导电段1240与第一子导电段1220短路，由于第二子导电段1240相对于整个第二外围导电层124的尺寸较小，进一步减小了s的尺寸，产生的寄生电容值较小，对数据信号的影响可以忽略，不影响图像显示。

本发明实施例二提供阵列基板10的制作方法包括：

s201、提供基板，在基板表面设置走线层11，走线层11包括相邻设置且彼此绝缘的第一外围走线102与第二外围走线104。

第一外围走线102与第二外围走线104形成于基板的表面，具体的，第一外围走线102与第二外围走线104在外围区域10b相互绝缘，并且第一外围走线102与第二外围走线104的间距为4-8um。

一种实施方式中，基板为透明基板，如玻璃基板等。

s202、在第二外围走线104上涂覆隔垫层130。

请参阅图13，隔垫层130具有一定的厚度，以使将后续形成于隔垫层130上的外围导电层与形成于第一外围走线102上的外围导电层形成高度差。

一种实施方式中，第二外围走线104上排布的隔垫层130为多个块状的结构，每个隔垫层130之间间隔一定的距离，以减少隔垫层130的体积，避免隔垫层130过多对显示的影响。

本实施例中，隔垫层130根据不同工艺可选用不同材料，一种实施方式中，隔垫层130为色阻层或非晶硅层。

s203、在第一外围走线102与隔垫层130表面形成绝缘层150。

请参阅图14，绝缘层150用于使第一外围走线102与第二外围走线104与后续形成的外围导电层绝缘，具体的，第一外围走线102与第二外围走线104电连接至显示区域10a的数据线，用于传输数据信号，外围导电层电连接至显示区域10a的像素电极，数据线与像素电极通过薄膜晶体管电连接以实现数据信号对像素电极的偏置电压的控制从而控制图像显示，绝缘层150隔绝第一外围走线102、第二外围走线104与外围导电层以避免数据线与像素电极以除通过薄膜晶体管以外的方式电连接导致显示异常。

s204、分别在第一外围走线102和隔垫层130背离基板的一侧形成外围导电层12。

外围导电层包括第一外围导电层122与第二外围导电层124，具体的，第一外围导电层122与第二外围导电层124在外围区域10b相互绝缘。

第一外围走线102与第二外围走线104交替排列，隔垫层130将位于第二外围走线104上的第二外围导电层124与位于第一外围走线102上的第一外围导电层122形成高度差，使第一外围导电层122与第二外围导电层124不易受到制作过程中的灰尘、微粒等杂质影响而相互连通发生短路，避免了外围区域10b出现生产缺陷导致显示异常的情况发生，提高了显示设备300的成品率，降低了生产成本。

以上所揭露的仅为本发明几种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。