专利名称：紫外线阻挡层的制作方法
技术领域：
本发明涉及一种半导体结构与半导体结构的制造方法。特别是，实施例涉及一种具有紫外线阻挡层的半导体与形成此种半导体的工艺。
背景技术：
随着半导体组件密度的提高，组件几何结构(geometry)持续地缩减，这些组件在尺寸上的需求越趋精确。等离子体工艺的技术运用在超大规模集成电路(ULSI)制造工艺，以符合这些需求，并且提供了蚀刻与沉积在方向性的改善与范围较窄的热预算控制。
等离子体工艺技术的例子包括等离子体植入、等离子体溅镀、物理气相沉积(PVD)、干式蚀刻以及化学气相沉积如等离子体辅助型化学气相沉积(PA CVD)、等离子体增强型化学气相沉积(PE CVD)与高密度等离子体化学气相沉积(HD CVD)。
然而，等离子体工艺的使用提高了半导体组件严重损伤的可能性，可能会导致那些半导体组件的性能(performance)恶化。再者，任何于等离子体工艺中产生的紫外线电磁辐射可能会影响半导体组件的表现(behavior)，特别是可能会减损浮动栅极晶体管的栅氧化层可靠性。
Seung-Chul Song等人于“Avoiding Plasma Induced Damage to GateOxide With a Conductive Top Film(CTF)on PECVD Contact Etch StopLayer”，IEEE公元2002年超大规模集成电路技术科技论文摘要研讨会(Symposium on VLSI Technology Digest of Technical Papers 2002)第72页，描述到，于接触蚀刻终止层上利用一层无掺杂硅薄膜用以减少等离子体诱发的损伤。
IEEE公元1999年99CH36296加州圣地亚哥，第37届国际可靠性物理年会(37thAnnual International Reliability Physics Symposium，San DiegoCalifornia，1999)第356页，Shuto等人提及氮化硅与氮氧化硅可以用来减轻等离子体诱发的损伤。
Ashburn等人于“Degradation of Deep Sub-Micron Isolation by VacuumUltraviolet Radiation from low temperature Back End Plasma-AssistedProcesses”，IEEE IEDM97第449页，叙述了等离子体工艺也会伤害到隔离氧化层。此种隔离氧化层的损伤在多晶硅覆盖的区域下可以被减轻。
然而，仍然存在这样一个需要，提供一种有效的紫外线阻挡层以制造半导体组件。
发明内容
依照本发明的第一部分，在于提供一种半导体结构的制造方法，此方法包括下列步骤提供一个初始半导体结构；于初始半导体结构上形成非硅层，在波长小于约300nm时，非硅层的消光系数(extinction coefficient)大于0；以及进行以等离子体为基础的制造工艺，以于非硅层上形成一层膜层，非硅层预防以等离子体为基础的制造工艺中所产生的紫外线辐射损伤此初始半导体结构。
在实施例中，波长介于约200～300nm时，非硅层的消光系数大于0。
在实施例中，波长小于约300nm时，非硅层的消光系数至少为0.03。
在实施例中，波长小于约300nm时，非硅层的消光系数至少为0.08。
在实施例中，非硅层的介电常数大于20左右。
在实施例中，非硅层的材质包括五氧化二钽、二氧化铪与二氧化铪钽中之至少一种。
在实施例中，非硅层是以原子层沉积法所形成的。
在实施例中，非硅层是在低于摄氏200度左右的温度下形成的。
在实施例中，半导体结构形成于内层介电层中。
在实施例中，其中提供初始半导体结构的步骤包括于半导体基底上形成一层隧道氧化层；以及于隧道氧化层上形成栅极结构。
在实施例中，提供初始半导体结构的步骤还包括于隧道氧化层与栅极结构上形成至少一层绝缘层。
在实施例中，此方法还包括于非硅层上形成一层绝缘层的这个步骤。
在实施例中，提供初始半导体基底的步骤还包括于隧道氧化层上与栅极结构下形成一层电荷存储层。
在实施例中，提供初始半导体基底的步骤还包括于隧道氧化层上形成一层氮化层；以及于氮化层上形成一层顶氧化层，其中氮化层与顶氧化层是位在栅极结构下。
在实施例中，栅极结构的材质包括多晶硅、多晶硅/金属硅化物复合物与钨中之至少一种。
在实施例中，提供初始半导体结构的步骤包括提供半导体基底上的表面；在低于此表面的半导体基底中形成掺杂区；以及于至少部分掺杂区中形成隔离结构。
在实施例中，隔离结构包括浅槽隔离(STI)与场氧化隔离(LOCOS)。
在实施例中，掺杂区包括N型区或P型区中之一个。
在实施例中，提供初始半导体基底的步骤包括提供半导体基底，此半导体基底上具有多条金属线。
在实施例中，这些金属线的材质包括铝、铝合金与铜中之至少一种。
依照本发明的第二部分，提供一种半导体结构，其包括初始半导体结构；一层非硅层，位于初始半导体结构上，在波长小于约300nm时，非硅层的消光系数大于0；以及以等离子体工艺形成的一层膜层，位于非硅层上。
依照本发明的第三部分，提供一种半导体结构的制造方法，此方法包括下列步骤提供初始半导体结构；于初始半导体结构上一层非硅层，非硅层的材质包括五氧化二钽、二氧化铪与二氧化铪坦中之至少一种；以及进行以等离子体为基础的工艺，以于非硅层上形成膜层，非硅层预防以等离子体为基础的工艺中所产生的紫外线辐射损伤此初始半导体结构。
依照本发明的第四部分，提供一种半导体结构，包括半导体结构；以及一层非硅层，位于半导体结构上，此非硅层的材质包括五氧化二钽、二氧化铪与二氧化钽铪中之至少一种。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举实施例，并配合附图，作详细说明如下。
本发明将会做进一步的说明，配合对应的图标参照实施例，其中图1为等离子体工艺中在200～300nm波长区段所产生的辐射光谱图；图2为依照实施例的紫外线阻挡层的消光系数对波长的曲线图；图3为依照实施例的半导体结构的制造方法流程图；图4表示依照一实施例，位于半导体结构上的紫外线阻挡层；图5表示依照一实施例的一种半导体组件，其具有覆盖了紫外线阻挡层的隔离结构；图6表示依照一实施例的一种半导体组件，其具有覆盖了紫外线阻挡层的栅极结构；以及图7表示依照一实施例的一种半导体组件，其具有覆盖了紫外线阻挡层的多条金属线。
主要组件标记说明10、20、30、40半导体组件12半导体基底14紫外线阻挡层
24掺杂区26表面28隔离结构34隧道氧化层36栅极结构40绝缘层44金属线S10、S20、S30、S40、S50步骤具体实施方式
如上所述，等离子体工艺常用于制造半导体组件。图1是出自于IEEE公元2002年超大规模集成电路技术科技论文摘要研讨会(Symposium onVLSI Technology Digest of Technical Papers 2002)，Seung-Chul Song等人所著的“Avoiding Plasma Induced Damage to Gate Oxide With a ConductiveTop Film(CTF)on PECVD Contact Etch Stop Layer”，显示了典型等离子体工艺中所产生的电磁辐射光谱。
如图上所示，等离子体工艺期间产生了具有波长范围自200～800nm(约4.96～1.65eV)的光子。
比尔-朗伯定律(Beer-Lambert law)描述了一层膜层对于电磁辐射的吸收I＝I0*e-αd其中，I0代表电磁辐射通过膜层之前的初始强度；I代表电磁辐射通过膜层后的强度，d代表膜层厚度；而α代表吸收系数。
I/I0这个比率表示电磁辐射成功通过膜层的百分比。
吸收系数也可以表示如下α(4πK)/λ
其中K代表消光系数，λ代表波长。消光系数K是一个无方向性的量值。
典型半导体结构(例如在界面具有一层栅氧化层)中硅/二氧化硅的能障(barrier)具有约为4.3eV的能带间隙(band gap)。入射光子的能量大于约4.3eV(也就是说波长小于约290nm)者，可能会使得电子被激发，克服硅/二氧化硅的能障，并且射入二氧化硅中。这类电子的入射降低了组件表现(behavior)与栅氧化层的可靠性。
图2为依照一实施例的一种典型的半导体结构的制造方法流程图，此实施例利用一层紫外线阻挡层来预防等离子体工艺中的损伤。
在步骤S10，形成初始半导体结构，例如是金属氧化物半导体(MOS)或互补式金属氧化物半导体(CMOS)之后，利用自行对准金属硅化物工艺形成金属硅化物接触，以提供对于源极、漏极与多晶硅栅极区域进行欧姆式接触。所属技术领域的技术人员应知，初始半导体结构不需要是组件，也可以是隔离结构或者仅只是基底。
在步骤S20，形成了接触蚀刻终止层。
在步骤S30，于高真空状况下，以原子层沉积法形成一层紫外线阻挡层。紫外线阻挡层的厚度一般为5～200埃。基底(在本例中为蚀刻终止层)暴露于第一分子前驱物中。第一分子前驱物通过化学吸附而停留在表面。导入第二分子前驱物与第一分子前驱物反应。第一与第二前驱物之间发生了交换反应，并且形成副产物。交换反应是自限性的(self-limiting)。这个反应可以表示如下
其中ML2是第一前驱物，AN2是第二前驱物，MA(film)是紫外线阻挡层，LN是副产物。
重复这个工艺可以生成更厚的薄膜。Sundrew Technologies申请的美国专利申请案公开号US 2003/0168001 A1中，对于原子层沉积法生成薄膜的技术有更详细地记载。
五氧化二钽、二氧化铪与二氧化铪钽都是用来作为紫外线阻挡层的合适材质。图3出自于公元2000年6月1日，慕尼黑，《天文望远镜与仪器》，N Thomas与J Wolfe的文章”UV-Shifted Durable Silver Coating forAstronomical Mirrors”，显示了消光系数对五氧化二钽、二氧化铪与二氧化铪钽波长的曲线图。
如图所示，五氧化二钽、二氧化铪与二氧化铪钽在波长范围小于约400nm时，其消光系数大于0而小于约1.5。特别是在波长小于约300nm时，五氧化二钽的消光系数大于约0.08，二氧化铪钽的消光系数大于约0.03。所以，五氧化二钽会是作为紫外线阻挡层材质的较佳化合物。五氧化二钽、二氧化铪与二氧化铪钽的介电常数也大于约25。
据此，五氧化二钽层使用五碘化钽和氧气为前驱物(第一前驱物)与个别的氧化剂(第二前驱物)，在芯片温度介于约摄氏25～200度之间，以原子层沉积法而生成。通过原子层沉积法，工艺温度可以维持在相对低温，因而得以保护任何已经形成的组件结构。
二氧化铪层可以用四氯化铪与水蒸气为前驱物(第一前驱物)与个别的氧化剂(第二前驱物)，在芯片温度介于约摄氏25～200度之间生成。
回到图2，在步骤S40，以高密度等离子体法沉积一层金属前介电层(pre-metal dielectric)。在高密度等离子体法的过程中，产生的光子可能会损伤下面的半导体结构。不过，由于紫外线阻挡层的存在，帮助预防光子传送至下面的半导体结构，减轻了损伤。选择在光子能量范围内具有消光系数的紫外线阻挡层，这个能量范围内的光子会导致伤害性空穴对的形成，因而损害组件表现(behavior)或降低栅氧化层的可靠性。
在步骤S50，进行化学机械研磨使得表面平坦化，并且定义出金属内连线的图案。
尽管上述工艺形成特定的组件结构，可以理解的是此技术能够很轻易地应用于很广泛的半导体结构制造中，将紫外线阻挡层用于初始半导体结构上，更详细的说明参照下列图4～图7。
图4显示了半导体组件10的部分剖面图。半导体组件10包括半导体基底12。以原子层沉积法形成的紫外线阻挡层14位于半导体基底12上。
紫外线阻挡层14可能是由一层或更多层包含五氧化二钽、二氧化铪与二氧化铪钽所组成的。在另一实施例中，于半导体基底12上、紫外线阻挡层14下可能会有一层或好几层。
图5显示了半导体组件20，其具有覆盖了紫外线阻挡层14的隔离结构28。半导体组件20包括半导体基底12，两个掺杂区24位于基底12中(低于基底12的顶部表面26)以及两个掺杂区24中间的隔离结构28，其形成于每个掺杂区24中的一部分。这两个掺杂区24是通过植入或扩散而于基底12中形成。掺杂区24可以是N型或是P型掺杂区。隔离结构28包括浅槽隔离和场氧化隔离中之一种。
紫外线阻挡层14形成于基底22上，覆盖两个掺杂区24与隔离结构28。紫外线阻挡层14是在高度真空的状况下以原子层沉积法所形成的。例如，五氧化二钽层是使用五碘化钽和氧气为前驱物(第一前驱物)与个别的氧化剂(第二前驱物)，在芯片温度介于约摄氏25～200度之间，以原子层沉积法生成的。同样地，二氧化铪层可以是使用四氯化铪和水蒸气为前驱物与个别的氧化剂，在芯片温度介于约摄氏25～200度之间，以原子层沉积法生成。在波长小于约400nm的范围，紫外线阻挡层14的消光系数大于0、小于约1.4。紫外线阻挡层14阻挡住任何后续等离子体工艺中产生的真空紫外线辐射，此外，等离子体工艺还可能于隔离结构28的氧化物中导致正电荷的形成，因而降低其隔离特性。形成紫外线阻挡层所用的低温有助于将半导体组件20的源极/漏极串联电阻降至最低。紫外线阻挡层14可以是由一层或多层包含五氧化二钽、二氧化铪与二氧化铪钽所组成的。在另一实施例中，半导体基底12上、紫外线阻挡层14下可能会有一层或好几层。
参照图6，表示另一个半导体组件30。半导体组件30包括位于半导体基底12上的一层隧道氧化层34。栅极结构36位于隧道氧化层34上。紫外线阻挡层14位于栅极结构36与隧道氧化层34上。绝缘层40位于紫外线阻挡层14上。隧道氧化层34形成于半导体基底12上。栅极结构形成于隧道氧化层34上。紫外线阻挡层14以原子层沉积法形成于基底12上，覆盖住栅极结构36与隧道氧化层34。
栅极结构36的材质包括多晶硅、多晶硅/金属硅化物复合物与钨中之一种。
紫外线阻挡层14是由高介电常数的介电材料所组成的，其包括一层或更多层包含五氧化二钽、二氧化铪与二氧化铪钽。紫外线阻挡层14的介电常数大于约25。紫外线阻挡层14是在高度真空状况下以原子层沉积法所形成的。例如，五氧化二钽层是使用五碘化钽和氧气为前驱物(第一前驱物)与个别的氧化剂(第二前驱物)，在芯片温度介于约摄氏25～200度之间，以原子层沉积法生成的。同样地，二氧化铪层可以是用四氯化铪和水蒸气为前驱物与个别的氧化剂，在芯片温度介于约摄氏25～200度之间，以原子层沉积法而生成。在波长小于约400nm的范围，紫外线阻挡层14的消光系数大于0、小于约1.4。
以等离子体增强工艺形成的绝缘层40是位于紫外线阻挡层38上。紫外线阻挡层14挡住等离子体工艺中，例如在形成绝缘层40的期间，所产生的真空紫外线辐射，并且预防正电荷于隔离结构28的氧化物中形成，否则正电荷的形成会降低组件表现。
在一实施例中，还包括一层电荷存储层(未表示)，例如是位于隧道氧化层34上、栅极结构36下方的氮化层与顶氧化层(未表示)。在另一实施例中，绝缘层(未表示)位于隧道氧化层34与栅极结构36上，且位于紫外线阻挡层14下方。
图7表示半导体组件40，其具有覆盖了一层紫外线阻挡层14的多条金属线44。组件40包括半导体基底12、基底12上的多条金属线44以及位于金属线44上的紫外线阻挡层14。紫外线阻挡层14上有一层绝缘层40。
金属线44的材质包括铝、铝合金、铜与铜合金。多个绝缘层与导体层(未表示)可能是形成于半导体基底12上与金属线44下。紫外线阻挡层14可能是由高介电材料所组成的，其包括一层或更多层含有五氧化二钽、二氧化铪与二氧化铪钽。紫外线阻挡层14的介电常数大于约25。
紫外线阻挡层14是以原子层沉积法形成于基底12上，且覆盖住金属线44。紫外线阻挡层14是在高度真空的状况下以原子层沉积法所形成的。例如，二氧化铪层是使用四氯化铪和水蒸气为前驱物与个别的氧化剂，在芯片温度介于约摄氏25～200度之间，以原子层沉积法而生成。在波长小于约400nm的范围，紫外线阻挡层14的消光系数大于0、小于约1.4。
绝缘层40是介电材料，其位于紫外线阻挡层14上，以等离子体增强工艺而形成。紫外线阻挡层14阻挡了等离子体工艺，如形成绝缘层40的过程中，所产生的真空紫外线辐射，并且预防正电荷的形成，否则会降低组件表现(behavior)。
综上所述，其提供一项技术形成各种具有紫外线阻挡层的半导体结构或是组件。紫外线阻挡层可以轻易地于低温下以多种材料制造而成。紫外线阻挡层的提供有助于减少肇因子后续等离子体工艺中的损伤。这是因为紫外线阻挡层吸收了那些波长会造成损伤，由等离子体工艺中所产生的光子。因此，通过使用紫外线阻挡层，举例而言，任何制造完成前或是存有栅氧化层者，即使有后续的等离子体工艺，仍然可以维持其质量与完整。另外，由于紫外线阻挡层可以于低温下形成，因此当紫外线阻挡层形成时，任何现存的初始半导体结构的完整性都不会受到波及。此外，因为紫外线阻挡层可以方便而轻易地形成，所以它可以用在相当多的情形之下，而不会局限于用在任何特定的半导体结构上，例如，它不仅能用来保护栅氧化层，还可以保护隔离结构或是其它结构。
虽然本发明已以实施例披露如上，然其并非用以限定本发明，在本发明的范围内，当可作些许的更动与改进。例如，在不脱离本发明的范围内，下列各从属权利要求特征可以与各独立权利要求特征作成各种的结合。因此本发明的保护范围当视权利要求所界定者为准。
权利要求
1.一种半导体结构的制造方法，其特征是该方法包括下列步骤提供初始半导体结构；于该初始半导体结构上形成非硅层，在波长小于300nm时，该非硅层的消光系数大于0；以及进行以等离子体为基础的工艺，以于该非硅层上形成膜层，该非硅层预防该以等离子体为基础的工艺中所产生的紫外线辐射损伤该初始半导体结构。
2.根据权利要求1所述的半导体结构的制造方法，其特征是在波长介于200～300nm时，该非硅层的消光系数大于0。
3.根据权利要求2所述的半导体结构的制造方法，其特征是在波长小于300nm时，该非硅层的消光系数至少为0.03。
4.根据权利要求2所述的半导体结构的制造方法，其特征是在波长小于300nm时，该非硅层的消光系数至少为0.08。
5.根据权利要求1所述的半导体结构的制造方法，其特征是该非硅层的介电常数大于20。
6.根据权利要求1所述的半导体结构的制造方法，其特征是该非硅层的材质包括五氧化二钽、二氧化铪与二氧化铪钽中之至少一种。
7.根据权利要求1所述的半导体结构的制造方法，其特征是该非硅层是以原子层沉积法所形成的。
8.根据权利要求7所述的半导体结构的制造方法，其特征是该非硅层是在低于摄氏200度的温度下形成的。
9.根据权利要求1所述的半导体结构的制造方法，其特征是该半导体结构形成于内层介电层中。
10.根据权利要求1所述的半导体结构的制造方法，其特征是提供该初始半导体结构的该步骤包括于半导体基底上形成隧道氧化层；以及于该隧道氧化层上形成栅极结构。
11.根据权利要求10所述的半导体结构的制造方法，其特征是提供该初始半导体结构的该步骤还包括于该隧道氧化层与该栅极结构上形成至少一层绝缘层。
12.根据权利要求1所述的半导体结构的制造方法，其特征是还包括下列步骤于该非硅层上形成绝缘层。
13.根据权利要求10所述的半导体结构的制造方法，其特征是提供该初始半导体结构的该步骤还包括于该隧道氧化层上与该栅极结构下形成电荷存储层。
14.根据权利要求10所述的半导体结构的制造方法，其特征是提供该初始半导体结构的步骤还包括于该隧道氧化层上形成氮化层；以及于该氮化层上形成顶氧化层，其中该氮化层与该顶氧化层是位在该栅极结构下。
15.根据权利要求10所述的半导体结构的制造方法，其特征是该栅极结构的材质包括多晶硅、多晶硅/金属硅化物复合物与钨中之至少一种。
16.根据权利要求1所述的半导体结构的制造方法，其特征是提供该初始半导体结构的该步骤包括提供半导体基底上的表面；在低于该表面的该半导体基底中形成掺杂区；以及于至少部分该掺杂区中形成隔离结构。
17.根据权利要求16所述的半导体结构的制造方法，其特征是该隔离结构包括浅槽隔离与场氧化隔离。
18.根据权利要求16所述的半导体结构的制造方法，其特征是该掺杂区包括N型区或P型区中之一个。
19.根据权利要求1所述的半导体结构的制造方法，其特征是提供该初始半导体基底的该步骤包括提供半导体基底，该半导体基底上有多条金属线。
20.根据权利要求19所述的半导体结构的制造方法，其特征是上述金属线的材质包括铝、铝合金与铜中之至少一种。
21.一种半导体结构的制造方法，其特征是该方法包括下列步骤提供初始半导体结构；于该初始半导体结构上形成非硅层，该非硅层的材质包括五氧化二钽、二氧化铪与二氧化铪坦中之至少一种；以及进行以等离子体为基础的工艺，以于该非硅层上形成膜层，该非硅层预防该以等离子体为基础的工艺中所产生的紫外线辐射损伤该初始半导体结构。
22.一种半导体结构，其特征是包括初始半导体结构；非硅层，位于该初始半导体结构上，在波长小于300nm时，该非硅层的消光系数大于0；以及以等离子体工艺形成的膜层，位于该非硅层上。
23.根据权利要求22所述的半导体结构，其特征是在波长介于200～300nm时，该非硅层的消光系数大于0。
24.根据权利要求22所述的半导体结构，其特征是在波长小于300nm时，该非硅层的消光系数至少为0.03。
25.根据权利要求22所述的半导体结构，其特征是在波长小于300nm时，该非硅层的消光系数至少为0.08。
26.根据权利要求22所述的半导体结构，其特征是该非硅层的介电常数大于20。
27.根据权利要求22所述的半导体结构，其特征是该非硅层的材质包括五氧化二钽、二氧化铪与二氧化铪钽中之至少一种。
28.根据权利要求22所述的半导体结构，其特征是该非硅层是以原子层沉积法所形成的。
29.根据权利要求28所述的半导体结构，其特征是该非硅层是在低于摄氏200度的温度下形成的。
30.根据权利要求22所述的半导体结构，其特征是该非硅层形成于内层介电层中。
31.根据权利要求22所述的半导体结构，其特征是该初始半导体结构包括隧道氧化层，位于半导体基底上；以及栅极结构，位于该隧道氧化层上。
32.根据权利要求31所述的半导体结构，其特征是该初始半导体结构还包括至少一层绝缘层，位于该隧道氧化层与该栅极结构上。
33.根据权利要求22所述的半导体结构，其特征是还包括绝缘层，位于该非硅层上。
34.根据权利要求31所述的半导体结构，其特征是该初始半导体结构还包括电荷存储层，位于该隧道氧化层上与该栅极结构下。
35.根据权利要求31所述的半导体结构，其特征是该初始半导体结构还包括氮化层，位于该隧道氧化层上；以及顶氧化层位于该氮化层上，其中该氮化层与该顶氧化层位于该栅极结构下方。
36.根据权利要求31所述的半导体结构，其特征是该栅极结构的材质包括多晶硅、多晶硅/金属硅化物复合物与钨中之至少一种。
37.根据权利要求22所述的半导体结构，其特征是该初始半导体结构包括位于半导体基底上的表面；掺杂区，位于低于该表面的该半导体基底中；以及隔离结构，位于至少部分该掺杂区中。
38.根据权利要求37所述的半导体结构，其特征是该隔离结构包括浅槽隔离与场氧化隔离。
39.根据权利要求37所述的半导体结构，其特征是该掺杂区包括N型区或P型区中之一个。
40.根据权利要求22所述的半导体结构，其特征是该初始半导体结构包括半导体基底，该半导体基底上有多条金属线。
41.根据权利要求40所述的半导体结构，其特征是上述金属线包括铝、铝合金与铜中之至少一种。
42.一种半导体结构，其特征是包括半导体结构；以及非硅层，位于该半导体结构上，该非硅层的材质包括五氧化二钽、二氧化铪与二氧化钽铪中之至少一种。
全文摘要
本文披露了半导体结构与其形成方法。此方法包括下列步骤提供初始半导体结构；于初始半导体结构上形成一层非硅层，此非硅层在波长小于约300nm时，具有大于0的消光系数；以及进行一个以等离子体为基础的工艺，于非硅层上形成一层膜层，此非硅层预防以等离子体为基础的工艺中所产生的紫外线辐射损伤初始半导体。
文档编号H01L29/78GK1734725SQ20051008502
公开日2006年2月15日 申请日期2005年7月19日 优先权日2004年7月23日
发明者骆统, 杨令武, 陈光钊 申请人:旺宏电子股份有限公司