专利名称：用于无源地稳定半导体元件的电源电压的装置的制作方法
技术领域：
本发明涉及用于无源地稳定半导体元件的电源电压的装置。
现有技术尽管原理上可应用于具有分开的布线区域的任何集成电路，但对本发明将关于集成数字电路加以说明。
出于成本的原因，在现在通用的数字电路的制造技术中数字电路的开发及设计的各个工作步骤均自动化地进行。在第一步骤中抽象地表达其功能及电路技术的结构。在以后的步骤中在使用程序库的情况下将该电路的抽象表达转换成物理的结构。该程序库为此包括抽象电路的频繁重复的部分电路的物理表显示。一个基本的部分电路是一个标准单元。一个典型的标准单元包括两个互补的晶体管，它们被设置成“推挽”结构。这些晶体管可用CMOS技术或用双极性技术制造。标准单元的供电通过一个电压源及一个电压源所属的地电位来实现。
图4中表示这种标准单元10的一个典型结构。它表示出两个互补的晶体管，一个n沟道类型23及一个p沟道类型33。在程序库中通常预给定了各个所需结构的定位、尺寸及掺杂。程序库的所示的标准单元结构规定对于一个CMOS技术的n沟道晶体管23，在一个n掺杂的第一半导体层3中导入了两个p掺杂区域20及22及在该n掺杂的第一层3的表面100上施加一个栅极结构21。此外设有两个n掺杂区域24及25，它们形成该n沟道晶体管的侧围。与n掺杂区域25相邻接地在n掺杂的第一层3中导入一个p掺杂的槽36。在该p掺杂的槽36中导入两个n掺杂区域30及32，它们构成p沟道晶体管的漏极及源极。此外在两个n掺杂区域30与32之间的表面100上施加一个栅极结构31。另外在程序库中还规定了一个正电源VDD与n掺杂区域24形成接触，及一个地电位连接Gnd与该p掺杂槽相接触。
各个标准单元10通过布线部分60-63彼此相耦接，由此实现电路的所需功能。布线部分60至63的布置既在所用标准单元的上方也在与标准单元10空间上横向分开的区域11中进行。但在标准单元的上面仅使用这样的布线，即这些布线应不受到标准单元内部的结构的阻挡，而在空间上分开的区域中所有布线平面可不受限制地被使用。
在标准单元10的每个开关过程时在VDD与地电位Gnd之间短时地流过一个增高的电流。该增高电流为一个横向电流的后果，该横向电流通过N沟道晶体管23及P沟道晶体管33的同时转换到导通或阻断状态而形成和/或由标准单元10中寄生电容的再充电引起。该电流必需通过电源电压VDD提供，及通过地电位连接Gnd流出。因为无论是电源电压还是地电位的接线均具有电感，所以当通过标准单元10的电流上升或下降时在电源线中形成一个电压脉冲。这意味着，在标准单元10每次开关时在电源线中形成一个电压尖峰。因为在数字电路中通常是许多标准单元10彼此同步地开关，所以在电源线上将得到大幅值的电压尖峰。这些电路必需被这样地设计，以使得电压尖峰保持在一个临界值以下，在该临界值上它对电路功能无不利影响。为了使电压峰值限制在临界值以下已公知了多个装置。
大面积的电源线由于它的电感较小可减小电压峰值的高度。但大的面积占用量对于元件所需的较高集成度是不利的。
在电源线VDD及接地线Gnd上连接着附加电容器、即所谓的支持电容(Stützkapazitten)。在传统的技术中这些附加电容器在集成电路(IC)或元件的外部尽可能位于电源线及地电位导体的附近。但出于成本的原因连接另外的元件是不希望的，此外由此降低印刷电路板上可达到的集成度。
电容器可被集成在IC内部在引起电压尖峰的元件附近。该支持电容器的制造需要独自的过程步骤，这因此会导致IC的成本增加。人们试图避开该缺点，其方式是不允许附加的过程步骤，而必需在IC内部对电容器提供附加位置。这减小了可能的集成密度及这本身导致了IC的成本增大。
此外公知了，在一个p掺杂衬底1与一个强n掺杂埋层2之间的交界面102(见图4)上形成一个阻挡层电容。该阻挡层电容通过n掺杂材料构成的垂直连接部分40与正电源电压VDD连接。由于连接部分40的长度小，它具有小的电感。此外，由于大的交界面102，阻挡层的电容量大。基于所述的两点可达到正电源电压VDD上电压尖峰的有效抑制。其缺点是，以此方式仅可达到对正电源电压的支持。阻挡正电源电压VDD的直流电压分量的、n掺杂的埋层2至p掺杂的衬底的NP结基于地电位的极性则是导通的。因此使地电位连接到埋设的n掺杂层及利用交界层102的电容是不可能的。
本发明的任务在于，在半导体元件内部实现附加的支持电容，它无需附加的横向位置需求并可用传统的制造方法来集成。
根据本发明该任务通过权利要求1中给出的装置被解决。
本发明的优点根据本发明的装置的优点尤其在于，可实现半导体元件的标准元件的电源地电位和/或电源电压的稳定。该半导体元件具有一个用于带有有源元件的标准单元的第一横向区域，该第一横向区域与一个第二横向区域相邻接，在第二横向区域中各个标准单元彼此被接线。一个标准单元具有至少一个第一沟道类型的晶体管及至少一个第二沟道类型的晶体管。标准单元具有一个第一接触部分，它与一个电源电压的极性相连接。该第一接触部分与第一层形成导电连接，该第一层具有第一导电类型的半导体衬底，在该衬底导入至少一个第一沟道类型的晶体管。电源电压的一个第二极性施加在标准单元的一个第二部分上。该接触部分与一个槽形成导电连接，该槽具有第二导电类型的半导体材料。在该槽中导入至少一个第二沟道类型的晶体管。在第一层及一个具有第二导电类型的半导体材料的衬底之间直接地导入一个埋层，该埋层具有第一导电类型。在第二横向区域中进行标准单元的布线。在第一层中在第二横向区域内导入了第一和/或第二类型的一个或多个支持区域(Stützbereiche)，它们具有第二导电类型。第一类型的支持区域与具有第二导电类型的槽直接邻接。构成在第一支持区域与第一层之间的阻挡层电容加在槽与第一层之间的阻挡层电容上。第二支持区域通过垂直连接部分与第二导电类型的衬底相连接及不与槽形成接触。在第二支持区域与第一层之间的阻挡层的电容与大的电荷存储及与由此带来的衬底1的稳定电位相联系及由此稳定了第一层3的电位。
在从属权利要求中可得到在权利要求1中给出的装置的有利的进一步构型及改进。
根据本发明的一个进一步构型考虑第一稳定区域和/或第二稳定区域具有一个大的表面。通过大的表面可实现大的阻挡层电容及由此实现电源电压的很好的稳定。
根据本发明的一个进一步构型考虑第一稳定区域和/或第二稳定区域具有多个薄层。这些薄层可用传统的结构化技术来制造并且以有利的方式增大稳定区域的表面。
根据本发明的一个进一步构型考虑稳定区域被埋在第一层中。这一方面增大稳定区域的表面，另一方面可通过距离的增大来减小布线部分与阻挡层电容之间的电容性影响。
根据本发明的另一进一步构型考虑稳定区域的至少一个直接地与第三接触部分连接，在该第三施加有部分上接触电源电压的第二极性。
阻挡层的电容随着稳定区域掺杂浓度的增大而增大。因此根据本发明的另一进一步构型考虑在稳定区域中具有高的掺杂材料浓度。
根据本发明的另一进一步构型考虑电源电压的第一极性为正的及第二极性为地电位。
本发明的实施例被表示在附图中及在以下的说明中对其进行详细描述。
附图附图表示
图1本发明一个实施形式的部分截面的示意性视图；图2本发明另一实施形式的部分截面的示意性视图；图3本发明另一实施形式的部分截面的示意性视图；及图4用于说明存在问题的示意性视图。
在这些附图中相同的参考标号表示相同或功能相同的组成部分。
实施例的说明图1表示本发明一个实施形式的部分截面的示意性视图。图1表示出一个p掺杂的衬底1。在衬底1上，在面102上施加了一个n掺杂层2。该层2在下面被称为埋层(“burried layer”)。在该埋层2上施加了一个n掺杂的第一层3。在第一层3的背离衬底1的上表面100中引入多个结构。这些结构根据其功能可被分成两类标准单元10及布线沟道11。标准单元10典型地沿横向布置。典型地，与一列标准单元10平行地延伸着另外的标准单元10’。在图1的视图中该横向相应于与图面垂直的方向。标准单元10的布线60-63主要在布线沟道11中实现，布线沟道在横向上与标准单元分界。这些布线延伸在第一层3的上表面100的上面。标准单元10的列式布置是示范性的。也可考虑这样的横向布置，其区别仅是布线沟道11在空间上与标准单元10分界。
所示实施形式的标准单元10由一个n沟道MOSFET 23及一个p沟道MOSFET 33，一个正电源电压VDD及一个地电位Gnd组成。n沟道MOSFET 23由两个p掺杂区域20，22构成，它们被引入在n掺杂层3的上表面100内，其中在两个p掺杂区域20，22之间的区域的上面施加一个栅极结构21。此外在n掺杂衬底3中还引入了两个n掺杂区域24及25，它们在横向上与p掺杂区域20及22相邻接。为了制造一个p沟道MOSFET，它由两个n掺杂区域30及32及一个栅极区域31组成，该栅极区域位于两个n掺杂区域30及32之间的区域的上面，在第一步骤中在n掺杂层3中引入一个p掺杂槽36。在该p掺杂槽中引入n掺杂区域30及32，其中在这些n掺杂区域之间为p掺杂材料。
在表面100上设置的及与n掺杂区域24导电地连接的一个接触区域上施加电源电压VDD。通过一个第二接触区域实现地电位的连接，该第二接触区域也被施加在表面100上并且与p掺杂槽36接触。
电源电压VDD的接触区域通过一个垂直的n掺杂连接部分40(“Sinker”)与一个被掩埋的强n掺杂层2相连接，该n掺杂层2与n掺杂层3以背离上表面100的面101为界。埋层2具有与p掺杂衬底1的一个交界面。在该交界面上构成一个阻挡层102。阻挡层102具有电容，该电容与阻挡层102的面积成比例。该阻挡层102的电容的n掺杂面通过垂直连接部分40与电源电压VDD相连接。垂直连接部分40被这样地制造，即它具有高电导率及具有小电感。这可实现正电源电压VDD的稳定。
在p掺杂槽36与n掺杂层3的交界面之间构成了一个第二阻挡层103。第二阻挡层的相反极性使它可用于电源地电位Gnd的稳定。但不利的是第二阻挡层103的表面小。该表面受到p掺杂槽36的尺寸的限制。
标准单元10的结构应尽可能紧凑，以便在一个元件中在尽可能小的面积上设置许多个标准单元10。因此p沟道MOSFET被这样地构造，以致它占据尽可能小的面积，这就是说，在程序库中p掺杂槽36具有为了实现一个p沟道MOSFET所必需的最小可能尺寸。为了实现较大的阳挡层103，p掺杂槽36的加大会使每个标准单元10的横向尺寸增大。但位置需要量的增大是不希望的。
在本发明的一个优选实施形式中，在n掺杂层3中与区域36邻接地引入另一p掺杂区域50。该区域在下面被称为稳定区域。有利地，该稳定区域50位于布线沟道11的下面。典型地，在布线沟道11下面没有n掺杂层3的任何结构。通过稳定区域50与p掺杂槽36的接触使阻挡层103增大一个阻挡层105。这将导致阻挡层的电容量增大及由此可使电源地电位Gnd的稳定得到改善。
在布线沟道11的下面引入稳定区域50不等同于槽36的直接增大。其主要优点在于，对于典型使用的用电路程序库的设计方法，标准单元的结构不被改变及由此保持它的最小尺寸。此外在布线沟道11下面引入稳定区域50不需要对于布线60-63的设计方法的改变。其原因此外在于在布线11下面在第一层3中迄今未引入任何结构。因此p掺杂的稳定区域50的设计是与半导体技术的典型方法步骤相兼容的及可以组合在这些方法步骤中。
因为对于阻挡层105的电容起决定作用的是阻挡层105的表面积，所以在本发明的另一实施形式中可横向地和/或垂直地结构化p掺杂的稳定区域50。有利地，该构型是这样的，即p掺杂的稳定区域50的表面具有尽可能大的表面及还构成一个相关联的区域。一个可能的构型在于p掺杂的稳定区域50设置有多个薄层，它们与p掺杂槽36相接触。此外p掺杂的稳定区域50可埋设在n掺杂层3中，其中p掺杂的稳定区域50与p掺杂槽36相接触。
图2表示本发明另一实施形式的部分截面的示意性视图。该实施形式也具有标准单元10及布线沟道11。在布线沟道11的下面在n掺杂区域3中引入一个p掺杂的稳定区域51。该p掺杂的稳定区域51不与p沟道MOSFET 33的p掺杂槽36形成接触。通过一个垂直的p掺杂连接部分52使p掺杂的稳定区域51与p掺杂衬底1相连接。
在p掺杂的稳定区域51与n掺杂层3之间形成一个阻挡层106。该阻挡层的电容使p掺杂衬底1的电位容性地耦合到n掺杂的第一层3的电位上。因为衬底1具有一个大的电荷存储器及一个稳定的电位，以此方式使第一层3的电位稳定。第一层3又与电源电压VDD形成直接的接触或者还与n沟道MOSFET形成直接接触，以致减小了电源电压VDD的波动。以此方式，通过垂直连接部分52与衬底1相连接的p掺杂的稳定区域51稳定了正的电源电压VDD。如图2中所示地，p掺杂的稳定区域51的构型可为一个槽，但既有横向的也有垂直的结构，以便实现阻挡层106的尽可能大的表面。垂直的P掺杂连接部分52也构成一个阻挡层107。
图3表示本发明另一实施形式的部分截面的示意性视图。该实施形式具有一个p掺杂的稳定区域54，它与p沟道MOSFET的p掺杂槽相交邻接。如对于图1所述地，该p掺杂的稳定区域54被引入在连接部分的下面。如对于图1所述地，这支持了电源电位Gnd。附加地，在布线部分11的下面引入一个第二p掺杂的稳定区域53，该稳定区域通过p掺杂的垂直连接部分52与p掺杂衬底1相连接。如对于图2所述地，p掺杂的稳定区域53稳定了n掺杂区域3的电位及由此也稳定了电源电压VDD。直接地在布线部分11下面的层3区域的构型被这样构成，即供电(电源电压VDD，电源地电位Gnd)被更强地稳定，其方式是稳定区域53或54相应地占有更大的体积，这将视两个供电部分中哪个受到更大的负荷而定。
虽然借助优选实施例对本发明作出描述，但本发明不局限于这些实施例上，而可用多种方式和方法变换。
这些层的导电类型可由相应的其它导电类型来取代。在这方面此外可考虑支持负的电源电压。
首先本发明不应被限制在具有由两个晶体管组成的标准单元的元件上。这些元件仅是出于简化说明的原因而作的选择。标准单元也可由多个晶体管和/或无源元件构成。
参考标号表1 p掺杂衬底2 n掺杂的埋层3 n掺杂的第一层10，10’ 标准单元11布线沟道20，22p掺杂的区域21栅极23n沟道晶体管24，25n掺杂的区域30，32n掺杂的区域31栅极33p沟道晶体管36p掺杂的槽60-63 布线部分40垂直的连接部分52垂直的连接部分50,51,53,54 p掺杂的支持区域100 上分界面101 分界面102，103 阻挡层105-110 阻挡层VDD 正的电源电压Gnd 接地连接
权利要求
1.半导体装置，具有第二导电类型(p)的一个衬底(1)，第一导电类型(n)的一个埋层(2)及第一导电类型(n)的一个第一层(3)，其中在第一横向区域(10)中设置有带有源元件的标准单元，其中一个标准单元具有至少一个第一导电类型(n)的晶体管(33)及至少一个第二导电类型(p)的晶体管(23)，其中所述第二导电类型(p)的晶体管被引入到该第一层(3)中及所述第一导电类型(n)的晶体管被引入到一个由第二导电类型(p)的半导体材料构成的槽(36)中，其中该槽(36)被引入到该第一层(3)中，其中该标准单元通过一个电源电压供电，其中在一个与该第一层(3)导电地连接的第一接触部分上施加有该电源电压的一个第一极性(VDD)，及在一个与该槽(36)导电地连接的第二接触部分上施加有第二极性(Gnd)，其中在该第一层(3)的上面在第二横向区域(11)中导引着用于与标准单元连接的布线(60，61，62)并且在第二横向区域(11)中不设置有源元件，其中在该第一层(3)中在所述第二横向区域(11)内导入由第一导电类型的半导体材料构成的第一稳定区域(50，54)和/或第二稳定区域(51，53)，其中在这些稳定区域(50，51，53，54)与该第一层(3)之间的交界面(105-110)上构成阻挡层电容，其中这些第一稳定区域(50，54)与该槽(36)相邻接和/或其中这些第二稳定区域(51，53)通过一个由第一导电类型(n)的半导体材料构成的垂直连接部分(52)与由该第一导电类型(n)构成的衬底(1)相连接。
2.根据权利要求1的装置，其特征在于，这些第一稳定区域(50，54)和/或第二稳定区域(51，53)具有一个大的表面。
3.根据权利要求2的装置，其特征在于，这些第一稳定区域(50，54)和/或第二稳定区域(51，53)具有多个薄层。
4.根据以上权利要求中一项的装置，其特征在于，这些稳定区域(50-54)被埋在该第一层(3)中。
5.根据权利要求1至3中一项的装置，其特征在于，这些稳定区域(50-54)直接地与一个第三接触部分连接，在该第三接触部分上施加有该电源电压的该第二极性(Gnd)。
6.根据以上权利要求中一项的装置，其特征在于，这些稳定区域(50-54)具有高的掺杂材料浓度。
7.根据以上权利要求中一项的装置，其特征在于，该电源电压的第一极性(VDD)相对第二极性(Gnd)具有正电位。
全文摘要
本发明涉及用于无源地稳定半导体元件中的电源电压的装置。在用于元件的标准单元10的布线的横向区域11内，在第一导电类型n的第一层3中导入由第二导电类型p构成的区域53，54。在此情况下在交界面上构成阻挡层，这些阻挡层的电容用于支持电源电压V
文档编号H01L27/02GK1981380SQ200580022890
公开日2007年6月13日 申请日期2005年5月31日 优先权日2004年7月7日
发明者温科·马罗尔特, 拉尔夫-埃克哈德·斯特凡 申请人:罗伯特·博世有限公司