获取和集成纳米线的系统和方法

专利名称：获取和集成纳米线的系统和方法
获取和集成纳米线的系统和方法
背景技术：
发明领域
本发明涉及纳米线，并且更具体而言，涉及纳米线的获取和集成。
背景技术：
纳米材料，特别是纳米线具有推动全新一代电子器件的潜力。例如， 在一些情况下，已经提供了纳米材料的应用，利用那些材料的独特和感兴 趣的性能，比用作单个组件所要求的单个元件更多地用作整体材料。例如
Duan等，Nature 425:274-278 (2003年9月)公开了一种用于大面积电子衬底 如显示器、天线等的纳米线基晶体管，其采用整体加工、取向的半导体纳 米线膜或层，代替刚性的半导体晶片。结果是性能同等(par)于单晶晶片衬 底的电子衬底，其可以使用常规和比用来制造更差性能非晶性半导体的那 些方法更便宜的方法进行制造，其还对于变化的体系结构如挠性和/或成型 材料更顺从。
在另一个实例中，已经描述了将整体加工的纳米晶体用作光电器件的 挠性和有效活性层。特别是，在空穴传导基质中提供量子约束半导体晶体 (提供II型带隙位移)的能力，使得能够制备光活性层，所述的光活性层可 以被用作光伏器件或光电检测器。在安置于活性复合材料中时，使用标准 的膜涂布工艺，简单地加工这些纳米材料。例如，参见于2003年9月4 曰提交的美国专利申请10/656,802号，通过引用而以其全部内容结合在此。
根据纳米线和其它纳米材料的这些应用，新工艺要求是提供基本上是 沿着给定轴取向的纳米线的膜的能力。用于这种取向的技术已经详细描述 于例如国际公布WO 03/085700、 WO 03/085701和WO 2004/032191,以及 于2003年9月25日提交的美国专利申请10/673,092中，这些专利文件通 过引用而以它们的全部内容结合在此。
对于这种新一代基于纳米结构的电子器件出现的主要障碍是有效地 生长具有一致特性的纳米线和其它纳米结构的能力。获取和集成纳米线的 现有方法不便于大规模生产，并且不产生一致的纳米线性能特性，并且可 以进行改善，以产生基于纳米线的更好器件性能。
所需要的是，便于大规模生产、得到一致纳米线性能特性和产生改进 的器件性能的纳米线获取和集成的系统和方法。
发明概述
本发明提供在基于纳米线的器件中，便于大规模生产、得到一致纳米 线性能特性和产生改进的器件性能的纳米线获取和集成的方法。
在本发明的第一方面，提供一种获取纳米线的方法。该方法包括提 供其上沉积有第一牺牲层的第一衬底，所述的第一牺牲层相对于第一半导 体材料可以被选择性溶解，在第一牺牲层上生长纳米线群，所述的纳米线 包含第一半导体材料，并且在不溶解纳米线的情况下选择性溶解牺牲层， 以从第一衬底上释放纳米线群。
在另--方面，本发明提供一种获取纳米线的方法，该方法包括提供 附着于生长衬底表面上的半导体纳米线群，将纳米线群暴露于蚀刻剂，以 从纳米线群中除去牺牲层，并且从生长衬底上获取纳米线群。牺牲层可以 包含例如在衬底上沉积的氧化物层、氮化硅层、光致抗蚀剂层等。
在本发明的另一方面，提供一种以基本对齐的定向向第一表面上沉积 纳米线的方法。该方法包括提供第一表面，所述的第一表面是圆柱体的 外表面，放置圆柱体的部分外表面与纳米线的流体悬浮体接触，并且滚动 圆柱体，从而使第一表面的不同部分从纳米线的流体悬浮体中进出。
在本发明的相关方面，公开了一种以基本上对齐的定向向衬底的第一 表面上涂布纳米线的方法。该方法包括提供具有外表面和轴的涂布辊， 将涂布辊围绕其轴旋转，以至少放置辊的部分外表面与纳米线的流体悬浮 体接触，并且相对于旋转的涂布辊平移衬底的第一表面，以用纳米线的流 体悬浮体涂布衬底的第一表面。
例如，涂布辊可以是以下涂布机的部分标准直接或反式凹板式涂布 机，或者是本领域的普通技术人员所知的其它任何适宜的涂布机。可以构 造涂布辊，以在与衬底的移动方向相同或相反的方向上旋转。涂布辊和衬 底表面之间的相对运动有助于将一致量的纳米线涂布材料从辊上转移至 衬底上，从而用基本上对齐的纳米线涂布衬底。涂布材料可以由在适宜溶 剂中的纳米线组成，或者可以有另外的稳定剂、粘合剂、表面活性剂等， 它们可以用来产生适宜的纳米线涂层。可以由凹板式辊以常规方式进行纳 米线涂布溶液的计量。在再一方面，本发明提供一种向衬底的第一表面上沉积纳米线的方法， 该方法包括:提供在穿过衬底安置的孔内固定的许多基本上对齐(或未对剂) 的纳米线。然后，与第一衬底的第一表面相邻地放置第二衬底，并且向在 孔内安置的纳米线施加力，从而以基本上对齐的方式将纳米线转移至第一 衬底的第一表面上。在另外的一个方面，本发明提供一种防止纳米线基晶体管中栅极短路 的方法，该方法包括提供至少一个纳米线群，其中纳米线群的子集跨越 源极和漏极电极，所述的纳米线群包含延长纳米线长度的半导体芯区域和 延长纳米线长度的电介质壳区域；在源极和漏极电极以及任何与其接触的 纳米线群之间提供欧姆接触；区别地蚀刻掉不与源极和漏极电极欧姆接触 的纳米线群的芯区域；并且在纳米线群上提供栅极电极，从而栅极电极不 与纳米线群的芯区域欧姆接触。下面参考附图详细描述本发明另外的实施方案、特征和优点以及本发 明的各种实施方案的结构和操作。附图简述参考附图描述本发明。在附图中，类似标记表示相同或功能类似的元 件。其中元件首次出现的附图由相应标记中最左边的数字表示。

图1A是单晶半导体纳米线图。 图1B是根据芯-壳结构掺杂的纳米线图。 图2A是纳米线基晶体管器件图。图2B具有用作导电沟道的定向纳米线膜的纳米线基晶体管器件图。 图3示意性地图示了使用光致抗蚀剂材料的组合.从生长衬底上获取 纳米线的工艺。
图4A-D示意性地图示了从生长衬底上获取纳米线(例如，芯-壳纳米 线结构)的工艺。图5A图示了用于向其中滚筒被水平地设置的衬底上定向纳米线膜的 滚筒基系统。图5B图示了用于向其中滚筒被竖直地设置的衬底上定向纳米线膜的 滚筒基系统。图6A是可以用来在衬底的表面上沉积和对齐纳米线的反式凹板式涂 布机的图，所述的纳米线用于例如集成到功能器件中。图6B所示为使用如图6A所示的反式凹板式涂布机在衬底表面上基 本上对齐的纳米线群的SEM图像。图7A是包括"条状"图案的凹板式涂布机图，其中，在涂布机上以系 列条纹对纳米线薄膜形成图案，所述的纳米线在涂布机的巻筒运动方向上 对齐。图7B是已经使用图7A的条状凹板式涂布机涂布的衬底(例如，挠性、 塑料衬底)图。图8是用于随后涂覆的在定向生长纳米线中使用的有槽或有孔衬底的图。图9是在如图8所示的衬底上的孔图，包括通过横过所述的孔生长而 跨越该孔的基本上定向的纳米线。图10示意性地显示了用于将基本上定向的纳米线从有孔的生长衬底 转移至接收衬底上的系统和工艺，例如用于集成到功能器件中。图11A-11C示意性地图示了通过纳米线和纳米线膜的进一步加工而 防止纳米线基晶体管器件中栅极短路的工艺。发明详述应该理解在此显示和描述的具体实施是本发明的实施例并且不意在 以任何方式另外限制本发明的范围。当然，为简短起见，在此不会详细描 述常规电子仪器、制备、半导体器件和纳米线(NW)、纳米棒、纳米管和纳 米带技术以及所述系统的其它功能方面(和系统的各个工作元件的元件)。 此外，为简短起见，在此将本发明频繁地描述为涉及纳米线。 应该理解尽管频繁地提到纳米线，但是在此描述的技术还适用于其它 纳米结构如纳米棒、纳米管、纳米四角锥体、纳米带和/或它们的组合。还 应该理解在此描述的制备技术可以用于形成任何半导体器件类型和其它 电子元件类型。此外，所述技术可适于在电气系统、光学系统、消费电子 仪器、工业电子仪器、无线系统中的应用、空间应用或任何其它应用。如在此所用，"长宽比"是纳米结构的第一轴的长度除以该纳米结构的 第二轴和第三轴的长度的平均值，其中第二轴和第三轴是长度彼此几乎完 全相等的两根轴。例如，理想棒的长宽比应该是其长轴长度除以垂直(正交) 该长轴的横截面的直径。当涉及纳米结构而使用时，术语"异质结构"指其特征在于至少两种不 同和/或可区别的材料类型的纳米结构。典型地，纳米结构的一个区域包含 第一材料类型，而该纳米结构的第二区域包含第二材料类型。例如，在一 些实施方案中，纳米结构包含第一材料的芯和至少一层第二(或第三等)材 料的壳，其中不同材料类型径向分布于纳米线长轴、枝状纳米晶体的臂的 长轴或纳米晶体中心的周围。壳不必完全覆盖相邻材料以被认为是壳或者 对纳米结构而言以被认为是异质结构。例如，特征在于一种材料的芯被第 二材料小岛覆盖的纳米晶体是异质结构。在其它实施方案中，不同材料类 型分布于纳米结构中的不同位置。例如，材料类型可以沿着纳米线的主(长) 轴或者沿着枝状纳米晶体的臂的长轴分布。在异质结构中的不同区域可以 包含完全不同的材料，或者不同区域可以包含一种基体材料。如在此所用，"纳米结构"是具有至少一个区域或特征尺寸的结构，所述至少一个区域或特征尺寸具有小于约500nm的尺寸，例如小于约200nm、 小于约100nm、小于约50nm或甚至小于约20nm。典型地，所述区域或特征 尺寸应沿着所述结构的最小轴。这些结构的实例包括纳米线、纳米棒、纳 米管、枝状纳米晶体、纳米四角锥体、三角架、二角架、纳米晶体、纳米 点、量子点、纳米粒子、枝状四角锥体(例如无机树枝状聚合物)等。纳米 结构的材料性能可以是基本上均一的或者在一些实施方案中可以是不均 一的(例如异质结构)。纳米结构可以是，例如基本上晶体、基本上单晶、 多晶、非晶的或它们的组合。在一个方面中，纳米结构三维的每一个具有 小于约500nm的尺寸，例如小于约200nm、小于100nm、小于约50nm或甚
至小于约20nm。如在此所用，术语"纳米线"通常指任何细长的导电或半导电材料(或在 此描述的其它材料)，其包含小于500nm且优选小于100nm的至少一个横截 面尺寸，并且具有大于IO，优选大于50且更优选大于100的长宽比(长度: 宽度)。本发明的纳米线的材料性能可以是基本上均一的或者在一些实施方 案中可以是不均一的(例如纳米线异质结构)。纳米线可以从基本上任何常 规材料制备且可以是例如基本上晶体、基本上单晶、多晶或非晶的。纳米 线可以具有可变直径或可以具有基本上均一的直径，即在最大变化的区域 和至少5nm(例如至少10nm、至少20nm或至少50nm)的线性尺寸内，直径的 方差小于约20%(例如小于约10%、小于约5%或小于约1%)。典型地，远离 纳米线端部(例如在纳米线中央的20%、 40°/。、 50%、或80%)评估直径。在 其长轴的整个长度或其一部分内，纳米线可以是直的或可以是例如曲线形 或弯曲的。在一些实施方案中，纳米线或其部分可以具有二或三维量子约 束。根据本发明的纳米线可以确切排除碳纳米管，并且在一些实施方案中 排除"须"或"纳米须"，特别是具有大于100nm或大于约200nm的直径的须。这些纳米线的实例包含如在公布的国际专利申请WO 02/17362、 WO 02/48701和WO 01/03208中所述的半导体纳米线，碳纳米管和其它类似尺 寸的细长的导电或半导电结构，这些通过引用而结合在此。如在此所用，术语"纳米棒"通常是指类似纳米线但具有小于纳米线的长宽比(长度:宽度)的任何细长的导电或半导电材料(或在此描述的其它材料)。应指出可以将两根或两根以上纳米棒沿着其纵轴连接在一起，使得连接的纳米棒横跨电极之间的全部路程。备选地，可以将两根或两根以上纳 米棒沿着其纵轴基本上对齐但是不连接在一起，使得在所述两根或两根以上纳米棒的端部之间存在小间隙。在此情况下，电子可以通过从一根纳米 棒跳跃到另一根以横渡小间隙，从一根纳米棒流到另一根上。所述两根或 两根以上纳米棒可以基本上对齐，使其形成沟道，通过该沟道电子可以在 电极之间移动。可以使用多种纳米线、纳米棒、纳米管和纳米带材料，包括选自例如 选自下列各项的半导体材料Si、 Ge、 Sn、 Se、 Te、 B、 C(包括金刚石)、P、 B-C、 B-P(BP6)、 B-Si、 Si-C、 Si-Ge、 Si画Sn和Ge-Sn、 SiC、 BN/BP/BAs、 AlN/AlP/AlAs/AlSb、GaN/GaP/GaAs/GaSb、InN/InP/InAs/InSb、BN/BP/BAs、 AlN/AlP/AlAs/AlSb 、GaN/GaP/GaAs/GaSb 、InN/InMnAs/InSb 、 ZnO/ZnS/ZnSe/ZnTe、 CdS/CdSe/CdTe、 HgS/HgSe/HgTe 、 BeS/BeSe/BeTe/MgS/MgSe、 GeS、 GeSe、 GeTe、 SnS、 SnSe、 SnTe、 PbO、 PbS、 PbSe、 PbTe、 CuF、 CuCl、 CuBr、 Cul、 AgF、 AgCl、 AgBr、 Agl、 BeSiN2、 CaCN2、 ZnGeP2、 CdSnAs2、 ZnSnSb2、 CuGeP3、 CuSi2P3、 (Cu、 Ag)(Al、 Ga、 In、 Tl、 Fe)(S、 Se、 Te)2、 Si3N4、 Ge3N4、 A1203、 (Al、 Ga、 In)2(S、 Se、 Te)3、 Al2CO，以及两种或两种以上这些半导体的适当组合。还可以从其它材料如金属如金、镍、钯、铱(iradium)、钴、铬、铝、 钛、锡等，金属合金，聚合物，导电聚合物，陶瓷和/或它们的组合形成纳 米线。可以使用其它目前己知或以后开发的导电或半导体材料。在一些方面中，半导体可以包含来自下列的掺杂剂来自周期表的第 III族的p型掺杂剂；来自周期表的第V族的n型掺杂剂；选自B、 Al和In的p 型掺杂剂；选自P、 As和Sb的n型掺杂剂；来自周期表的第II族的p型掺杂 剂；选自Mg、 Zn、 Cd和Hg的p型掺杂剂；来自周期表的第IV族的p型掺杂 剂；选自C和Si的p型掺杂剂；或者选自Si、 Ge、 Sn、 S、 Se和Te的n型掺杂 剂。可以使用其它目前已知或以后开发的掺杂剂材料。另外，所述纳米线或纳米带可以包括碳纳米管或由导电或半导电的有 机聚合物材料(例如并五苯和过渡金属氧化物)形成的纳米管。在此，尽管为了说明目的在此说明书通篇提到术语"纳米线"，但是意 图在于在此说明书还包括纳米管(例如具有在其轴向上穿过形成的中空管 的纳米线状结构)的使用。可以与在此描述纳米线一样以纳米管的组合/薄 膜的形式，单独或与纳米线组合形成纳米管以提供在此描述的性能和优 点。应该理解在此进行的空间描述(例如"上面"、"下面"、"向上"、"向下"、 "顶部"、"底部"等)只是为了说明性目的，并且可以以任何取向或方式在空 间上安置本发明的器件。已经以各种不同的方法制备出纳米材料。例如，为了制备球形无机纳 米材料，例如，量子点，以及细长纳米材料如纳米棒和纳米四角锥体，已经描述了溶液基、表面活性剂介导的晶体生长。也已经将其它方法用来制 备纳米材料，包括气相方法。例如，已经报道了通过硅烷气体的激光热解 而制备硅纳米晶体。其它方法采用衬底基合成方法，包括例如低温合成方法，用于制备例如ZnO纳米线，如由Greene等("Low-temperature wafer scale production of ZnO Nanowire arrays", L. Greene, M. Law, J. Goldberger, F. Kim， J. Johnson, Y. Zhang, R. Saykally, P. Yang， Angew. Chem. Int. Ed. 42， 3031-3034,2003)所述；和高温VLS方法，例如，其采用催化金粒子，所述的金粒子沉积为胶体或沉积为薄膜，所述的胶体或薄膜通过加热而形成粒子。这种制备纳米线的VLS方法描述于例如公布的国际专利申请WO 02/017362中，该申 请的全部公开内容对于所有目的都通过弓I用而将其全部内容结合在此。纳米线的种类及其合成图IA图示了单晶半导体纳米线芯(此后称为"纳米线")IOO。图IA显示 了纳米线100，即均匀掺杂的单晶纳米线。可以以相当可控的方式将这种 单晶纳米线掺杂成p-或n-型半导体。掺杂的纳米线如纳米线100具有提高的 电子学性能。例如，可以掺杂这种纳米线使其具有可与块体单晶材料相比 的载流子迁移率。图IB显示了根据芯-壳结构掺杂的纳米线IIO。如图1B中所示，纳米线 110具有掺杂表面层112，掺杂表面层112可以具有变化的厚度水平，包括 只是纳米线110表面上的分子单层。对于p型掺杂线，绝缘壳的价带可低于芯的价带，或者对于n型掺杂线， 壳的导带可高于芯。通常，芯纳米结构可以由任何金属或半导体材料制成， 并且壳可以由相同或不同材料制成。例如，第一芯材料可以包含第一半导体，所述第一半导体选自n-vi族半导体、m-v族半导体、iv族半导体和它们的合金。类似地，壳的第二材料可以包含与第一半导体相同或不同的第二半导体，例如所述第二半导体选自ii-vi族半导体、m-v族半导体、iv族半导体和它们的合金。半导体实例包括但不限于，CdSe、 CdTe、 InP、 InAs、 CdS、 ZnS、 ZnSe、 ZnTe、 HgTe、 GaN、 GaP、 GaAs、 GaSb、 InSb、 Si、 Ge、 AlAs、 AlSb、 PbSe、 PbS和PbTe。如上指出，金属材料如金、铬、锡、
镍、铝等及其合金可以用作芯材料，并且可以使用适宜的壳材料如二氧化 硅或其它绝缘材料外涂覆金属芯。采用可适合不同材料的多种便利方法中的任何一种方法，可以制备纳 米结构并且可以控制其尺寸。例如，在例如下列文献中描述了各种组成的纳米晶体的合成Peng等，(2000) "Shape Control of CdSe Nanocrystals" Nature 404， 59-61; Puntes等，(2001) "Colloidal nanocrystal shape肌d size control: The case of cobalt" Science 291， 2115-2117; Alivisatos等的USPN 6,306,736(2001年IO月23日)，题目:"Process for forming shaped group III画V semiconductor nanocrystals， and product formed using process"; Alivisatos等 的USPN 6，225，198(2001年5月1日)，题目:"Process for forming shaped group II-VI semiconductor nanocrystals, and product formed using process"; Alivisatos等的USPN 5,505，928(1996年4月9日)，题目:"Preparation of III画V semiconductor nanocrystals"; Alivisatos等的USPN 5,751,018(1998年5月12 日)，题目-"Semiconductor nanocrystals covalently bound to solid inorganic surfaces using self-assembled monolayers"; Gallagher等的 USPN 6，048,616(2000年4月11日)，题目"'Encapsulated quantum sized doped semiconductor particles and method of manufacturing same";禾卩Weiss等的 USPN 5,990,479 (1999年11月23日)，题目"Organo luminescent semiconductor nanocrystal probes for biological applications and process for making and using such probes"。在例如下列文献中描述了具有各种长宽比的纳米线，包括具有可控直 径的纳米线的生长Gudiksen等，(2000)"Diameter-selective synthesis of semiconductor nanowires" J. Am. Chem. Soc. 122, 8801-8802; Cui等，(2001) "Diameter-controlled synthesis of single-crystal silicon nanowires" Appl. Phvs. Lett. 78， 2214-2216; Gudiksen等，(2001) "Synthetic control of the diameter and length of single crystal semiconductor nanowires" J. Phvs. Chem. B 105， 4062-4064; Morales等，(1998)"A laser ablation method for the synthesis of crystalline semiconductor nanowires" Science 279， 208-211; Duan等，(2000) "General synthesis of compound semiconductor nanowires" Adv.Mater. 12, 298-302; Cui等，(2000) "Doping and electrical transport in silicon nanowires"J.Phvs.Chem.B 104, 5213-5216; Peng等，(2000)"Shape control of CdSe n咖crystals" Nature 404， 59-61; Puntes等，(2001) "Colloidal腿ocrystal shape and size control: The case of cobalt" Science 291， 2115-2117; Alivisatos 等的USPN 6，306，736(2001年10月23日)，题目"Process for forming shaped group III國V semiconductor nanocrystals， and product formed using process"; Alivisatos等的USPN 6，225，198(2001年5月1日)，题目:"Process for forming shaped group II-VI semiconductor nanocrystals, and product formed using process"; Lieber等的USPN 6,036,774(2000年5月14日)，题目:"Method of producing metal oxide nanorods"; Lieber等的USPN 5，897，945(1999年4月27 日)，题目:"Metal oxide nanorods"; Lieber等的USPN 5，997,832(1999年12月7 日)"Preparation of carbide nanorods"; Urbau等，(2002) "Synthesis of single-crystalline perovskite nanowires composed of barium titanate and strontium titanate" J.Am.Chem.Soc., 124， 1186; 和Yun等，(2002)by Scanned Probe Microscopy" Nanoletters 2， 447。在例如下列文献中描述了枝状纳米线(例如纳米四角锥体、三角架、二 角架和枝状四角锥体)的生长Jun等，(2001)"Controlled synthesis of multi-armed CdS nanorod architectures using monosurfact肌t system" J.Am.Chem.Soc. 123,5150-5151;和Manna等，(2000) "Synthesis of Soluble and Processable Rod-, Arrow-,Teardrop-, and Tetrapod-Shaped CdSe Nanocrystals" J.Am.Chem.Soc. 122, 12700-12706。在例如下列文献中描述了纳米粒子的合成Clark Jr.等的USPN 5，690,807(1997年11月25日)，题目"Method for producing semiconductor particles"; El-Shall等的USPN 6,136,156(2000年10月24日)，题目 "Nanoparticles of silicon oxide alloys"; Ying等的USPN 6，413，489(2002年7月 2日)，题目"Synthesis of nanometer-sized particles by reverse micelle mediated techniques";禾口Liu等，(2001)"Sol-Gel Synthesis of Free-Standing Ferroelectric Lead Zirconate Titanate Nanoparticles" J.Am.Chem.Soc. 123, 4344。在上述关于纳米晶体、纳米线和枝状纳米线的生长的引用中还描述 了纳米粒子的合成，其中生成的纳米结构具有小于约1.5的长宽比。
在例如下列文献中描述了芯-壳纳米结构的异质结构，即纳米晶体和纳米线(例如纳米棒)芯-壳异质结构的合成Peng等，(1997) "Epitaxial growth of highly luminescent CdSe/CdS core/shell nanocrystals with photostability and electronic accessibility" J.Am.Chem.Soc. 119， 7019-7029; Dabbousi等， (1997) "(CdSe)ZnS core-shell quantum dots: Synthesis and characterization of a size series of highly luminescent nanocrysallites" J.Phvs.Chem.B 101， 9463-9475; M咖a等，(2002) "Epitaxial growth and photochemical annealing of graded CdS/ZnS shells on colloidal CdSe nanorods" J.Am.Chem.Soc. 124, 7136-7145;禾t!Cao等，(2000) "Growth and properties of semiconductor core/shell nanocrystals with InAs cores" J.Am.Chem.Soc. 122， 9692-9702。类 似方法可适用于其它芯-壳纳米结构的生长。
在例如下列文献中描述了不同材料沿纳米线的长轴分布于不同位置 的纳米线异质结构的生长Gudiksen等，(2002) "Growth of nanowire superlattice structures for nanoscale photonics and electronics" Nature 415， 617-620; Bjork等，(2002) "One-dimensional steeplechase for electrons realized" N咖Letters 2, 86-卯；Wu等，(2002) "Block-by-block growth of single-crystalline Si/SiGe superlattice nanowires" Nano Letters 2, 83-86;禾口 Empedocles的美国专利申请60/370，095(2002年4月2日)，题目"Nanowire heterostructures for encoding information"。类4以方、法可适用于其它异质结构 的生长。
示例性纳米线器件半导体纳米线材料的示例性应用包括简单电子元件，如晶体管。例如， 图2A中示出了简单纳米线晶体管器件。如所示，基本器件200包括安置 在衬底206并且彼此相距一定距离的源极电极202和漏极电极204。半导 体纳米线208跨过两个电极提供，并且与电极202和204电连接。晶体管 典型地包括在其表面上的绝缘体或电介质层，其在纳米线208以及例如栅 极电极210之间提供绝缘。如所示，将电介质层作为在纳米线208上的氧 化物壳212或涂层提供。通过调制施加给栅极电极210的场，人们可以如 在常规场效应晶体管(FET)中一样改变纳米线208的导电率。
图2B示意性地图示了在图2A中的简单器件的变体。如所示，晶体 管器件250包括提供在衬底256上的源极252、漏极254和栅极260电极。 但是，代替具有电介质壳的单一纳米线的是跨过源极和漏极电极252和 254从而桥接栅极电极260的、基本上定向的纳米线的膜或群258。与图 2A中的器件相比，纳米线膜258比单一纳米线基器件提供高得多的电流 密度，同时保持膜基加工的加工性益处和均匀性。具体而言，在纳米线群 中的一些纳米线不完全跨过源极和漏极电极的事实基本上不影响器件的 工作，因为占优选数量的纳米线将提供此功能。牺牲层和获取纳米线的其它方法一旦合成，对于许多应用，必须将纳米线从它们生长的衬底上分离。 例如，在一些纳米线应用中，需要提供在平坦的衬底表面上作为线薄膜沉 积的纳米线(参见，例如，国际专利申请公布2004/032193号，和Duan等， Nature 425:274-278(2003年9月))。因此，需要例如将纳米线从生长衬底上 均匀地除去，而不因为除去使纳米线随机破裂。在此方面，本发明提供在 生长衬底中结合释放层的方法，该释放层可以被活化以将纳米线从表面上 均匀地释放，并且没有任何可以导致不均匀破裂等的外部机械破坏。在一个特别的方面，将牺牲层沉积在生长衬底上，或者另外提供在生 长衬底上。牺牲层是指这样的层，其可以被选择性地除去或改变，从而可 以容易地除去粘附其上的纳米线而不需要机械除去方法，例如，刮削、剪 切等。举例来说，牺牲层可以包括在不损坏附着其上的纳米线的情况下 可被选择性地蚀刻的层。例如，当生长硅纳米线时，下面的衬底可以提供有例如氮化硅层。可 以使用例如正磷酸选择性蚀刻氮化硅层，所述的正磷酸在不攻击硅纳米线 的情况下蚀刻氮化物层。根据合成线的组成，可以采用各种不同的牺牲层， 条件是可以将它们区别地处理，以在不损坏它们的情况下释放这些线。这 样的材料包括例如氧化物层、金属层等，它们可以与各种蚀刻剂或其它除 半导体线以外的化学品如硅不同地反应。一些示例性的线/释放层对包括例如，从具有在Si02衬底上的钨或钼 牺牲层的Si02衬底上生长的Si纳米线。该金属层通常可以通过使用通常
可商购的缓冲、弱碱性的铁氰酸盐基蚀刻剂制剂而被区别地蚀刻。类似地，可以在Si02衬底和Si纳米线之间使用SiN层。通常可以使用磷酸，例如 85重量％的磷酸蚀刻这样的牺牲层。牺牲层可以是结晶性的(和/或在晶体 衬底上模板化的)，以产生模板化的垂直纳米线生长。例如，可以将原子层 沉积(ALD)用来在蓝宝石衬底上沉积催化剂材料的薄膜，其中该薄膜保持 蓝宝石的晶体周期性，.但与蓝宝石和纳米线相比是可以区别蚀刻的。在本发明用于从生长衬底上均匀地除去纳米线的其它实施方案中，例 如，在没有通过除去而随机破坏纳米线的情况下，公开了例如通过选择性 蚀刻纳米线的基部而将纳米线在它们的基底处释放的方法。在此方面，本 发明提供选择性暴露纳米线的基部并且化学(或机械、超声等)释放(例如， 通过蚀刻)基部，从而将纳米线从表面上均匀地除去并且没有任何可以导致 不均匀断裂等的外部机械破坏。例如，参考第一至图3，所示为第一实施方案，其中首先将通常使用 的光致抗蚀剂材料302沉积(例如旋涂)在衬底(例如Si衬底)上，以涂布纳 米线304的靠近衬底300表面的端部303。可以使用例如--种或多种可商 购的光致抗蚀剂溶剂或化学品和/或干式氧等离子体蚀刻而除去无意中沉 积在纳米线侧壁上的任何过量光致抗蚀剂。然后，可以将不同光致抗蚀剂材料306的第二层在纳米线的侧壁上形 成图案，所述的光致抗蚀剂材料306可以与第一光致抗蚀剂材料302区别 地被蚀刻。可以采用例如标准的硅垸化学或其它化学部分任选将纳米线表 面官能化，以吸引将粘附于纳米线上的第二光致抗蚀剂材料306(例如，疏 水性聚合物，如聚偏l,l-二氟乙烯(PVDF))，而不吸引在衬底上的光致抗 蚀剂302。然后，可以用标准的化学品或溶剂和/或等离子体蚀刻除去在衬底上的 光致抗蚀剂302，以暴露纳米线的端部303。然后，可以用例如用于硅纳米线的蚀刻剂如HF/HN03蚀刻粘附于衬 底上的纳米线的暴露端部，以释放和除去纳米线，得到基本上均匀长度的 自立式纳米线。可以将纳米线在生长时除去(例如，在无氧化物和/或金属壳涂层的情 况下)，或者可以在生长后氧化(或其它工艺步骤)之后除去，以在纳米线芯 (如下面进一步描述)上形成一层或多层壳层(例如，电介质或金属栅极层)。在后一种情况下，可能还需要单独的HF蚀刻或金属蚀刻步骤，以完全除 去一层或多层壳层如电介质或导电金属(例如，栅极)层。在此工艺中使用的光致抗蚀剂相对容易涂布和容易溶解。此工艺可以 与在现有的微型制造技术中使用的大多数材料和工艺相容，所述微型制造 技术如在释放和器件衬底上沉积之前，在生长衬底上直接掺杂线。在图4A-D中示出的从生长衬底上释放纳米线的另一个实施方案中， 所示的工艺流程用于将芯-壳纳米线结构从生长衬底401上生长和释放。此 工艺流程包括多层芯-壳纳米线，其包含例如选择用来提供所需要的电子功 能性(例如，CMOS相容性、RF信号处理容量、光发射等)的半导体芯、栅 极-电介质内壳和栅极-电极导电外壳。第一壳是在最终器件中起栅极-电介质作用的绝缘电介质层。采用时， 外层是在最终器件中围绕每个单独的线起共形栅极电极作用的导电层。这 样的多层(以及单层)芯-壳纳米线进一步描述于例如在共同未决的美国专 利申请序列号10/674,071中，该专利申请名称为"Applications of Nano國enabled Large Area Macroelectronic substates"， 于2003年9月30日 提交，其全部内容通过引用而结合在此。在此实施方案中，在生长芯纳米线400(例如，采用VLS外延生长， 以生长芯Si纳米线，例如，通过在适宜地涂布有Au或Pt胶体或薄膜图 案的<111>&晶片上，在CVD炉中，在约900'C，分解SiCU)之后，将纳 米线暴露于蚀刻剂(例如，HF蒸气)，以除去自然的(无定形)氧化物层。如 果此薄自然氧化物层具有的质量不足以承受在器件应用如宏观电子 (macrodectronic)应用中所使用的高电场，则进行自然氧化物层的除去。自然氧化物层可以被通过例如受控热氧化或化学气相沉积而产生的 高质量电介质材料层402(例如，硅氧化物壳)代替。电介质材料层402可以选自各种电介质材料，如Si02或Si3N4。可以通过氧化纳米线，涂布纳米线，或者另外形成电介质层，来形成电介质材料层402。可以使用其它 的非氧化高介电常数材料，包括氮化硅、Ta205、 Ti02、 ZrC2、 Hf02、 A1203 等。可以用与纳米线氧化中所采用的方法类似的方法进行纳米线的氮化。 可以通过化学气相沉积(CVD)，溶液相外涂或简单地通过将适宜的前体旋
涂在衬底上，而将这些材料应用到纳米线上。如相关领域的技术人员所显 而易见的，也可以采用其它已知技术。接着，如图4A中所示，通过例如原子层沉积(ALD)或其它共形沉积 方法，将优选能够忍受髙处理温度(例如，约1000'C)的导电材料如WN、 W、 Pt、高掺杂硅等的栅极电极外壳层404沉积在内电介质材料层402上。 外壳层404是围绕最终器件中的每个单独的线起共形栅极电极作用的导 电层。如图4B中所示，此沉积步骤之后是定向蚀刻步骤，以蚀刻掉重叠在 衬底401上的外壳层404部分。这可以例如通过使用物理蚀刻如离子磨蚀 刻或逆溅射，或通过用适宜的湿化学蚀刻剂如磷酸、盐酸、硝酸和/或乙酸 或本领域技术人员所知的其它蚀刻剂来进行。随后，如图4C中所示，将 衬底暴露于缓冲的氧化物蚀刻(BOE)蒸气或湿溶液中，时间为约10秒至 60秒，或者例如，约10秒至30秒，以从衬底表面和从纳米线上的暴露端 部除去暴露的氧化物层402。然后，可以将纳米线400的暴露基部406例如通过如下方法蚀刻掉 将生长衬底浸渍入湿Si蚀刻浴中，或者适宜的BOE蚀刻(例如，在从如图 4C中所示的生长衬底和纳米线的暴露端部除去电介质层后，选择性氧化)。Si酸浴具有蚀刻如图4D中所示的壳层402, 404内部的Si芯线的益处， 这在将纳米线结合到器件结构如FET、 二极管等中时可以有助于防止沉积 金属短路或外导电壳层404短路。如图4D中所示，蚀刻纳米线的暴露端 部将它们从生长衬底上释放。然后，可以将生长衬底从酸浴中移走，或者 可以用适宜的碱性化学品中和酸浴，以停止蚀刻过程。然后，可以将去除 的纳米线分散在溶液中，并且使得可以沉积/涂布到如下面进一步描述的适 宜的器件衬底上。应当理解，也可以将上述过程应用到其它纳米线材料和其它芯-壳结 构，包括更简单的单芯-壳结构，以及三层、四层和更多层的芯-壳结构。 在生长过程中也可以灵活地改变和控制芯-壳结构的掺杂和掺杂类型，以得 到需要的性质。将纳米线集成到器件中
在合成和将纳米线从生长衬底上释放之后，许多应用要求自由的纳米 线受控沉积到另一衬底上，例如电子衬底上，以连接电触点等。例如，在 一些情况下，需要提供沉积在衬底上并且定位于特定的位置和/或基本上沿 着一个或多个特定的轴定向的纳米线膜。对于将纳米线沉积和排列或定向 在衬底上，上面已经描述了大量的方法，包括基于流动的排列，其中在衬 底上流动带有纳米线的流体。也已经描述了利用粘性片以将纳米线粘附和 拉伸至适宜的定向的备选方法。根据本发明，预期到对典型的基于流动的排列方法的改进，例如，如在公布的美国专利申请No. 2003/186522中所述，该专利申请通过引用而结合在此。具体地，先前描述的基于流动的定向方法在衬底的定向纳米线将要沉 积的适宜部分上使用沟道或其它流体导管。典型地将表面用有利于纳米线 粘附或缔合的化学部分处理。在流过沟道时，纳米线倾向于沿着流动流体 的流线排列，从而将其定向于流动的方向上。虽然非常有效，但这种类型 的定向方法要求使用流体沟道块，并且更适宜于小规模。但是，本发明采用更加适宜于定向纳米线膜或衬底的更大规模生产的 方法。在--个特定的实施方案中，将纳米线的流体悬浮体沉积在旋转的滚 筒中。典型地，该滚筒是侧向定向的，从而可以使用体积少得多的流体， 但仍然可以均匀地涂布部分滚筒或整个滚筒。然后，将衬底例如挠性衬底 围绕安置在较大滚筒内部的较小内滚筒缠绕，从而使衬底的部分表面与纳 米线的流体悬浮体接触。然后，使滚筒旋转，从而悬浮体在衬底的表面上 流动。此流动提供与先前描述的方法相同水平的定向，但是，是在挠性材 料的更大衬底面积上进行的。尽管用挠性衬底作为举例，但应当理解，也 可以使用小的刚性衬底，条件是它们的表面在旋转过程中在一些点与旋转 滚筒中的流体接触。在一个备选的安排中，可以将滚筒定向在垂直方向上，其中流体悬浮 体夹在衬底和较大滚筒的外壁之间。图5A和5B图示了两种示例性构造。 如图5A中所示，在水平轴或轴杆502上提供主滚筒500，从而可以旋转。 将小滚筒504插入更大的滚筒500中。在一些情况下，可以将较小的滚筒 504固定地连接到与较大的滚筒500相同的轴杆502上，或者实际接合到 较大的滚筒500上，从而两个滚筒一起旋转。但是，如先前所述，在一些情况下，需要使两个滚筒独立地旋转。如此，可以将内滚筒504连接到单 独的轴杆上，或者可以简单地从较大的滚筒500中独立并且位于分开的轴 承上，从而它可以自由旋转。将衬底506放置在较大的滚筒500内部的内 滚筒504的外表面上。在较大的滚筒中提供少量的流体纳米线悬浮体508，其量足以使衬底 506与流体508接触。图5B图示了类似的实施方案，但其中将内和外滚筒500和504放置 在垂直定向的轴杆502上。在此情况下，可以理想地在两个滚筒之间提供 更少量的空间，从而使流体的使用量最少化。在旋转通过纳米线的流体悬浮体508后，作为基于流动的接触的结果， 如在衬底506的放大视图片断中所示，在溶液中的纳米线将以基本上定向 的方式沉积在衬底506的表面上。在公布的美国专利申请No. 2003/186522 中描述了在纳米线在衬底上的排列和定向的基于流动的方法，该专利申请 通过引用而预先结合在此。在本发明的相关方面，可以使用如图6A中所示的凹板式涂布机，从 而有利在衬底上的定向纳米线膜的大规模生产。在此实施方案中，在水平 轴或轴杆602上提供主涂布辊或滚筒600，从而可以旋转通过纳米线的溶 液604。第二压辊或滚筒606位于主辊600的相对侧，并且构置成在水平 轴或轴杆608上以与主辊600相同或相反的方向旋转。将要被涂布的衬底 610绕压辊606传送，并且被在辊600和衬底610之间形成的压区612中 的纳米线溶液涂布。在主涂布辊600旋转通过纳米线流体悬浮体604后，作为基于流动的 接触以及在衬底和凹板式辊表面之间的剪切运行的结果，如参考图6B所 示，溶液中的纳米线将以基本上定向的方式沉积在衬底610的表面上。这 种相对运行有助于将恒定量的纳米线涂布材料从凹板式涂布辊600转移至 衬底610上，从而用基本上定向的纳米线涂布衬底。涂布材料可以由在适宜的溶剂中的纳米线组成，或者可以有另外的稳 定剂、粘合剂、表面活性剂等，它们可以用来产生适宜的纳米线涂层。可 以以常规的方式由凹板式辊来进行纳米线涂布溶液的计量。应当理解，可以将除直接或反式凹板式涂布机之外的其它类型的涂布
机用于将纳米线辊涂到衬底的表面上，包括但不限于，棒式涂布机、差别胶印凹板式涂布机、微型凹板式涂布机、反式辊涂布机、3辊式涂布机、 饱和涂布机、热熔体涂布机、裂膜涂布机、刀式涂布机、浸渍涂布机、狭 长口模式涂布机、滑动涂布机、刮刀涂布机、迈耶(Meyer)棒和迈耶棒相关 的涂布机，以及本领域技术人员周知的其它辊式涂布机。还可以使用各种 涂布工艺，如热熔体涂布、压敏涂布、PVC树脂、刮刀手下移或迈耶棒涂 布，以及其它涂布技术或机器，通过它们在涂布过程中可以产生液体流动， 从而实现适宜的纳米线排列。在宏观电子和其它应用中，可以将电子元件稀疏地排列在衬底表面的 选择部分上。例如，名称为"Large- Area Nanoenabled Macroelectronic substrates and Uses Therefor"、于2003年9月30日提交的共同未决和共同 转让的美国专利申请序列号10/674,060描述了用于高性能大面积薄膜电 子设备的方法和系统，这些电子设备提供硅晶片的电子性能，但可以在大 面积上，在低温，在挠性塑料衬底上加工。其中所述的衬底结合沉积其中 的半导体纳米线的薄膜，并且配置成作为晶体管(或其它电子器件如二极管 等)操作。在这些应用中，仅需要纳米线位于将形成半导体器件(例如，晶 体管、二极管等)的确定位置处。可以将用于制造这些电子元件的纳米线均 匀地沉积在衬底的表面上，但是未实际结合入电子器件中的任何纳米线是 "浪费的"。可能的是，可以将这些外部的纳米线除去并且再循环以降低 成本，但是，用其中根本不沉积外部纳米线的图案沉积方法，可以实现更 直接的成本节省。例如，在巻材基(例如，巻装进出)加工应用中，可以通过下面的方法 在器件衬底上将纳米线薄膜形成图案使用具有"条状"图案的凹板式涂 布机700，其中如图7A和7B中所示，以在巻材运动的方向上排列的系列 条纹702将纳米线的膜形成图案。如图7B中所示，使用这些的条状凹板 式涂布机700，在用于纳米线基器件的器件衬底704上，提供与系列条纹 702相对应的纳米线条状图案712。由条状间隔和宽度决定纳米线的节省， 例如间隔为1 mm的100微米的条纹宽度可以使纳米线的使用量降低75% 至90%(或更多)。可以由大量的方法实现使用巻材涂布机如凹板式涂布机的加条纹，从
而提供交替的光滑和纹理区域(例如，分别对应于非沉积和沉积区域)，以 在需要它们的地方以条纹沉积排列的纳米线。如果使用凹板式涂布机(例 如，如上所述的直接或反式凹板式涂布机)，这具有排列纳米线的优势，可以通过例如仅在条纹将要存在的地方将凹板式辊700的部分形成纹理，或 者通过对在条纹之间的区域中的凹板式辊进行疏液处理，来进行加条纹。 采用狭缝涂布，可以在条纹之间关闭狭缝。备选地，纳米线沉积可以是均 匀的，但是，用沉积的图案刮刀或迈耶棒下巻材进行加条纹。此外，根据本发明的其它方面，例如，可以使用低成本、低温工艺， 包括微接触、胶印或喷墨印刷技术，由溶液将纳米线沉积在大面积衬底上 的特定的图案位置。在一个实施方案中，例如，可以将喷墨印刷技术同时 用来将在衬底表面上的纳米线形成图案以及进一步沉积金属墨，所述的金 属墨围绕沉积纳米线的孤立区域形成电极结构。可以将金属墨电极用来例 如将在衬底表面上的纳米线进行静电排列。这样做，可以将喷墨印刷机用来将两种材料印刷在衬底表面上含纳 米线的"墨"或膜，其在需要纳米线的特定位置，在衬底上形成图案；和 导电金属墨，其将形成邻近或接触沉积的纳米线的孤立区域的电极。其上 印有纳米线的衬底可以是挠性或刚性的，并且可以是巻材形式或片状形式 (例如，用于巻装进入加工应用)或其它任何适宜的衬底结构。优选地，印 刷的纳米线溶液包含含有悬浮的纳米线的水不混溶性、疏水性液体，并且 导电液体可以包含水(或其它溶液)，包括离子、导电聚合物等以赋予其导 电性，或其它亲水性导电液体。备选地，纳米线墨可以是水溶液，并且金属墨可以是疏水性液体。在 任何情况下，纳米线和导电墨优选相互不混溶，从而不存在彼此明显的混 合和扩散。可以以图案形式沉积导电液体，使得横过每个沉积的纳米线着 墨区可以产生电场。于是，可以施加两个或更多个电极之间的电势，以基 本上对齐衬底表面上的纳米线。可以采用粘附促进剂如APTES((3-氨基丙 基)三乙氧基硅垸)或可去保护的粘附促进剂以提高纳米线与衬底表面的沉 积和/或缔合，或者可以使用其它化学部分或粘合剂，以确定纳米线在适当 的位置。如果需要，可以通过漂洗或蒸发去除电极，于是形成图案的、对 齐的纳米线可以用于进一步的加工。
在其它实施方案中，通过使用如上所述类似的方法，可以将平版胶印 用来将在表面上的纳米线形成图案。例如，可以将悬浮在疏水性(或亲水性) 墨中的纳米线涂覆到用疏水性和亲水性区域形成预图案的衬底表面。纳米 线溶液使亲水性(或疏水性)区域湿润，然后，用亲水性(或疏水性)导电金属 墨(或水)涂布该板，其涂布未湿润区域。再次，可以将横过导电墨区域施 加的电场用来排列在衬底表面上的纳米线。备选地，可以使用水(或其它导电介质如硅橡胶)作为"电极"，进行纳 米线的排列，只要湿润区域之间存在足够的隔离，以形成电极对，横过该 电极对可以施加电场即可。有利的是，在如上所述在衬底表面上将纳米线 以条纹形式涂覆或形成图案的情况下，例如，条纹自然地使水电极相互隔 离，从而可以在纳米线的条纹区域之间施加电场，以将它们在表面上排列。 然后，可以将水从表面上蒸发，留下对齐的形成图案的纳米线，所述的纳 米线可以用于进一步加工。此处还提供一种用于在接收衬底上沉积预定向纳米线的备选方法。具 体地，本发明用于纳米线在穿过生长衬底安置的孔中定向生长，接着使用 例如冲孔或压制阴模机械将定向的纳米线挤出或"冲孔"到接收衬底上。如所述的，本发明的方法采用带有纳米线的衬底，所述的衬底提供安 置于基质中的定向纳米线群，所述的基质又安置在穿过衬底安置的孔中。 安置衬底孔邻近接收衬底，例如需要制造纳米线基器件的电子衬底，并且 将冲头或印模施加到基质的相反侧，穿过该孔将定向的纳米线附加到接收 衬底上。根据需要的程度，可以使用后续的加工，以除去残留在接收衬底 上的定向纳米线上的任何基质材料。本发明此部分特别新颖的方面不仅涉及将定向纳米线从第一衬底转 移至接收衬底上的冲压方法，而且还涉及在第一衬底的孔中提供定向纳米 线的方法。具体地，通过在穿过生长衬底安置的细长孔或狭缝的相对内壁 上生长纳米线，人们可以提供横跨孔宽度基本上定向和/或对齐的纳米线 群。图8-10示意性地图示了本发明此方面的全过程。根据本发明并且如图 8中所示，提供第一衬底800，其具有通过其安置的一个或多个孔802。在 优选的方面并且如所示的，提供孔802作为穿过第一衬底800安置的细长
开口或狭缝，从而使孔中的内壁表面区域804的量最大化，所述的表面区 域804平行于给定的轴，例如细长孔802的主轴定向。如图9中所示，至少在孔802的内壁表面卯4上提供纳米线群卯6。 内壁表面904平行于轴910运行，该轴沿着孔卯2的长度延伸(参见，图9 中的虚线)。在孔卯2的每个末端，内壁表面卯4A垂直于轴910运行。如 所示的，纳米线群典型地在内壁表面卯4和卯4A的平面的法线方向上延 伸。由于孔是细长的，大部分内壁空间平行于一个轴定向，而从这些壁空 间延伸的大部纳米线横过或垂直于该轴定向。在从内壁表面上延伸的方向上提供纳米线群典型地包括纳米线在这 些表面上的原地生长。具体地，使用催化剂驱动的VLS方法生长纳米线， 其中将金胶体(或金薄膜)沉积到其上适宜纳米线生长的表面上。在金胶体 的情况下，通过使用高温VLS方法，金胶体与用于纳米线的气相半导体 前体形成共晶，并且引发晶体形成，所述的晶体与金胶体的直径相当。在 金薄膜的情况下，此高温方法典型地使金膜熔化并且聚结成为离散的液 滴，所述的液滴又与气相半导体形成共晶，并且引发晶体形成(和纳米线生 长)。纳米线生长可以优先在这些内壁提供，或者它可以均匀地在生长衬底 的整个表面上提供。为了优先在内壁部分提供催化剂，人们可以将例如如 本文在别处所述的粘附促进剂仅涂覆到内部部分。备选地，例如通过使用 引导悬浮体仅通过孔的流体歧管，人们可以简单地使催化剂粒子的悬浮体 仅与内壁部分接触。备选地，人们可以涂布整个衬底，然后选择性地去除 没有在孔中的催化剂。该选择性的去除可以用机械法进行，例如，通过刮 擦，或它可以平版法进行，例如，通过用抗蚀刻填充该孔，并且化学地或 通过使用适宜的溶剂去除暴露的催化剂。如将要描述的，可以将光致抗蚀 剂用来涂布衬底的所有表面，接着光刻去除在生长衬底其它表面上的抗蚀 剂。一旦制备出在孔内具有基本上定向的纳米线的生长衬底，例如，如图 9所示，可以将其进一步加工，以从其表面的其它部分去除任何纳米线或 其它碎片。例如，在纳米线的生长不限于孔内壁的情况下，可以适宜地从 衬底的其它表面去除纳米线。
为了有利于将定向的纳米线以附着的方式，例如，在更少破坏或分离 的情况下，从生长衬底转移至接收衬底，可以适宜地将孔中的纳米线封闭 在膜或其它复合基质中。例如，人们可以将聚合材料引入孔中，以包围和 封闭孔中的纳米线。可以采用大量的聚合物材料，优选包括抗蚀剂，如还 可以提供加工益处的光致抗蚀剂。例如，通过将納米线封闭在光致抗蚀剂 中，人们可以容易地通过将在衬底其它地方的抗蚀剂显影，通过曝光这些 其它区域，从而将抗蚀剂从所有的其它表面除去。商业上可以获得大量不 同的正型或负型光致抗蚀剂。除了可以选择性地进一步加工衬底的其它部分外，抗蚀剂还起着将纳 米线包封在孔中，用于转移过程，例如，将纳米线从生长衬底转移至接收衬底。图10中示出了用于进行此转移的过程示意图。如所示的，例如， 提供具有在聚合物基质中或者附着于衬底的内壁表面的、固定在孔1002 中的纳米线的生长衬底1000,所述生长衬底与接收衬底1012相邻并且配 对。然后，使印模或冲头与纳米线基质接触，使得施加的压力量使纳米线 与衬底1002分离，以及如果存在的话，使整个基质的一部分与基质的剩 余部分分离。这有效地将含有定量纳米线的基质从孔1004冲出到接收衬 底1012上，从而如在放大图中由纳米线群1016所示，在接收衬底上得到 定向纳米线群。可以用各种不同的形状构造冲头或压模，以适应所需要的最终应用。 例如，可以提供圆形尖端，以将定向纳米线的圆形图案冲孔到接收衬底上。 备选地，根据最终应用，它可以是矩形、方形或其它多边形形状。还可以 改变冲头尖端的构造，从而提供材料从生长衬底至接收衬底的最佳转移。 例如，尖端可以具有杯状构象，从而围绕纳米线的冲压膜边缘提供最佳压 力，而不损坏内部包含的纳米线。在膜转移技术领域中的技术人员将认识 到，在此基本转移方法的基础上，可以实践大量常规的变化。典型地，为了确保纳米线和衬底之间的接触，导致实际的沉积，例如 在粘合、偶合或其它半固定缔合，存在用于将纳米线粘附到衬底表面上的 大量方法，包括其中将纳米线压在衬底上的粘合表面上的干式方法。在基 于流动的沉积的情况下，典型地采用化学粘合部分，以确保接触衬底表面 的纳米线具有粘附该表面的机会。这些化学部分的实例包括例如，高荷电的化合物如聚赖氨酸、聚精氨酸等，其同时与固体衬底例如玻璃或硅以及 例如硅的半导体纳米线缔合。在机械沉积方法中，例如，不基于流动的沉积如基于剪切或纳米线的 刮擦安置沉积中，在至少一个特别的实施方案中，可以采用粘附促进剂如APTES ((3-氨基丙基)三乙氧基硅烷)，以提高沉积和/或纳米线与衬底表面 的缔合。其它的粘附促进剂包括例如聚赖氨酸、聚精氨酸或其它高荷电的 分子。在一些情况下，可以采用可去保护的粘附促进剂，例如通过使用本领 域中已知的化学上的可光去保护的基团，从而可以图案化去保护，由此使 纳米线定位。这种去保护基团的实例包括正硝基胡椒基(或藜芦基)氧基羰 基，包括NPOC、 NVOC、 MeNPOC和MeNVOC，它们描述于美国专利 No. 6,310,189中。除了使用粘附促进剂例如APTES夕卜，人们还可以通过 提供在适宜极性的溶剂中的纳米线来提高在溶液中的纳米线与处理的衬 底表面的缔合效率，从而驱动纳米线到处理的衬底上。举例来说，分散(disposed)在相对极性的溶剂，即1，2-亚乙基二醇或其 它醇等溶剂中的硅纳米线，对于例如APTES处理的硅表面将显示出更大 的亲合力。此结果将是沉积在衬底表面上的更高密度的纳米线膜。例如，根据上面所述的方法，沉积在衬底表面上的纳米线已经在电子 及其它应用中有各种应用。但是，在许多应用中， 一些组成问题可能导致 最终器件的最终利用困难。具体地，在至少一个特别有价值的应用中，例 如，将纳米线在电衬底上的膜上沉积为定向的纳米线群。纳米线将基本上 跨过在典型电气装置例如晶体管、二极管等中的源极和漏极电极。上面参考图2A描述了典型纳米线膜基晶体管的示意图。如所示的， 提供纳米线群208以分别跨过源极和漏极电极202和204，其中提供的栅 极电极横过纳米线群的纳米线208的部分沟道区，所述的纳米线群通过减 少或积聚而影响沟道的导电性。晶体管器件包括在纳米线群的导电沟道部 分和栅极电极之间的电介质层，从而防止栅极和沟道之间的短路。使用纳 米线作为该装置的导电沟道的一个优点在于能够在合成过程中将电介质 层直接结合在纳米线上。在至少一个方面，在纳米线合成之后而纳米线仍然附着于它们的生长
衬底之上时，例如，在去除和/或沉积到接收衬底上前，提供共形的绝缘体 层。虽然在构造绝缘层中可以釆用各种常规的氧化方法或类似原子层沉积 的沉积方法，例如热氧化、环境氧化等，但是在特别优选的方法中，将快速热氧化用来产生氧化物层。快速热氧化("RTO")典型地采用比常规热氧 化更高的温度，短得多的时间。典型地，根据本发明，在RTO方法之前，去除在它们的生长衬底上 或在最终器件上的纳米线上存在的任何自然氧化物。这典型地通过进行短 暂的蚀刻步骤，例如将纳米线暴露于氢氟酸(HF)中至足以除去自然氧化物 层以及任何表面缺陷或污染物的时间，而进行的。虽然可以使用基于浸渍 的蚀刻以去除自然氧化物层，但当使用基于蒸气的蚀刻步骤，例如使用 HF蒸气或等离子体蚀刻而去除自然氧化层时，发现得到好得多的器件性 能。尽管不受任何特别理论的束缚，但据认为纳米线衬底的基于浸渍的蚀 刻使衬底上的纳米线凝块、变平或集聚，其方式使得防止在接收衬底上产 生高密度的纳米线膜。在蚀刻步骤之后，通过将带有纳米线的晶片放置于RTO室中，而将 纳米线快速热氧化，所述的RTO室典型地在N2气氛中将该室的温度陡升 至约500。C。采用氧化步骤，以在芯导电线上提供绝缘体层，所述的氧化 步骤在纳米线和任何随后提供的栅极电极或栅极电极层之间提供电介质 层。然后，在RTO室中，在02中快速地升高温度，例如以100'C/sec升 至所需要的温度，例如>850°(:(典型地，卯0和110(TC之间)，并且使其置 于02饱和气氛中数分钟。然后，将该温度在N2中降低至环境温度。典型 地，在卯0和1100'C之间的温度1至5分钟得到约50至约100埃的氧化 物层。可以采用类似的方法，通过使用除02外的不同活性气体，包括如 NH3、 N20或NO，在芯纳米线上提供氮化物或氧氮物壳。备选地，例如，通过在氧化后将这类气体引入RTO室中，可以在氧 化物层上进行氮化。类似地，可以将RTO方法与在"生长-蚀刻-生长"方法 中交替的蚀刻步骤组合，目的在于通过去除表面污染物和在硅纳米线中的 缺陷在芯纳米线及其周围的氧化物层之间提供相对无缺陷的界面(参见，例 如美国专利No. 6，380，103)。虽然可以在RTO室中进行该蚀刻步骤，但这 通常是较不适宜的，因为它可能影响氧化物形成步骤。典型地和如本文其它地方所述的，在氧化物形成之前，进行蒸气蚀刻步骤。纳米线的薄膜或定向纳米线膜应用的实用性部分地取决于纳米线向 衬底上的批量生产能力，而不特别在意纳米线在其上的定位。结果，虽然 相当大量的纳米线将跨过源极和漏极电极，但是在一些情况下，单根纳米 线可以仅与一个电极或另一个电极接触，并且在还另外的情况下，可以仅 跨过栅极区和源极或漏极之间。在源极或漏极和栅极电极之间的潜在电连 接或短路在制造高性能电子器件时产生实质上的问题。举例来说，由于通常使用金属催化剂来合成纳米线，在纳米线一端处的残余金属可能提供可能引起短路的电流通路，例如在FET中的栅极短路 等。类似地，涂布有氧化物的纳米线的开放端可能提供纳米线基器件的短 路通路。因此，在许多情况下，例如，需要进一步加工在衬底上的沉积纳 米线，以去除除了通过纳米线本身以外的任何潜在的可能引起栅极短路的 电流通路。通常，本发明用于覆盖任何潜在的导电短路通路。在金属催化剂粒子 仍然附着于纳米线上的情况下，这同样典型地需要在覆盖得到的暴露导电 通路之前去除金属。因而，纳米线的金属部分例如金末端可以通过将它们区别地蚀刻掉而 区别和选择性地从纳米线中去除。例如，在具有金尖端的硅纳米线的情况 下，可以在任何氧化步骤之前使用Kl2或溴而蚀刻掉该尖端。这选择性地 蚀刻掉金尖端而不蚀刻下面的半导体纳米线。如本领域的技术人员应当理 解的，使用类似的技术，可以选择性地去除其它类型的金属催化剂。一旦去除金属部分暴露下面的半导体，或者在由于在获取或沉积的过 程中的破裂而暴露的半导体的情况下，需要将半导体部分覆盖或绝缘，目 的在于避免提供潜在的短路路径。在覆盖暴露的半导体中典型地采用氧化 和/或氮化，因为氧化物涂层是有效的绝缘体，并且还从下面的表面产生， 例如来自Si纳米线的SiO。因此，在去除纳米线的金属部分之后，使用已 知的技术如环境氧化、热或等离子体氧化，将沉积在衬底上的纳米线进行 氧化和/或氮化。举例来说，据期与封端氧化物生长相比，纳米线开放端的 氮化之后进行氧化将导致壳氧化物相对少量的自由基生长。然后，任选 采用掺杂剂退火步骤，以确保先前暴露区的完全绝缘。
在纳米线群中的一些纳米线不完全跨过栅极电极以桥联源极和漏极， 例如它们在栅极电极终止的情况下，除了氧化之外或代替氧化，还可以釆 用备选方法，以防止在纳米线末端和栅极电极之间的短路。例如，在一些 情况下，在纳米线上形成氧化物涂层之后，所述的纳米线终止于栅极电极 之上的区域或者将由栅极电极覆盖的区域处(并且对于通过未覆盖末端的 电极潜在地短路)，人们可以各向同性和选择性地蚀刻任何暴露的芯线，以 提供凹入端，从而避免栅极电极和纳米线部件的导电芯之间的直接电接触。蚀刻剂实例包括KOH、 TMAH或XeF2。此外，如果使用蚀刻两种材 料的蚀刻剂，可以将催化剂蚀刻和硅芯蚀刻结合。图IIA和图11B图示了本发明的此方面，其显示了包括半导体芯1102 和氧化物壳1104的纳米线1100。如所示的，末端1106未用氧化物层覆盖， 因此潜在地为共形栅极电极1110提供电短路。但是，根据本发明此方面， 在沉积共形电极1110之前，将各向同性蚀刻步骤应用到在衬底上沉积的 纳米线。通过采用此蚀刻步骤，提供凹入外氧化物壳1104内的芯1102 (如 图11B中所示)。结果，如在蚀刻区1111处所示的，共形栅极电极1110 不可能使纳米线1100的芯1102短路。还可以将此选择性蚀刻步骤用来防 止栅极氧化物对具有缺陷氧化物层的纳米线的短路。例如发现，通过选择 性地蚀刻在栅极电极区中的纳米线，人们可以各向同性并且选择性地蚀刻 掉在缺陷氧化物区位置处的芯线。从而可以避免栅极电极和纳米线导电芯 之间通过缺陷氧化物层的直接电接触。有趣的是，还发现，使用干式蚀刻剂如XeF2可以基本上从较短的纳 米线(例如，长度短于约例如3至5微米的纳米线)中去除硅芯，而没有在 结构上损坏对于器件有用的较长纳米线(例如，长度大于约5微米的纳米 线)。因此，可以去除例如在给定的纳米线群中小于纳米线平均长度约80% 的纳米线，例如在给定的纳米线群中小于纳米线平均长度约50%的纳米 线，例如在给定的纳米线群中小于纳米线平均长度约20%的纳米线，例如 在给定的纳米线群中小于纳米线平均长度约10%的纳米线，以改善整体性 能。干式蚀刻还可以去除可能污染器件衬底的不想要的硅粒子。例如，如 此，可以容易地去除没有电连接到金属触点如栅极电极和/或源极和漏极触 点的、沉积在器件衬底上的纳米线群薄膜中的一些较短的纳米线，而不损 坏其它较长的纳米线。另外，蚀刻这些不想要的更小的纳米线的硅芯可以 消除与它们的存在相关的电容，从而改善器件性能。备选地，可以将在衬底上沉积(并且具有氧化物层)的纳米线进行与芯 纳米线相反的掺杂，从而在芯纳米线的暴露端提供有效的绝缘体，由此防止芯与栅极电极的短路。图iic中示意性地图示了本发明的此方面。如所示的，在衬底上提供芯壳纳米线1100，并且终止于将由栅极电极覆盖或将 覆盖栅极电极的地方。将共形栅极电极1110涂覆在纳米线1100上。但是, 根据本发明的此方面，与剩余的芯纳米线区1114相反地掺杂末端区1112。 此相反掺杂防止通过线端1112导电，所述的导电将导致短路。在合成过 程中或在衬底上沉积之后，可以将用来避免短路或其它问题的不同组成元 素结合入纳米线中。例如，在一些情况下，可以在纳米线合成过程中掺杂 所掺杂的末端区。此外，通过在纳米线下面结合牺牲层，例如如本文其它 地方所述的，或通过在生长过程中结合纳米线的释放部分，人们可以相对 准确地相对于纳米线的末端定位这样的区域，例如，该区域可以位于离生 长的纳米线的释放区或隔离区设定距离(参见，例如公布的国际专利申请 No. WO 03/085700，对于所有目的通过引用而将其全部内部结合在此)。使用纳米线制备改善晶粒质量的多晶硅在其它的方面，本文描述的本发明包括纳米线群作为电子设备应用的 半导体沟道元件的应用。尽管如上所述提供全部半导体部件，但是在其它 方面，可以提供纳米线膜作为用于改性材料的基础，所述的改性材料又用 作导电沟道元件。具体地，通过结合纳米线作为在其上可以沉积非晶硅随 后退火的播种元件，纳米线膜可以形成为用于制造高晶粒质量的多晶硅(或 其它半导体材料)膜的基础。举例来说，目前，通过下面的方法制备多晶硅将非晶硅膜沉积到衬 底上，然后通过加热该膜而进行重结晶。可以使用常规的加热，例如在炉 子中，或使用激光加热方法以局部的方式，来进行该加热，所述的激光加 热方法可以准确地局部加热。由此方法形成而得到的晶粒是结晶的。但是， 随着晶体尺寸增大，膜均匀性降低，因为相对于由其制造的任何器件，晶粒的位置是未知的。本发明通过使用半导体纳米线作为用于多晶硅加工中
晶体形成的播种部件而解决该问题，从而例如，可以生产高度细长的结晶 晶粒，其容易跨过源极和漏极电极。此外，通过以定向的方式播种这样的膜，随着它将用于器件制造，将进一步改善膜均匀性。尽管根据硅纳米线 和非晶硅进行了描述，但应当理解的是，根据本发明可以使用各种不同的半导体材料，例如Ge、 InP、 InAs、 CdSe、 CdTe等。备选地，可以单独地 将纳米线的致密膜用来形成多晶硅膜，例如通过纳米线膜的退火，而不使 用非晶硅。本发明的纳米线在示例性器件和应用中的使用许多电子器件和系统可以结合具有通过本发明的方法制备的纳米线 薄膜的半导体或其它类型的器件。为了说明性目的而非限制，在下面或本 文其它地方描述了本发明的一些应用实例。在本文描述的应用可以包括排 列或非排列的纳米线的薄膜，并且'可以包含纳米线复合材料或非复合材料 的薄膜。可以将半导体器件(或其它类型器件)与其它电子电路的信号耦合和/ 或可以将其与其它电子电路集成。可以在大的衬底上形成半导体器件，随后将该衬底分成或切成更小的衬底。此外，在大的衬底(即，基本上大于常 规半导体晶片的衬底)上，可以将在其上形成的半导体器件互相连接。还可以将通过本发明的方法制备的纳米线结合到在需要单个半导体 器件的应用中和多个半导体器件中。例如，通过本发明的方法制备的纳米 线特别适用于在其上形成多个半导体器件的大面积宏观电子衬底。这种电 子器件可以包括用于有源矩阵液晶显示器(LCD)、有机LED显示器、场发 射显示器的显示驱动电路。其它有源显示器可以由纳米线-聚合物、量子点 -聚合物复合材料(该复合材料可以同时起着发射器和有源驱动矩阵的作用) 形成。通过本发明的方法制备的纳米线还可适用于智能图书馆、信用卡、 大面积阵列传感器、射频频率识别(RFID)标签，包括智能卡、智能清单标 签等。通过本发明的方法制备的纳米线还可适用于数字和类似的电路应用。 特别是，通过本发明的方法制备的纳米线可用于需要在大面积衬底上超大 规模集成的应用。例如，通过本发明的方法制备的纳米线薄膜可以在逻辑
电路、存储电路、处理器、放大器和其它数字及类似电路中实施。
通过本发明的方法制备的纳米线可以适用于光电应用。在这些应用 中，使用明显导电的衬底提高特定光电器件的光电性能。例如，这种明显导电的衬底可以用作氧化锡铟(ITO)等的柔性、大面积替代者。衬底可以涂 覆有如下纳米线的薄膜，所述纳米线形成以具有大的带隙即大于可见光使 其不吸收，但是可以形成以具有与可在其上形成的光电器件的活性材料对 齐的HOMO或LUMO带。明显导电的导体可以位于吸收性光电材料的两侧 以运走来自光电器件的电流。可以选择两种不同的纳米线材料， 一种具有 与光电材料的HOMO带对齐的HOMO并且另一种具有与光电材料的 LUMO带对齐的LUMO。可以选择两种纳米线材料的带隙，使其远大于光 电材料的带隙。根据该实施方案，可以轻微掺杂纳米线以降低纳米线薄膜 的电阻，同时使衬底保持大部分不吸收。
因此，多种军事用品和消费品可以结合通过本发明的方法制备的纳米 线。例如，这些商品可以包括个人电脑、工作站、服务器、网络器件、手 持电子器件如PDA和掌上导航仪、电话(例如蜂窝式和普通的)、无线电设 备、电视、电子游戏和游戏系统、住宅安全系统、汽车、飞行器、船只、 其它家用和商务设备等。
结论
已经描述了本发明的示例性实施方案。本发明不限于这些实施方案。 在此为说明性而不是限制性目的描述这些实施例。基于在此包含的教导， 替换(包括在此描述的那些的等价、扩充、改变、偏离等)对于相关领域的 技术人员应该是明显的。这些替换落入本发明的范围和精神之中。在本说明书中提到的所有出版物、专利和专利申请是本发明所属技术 领域中的技术人员的技术水平的陈述，并且通过引用结合在此，如同具体 且独立地陈述每一份独立的出版物、专利或专利申请。
权利要求
1. 一种获取纳米线的方法，该方法包括提供其上沉积有第一牺牲层的第一衬底，所述的第一牺牲层相对于第一半导体材料可以被选择性溶解；在第一牺牲层上生长纳米线群，所述的纳米线包含第一半导体材料； 并且在不溶解纳米线的情况下选择性溶解牺牲层，以从第一衬底上释放纳 米线群。
2. 权利要求1所述的方法，其中提供的第一半导体材料是硅，并且提 供的牺牲层是氮化硅或二氧化硅。
3. 权利要求1所述的方法，其中提供的第一半导体材料是硅，并且提 供的牺牲层是选自钨和钼中的金属。
4. 一种获取纳米线的方法，该方法包括 提供附着于生长衬底表面上的半导体纳米线群； 将纳米线群暴露于蚀刻剂，以从纳米线群中除去牺牲层；并且 从生长衬底上获取纳米线群。
5. 权利要求4所述的方法，其中提供的牺牲层是氧化物层。
6. 权利要求4所述的方法，其中提供的牺牲层是氮化硅层。
7. 权利要求4所述的方法，其中提供的牺牲层是在衬底上沉积的光致 抗蚀剂层。
8. —种获取纳米线的方法，该方法包括提供附着于生长衬底表面上的半导体纳米线群；并且 将在纳米线群中的纳米线的基部选择性暴露于蚀刻剂，以从生长衬底 上释放纳米线群。
9. 一种获取纳米线的方法，该方法包括 提供附着于生长衬底表面上的直立芯纳米线群； 将第一内壳层沉积在纳米线芯群上，并且覆盖生长衬底的表面； 在第一 内壳层上沉积第二外壳层，其中第二壳层可以有差别地从第一壳层上蚀刻；至少选择性蚀刻覆盖衬底表面的第二外壳层部分； 至少选择性蚀刻覆盖衬底表面的内壳层暴露部分，以暴露在纳米线群 中的芯纳米线的端部；并且蚀刻芯纳米线的端部，以从生长衬底上释放纳米线。
10. —种以基本上对齐的定向向第一表面上沉积纳米线的方法，该方 法包括提供第一表面作为圆柱体的外表面；放置圆柱体的部分外表面与纳米线的流体悬浮体接触；并且 滚动圆柱体，从而使第一表面的不同部分进出纳米线的流体悬浮体。
11. 权利要求10所述的方法，其中将纳米线的流体悬浮体沉积到内径 大于第一圆柱体的第二圆柱体中，并且放置至少一部分第一表面与流体悬 浮体接触包括将第一圆柱体插入到第二圆柱体中，并且将第一和第二圆 柱体中的至少一个分别围绕第一或第二圆柱体的主轴旋转。
12. 权利要求ll所述的方法，其中第一和第二圆柱体以不同的速度或 以不同的方向旋转。
13. —种以基本上对齐的定向向衬底的第一表面上涂布纳米线的方 法，该方法包括 提供具有外表面和轴的涂布辊；将涂布辊围绕其轴旋转，以至少放置辊的部分外表面与纳米线的流体悬浮体接触；并且相对于旋转的涂布辊平移衬底的第一表面，以用纳米线的流体悬浮体 涂布衬底的第一表面。
14. 权利要求13所述的方法，其中涂布辊以与衬底移动的方向相反的 方向旋转。
15. 权利要求13所述的方法，其中涂布辊以与衬底移动的方向相同的 方向旋转。
16. —种以基本上对齐的定向向衬底的第一表面上涂布纳米线的方 法，该方法包括提供涂布辊，所述的涂布辊具有外表面、轴和在辊外表面上排列成系 列条纹的纳米线流体悬浮体；并且相对于旋转的涂布辊平移衬底的第一'表面，从而在衬底的第一表面上 以相应的系列条纹用纳米线流体悬浮体涂布衬底的第一表面。
17. —种以基本上对齐的定向向衬底的表面上涂布纳米线的方法，该 方法包括使用喷墨印刷机，以一个或多个形成图案的区域，向衬底的表面上沉 积包含许多纳米线的溶液；使用喷墨印刷机，横过一个或多个形成图案的区域沉积包含导电金属 墨的一个或多个电极对；并且在所述的一个或多个电极对之间施加电场，从而在一个或多个形成图 案的区域中静电地对齐在衬底的表面上的纳米线。
18. 权利要求17所述的方法，其中在包含疏水性液体的溶液中分散纳 米线。
19. 权利要求18所述的方法，其中提供的导电金属墨是水溶液。
20. —种以基本上对齐的定向向衬底的表面上涂布纳米线的方法，该 方法包括对具有疏水性和亲水性区域的衬底的表面形成图案；将包含许多纳米线的纳米线溶液沉积在衬底的表面上，其中纳米线溶 液对疏水性或亲水性区域中的一个具有亲合性；向衬底上沉积导电溶液，其中所述的导电溶液对衬底的疏水性或亲水 性区域中的另一个具有亲合性，并且横过沉积的纳米线的一个或多个区域 形成一个或多个电极对；并且在所述的一个或多个电极对之间施加电场，从而静电地对齐在衬底的 表面上的许多纳米线。
21. 权利要求20所述的方法，其中纳米线溶液对衬底的疏水性区域具 有亲合性，并且导电溶液对衬底的亲水性区域具有亲合性。
22. 权利要求20所述的方法，其中纳米线溶液对衬底的亲水性区域具 有亲合性，并且导电溶液对衬底的疏水性区域具有亲合性。
23. 权利要求20所述的方法，其中提供的导电溶液是导电金属墨。
24. 权利要求20所述的方法，其中提供的纳米线溶液是其中分散有许 多纳米线的水溶液。
25. 权利要求20所述的方法，该方法还包括在衬底表面上以系列条 纹使纳米线形成图案。
26. —种向第一衬底的第一表面上沉积纳米线的方法，该方法包括 提供在穿过衬底安置的孔内固定的许多基本上对齐的纳米线； 与第一衬底的第一表面相邻地放置第二衬底；并且 向在孔内安置的纳米线施加力，从而以基本上对齐的方式将纳米线转 移至第一衬底的第一表面上。
27.权利要求26所述的方法，其中所述的提供步骤包括提供穿过第 二衬底安置的细长孔，所述的细长孔具有至少两个基本上相对的内壁，并 且在至少两个基本上相对的内壁上生长纳米线，以提供在孔内固定的许多 纳米线。
28. 权利要求26所述的方法， 该方法还包括将孔内的许多纳米线固定在基质材料中。
29. 权利要求28所述的方法，其中提供的基质材料是聚合物基质。 该方法还包括从在孔的内壁上提供的
30. 权利要求26所述的方法， 其中向孔中的纳米线施加力的步骤包括胶体催化粒子生长纳米线。
31. 权利要求26所述的方法， 该方法还包括使用扁平尖端作为向许引导冲孔构件穿过所述的孔。
32. 权利要求31所述的方法， 多纳米线施加压力的冲孔构件。
33. 权利要求31所述的方法，该方法还包括使用具有圆形横截面或 矩形横截面的杯状尖端作为向许多纳米线施加压力的冲孔构件。
34. 权利要求26所述的方法，该方法还包括使第二衬底相对于第一 衬底移动，并且重复所述的放置和施加步骤。
35. —种防止纳米线基晶体管中栅极短路的方法，该方法包括 至少提供纳米线群，其中纳米线群的子集跨越源极和漏极电极，所述 的纳米线群包含延长纳米线长度的半导体芯区域和延长纳米线长度的电介质壳区域；在源极和漏极电极以及任何与其接触的纳米线群之间提供欧姆接触；和区别地蚀刻掉不与源极和漏极电极欧姆接触的纳米线群的芯区域。
36. —种从器件衬底表面上去除纳米线子集的方法，其中每条纳米线 具有小于约5纳米的长度并且以薄膜纳米线群形式沉积在衬底上，该方法 包括将XeF2蚀刻剂涂覆至纳米线群上，以选择性除去纳米线的子集。
37. —种从器件衬底的表面上除去污染硅粒子的方法，该方法包括 将XeF2蚀刻剂涂覆至衬底的表面上，以选择性除去硅粒子。
38. —种器件衬底，其包含作为薄膜沉积其上的纳米线群，其中已经 从其上选择性除去了平均长度小于纳米线群中的线的约50%的纳米线群 中的纳米线子集。
39. —种纳米线，其包含半导体芯和围绕所述的芯安置的一个或多个 外壳层，其中提供的所述半导体芯凹入所述的一个或多个外壳层内。
40. 权利要求39所述的纳米线，其中相对于一个或多个壳层，所述的 半导体芯在其一个或多个末端被部分地选择性蚀刻掉。
41. 权利要求39所述的纳米线，其中所述的--个或多个外壳层包含氧 化物壳层。
42. 权利要求41所述的纳米线，其中所述的半导体芯包含硅。
43. 权利要求41所述的纳米线，其还包含在所述的氧化物壳层上沉积 的金属壳层。
全文摘要
本发明涉及获取、集成和利用纳米材料的方法，特别是细长纳米材料的方法。本发明提供获取纳米线的方法，该方法包括选择性蚀刻在纳米线衬底上放置的牺牲层以除去纳米线。本发明还提供将纳米线集成为电子器件的方法，该方法包括与纳米线的流体悬浮体接触放置圆柱体的外表面并且滚动纳米线涂布的圆柱体以将纳米线沉积在表面上。还提供了使用喷墨印刷机或孔沉积纳米线以排列纳米线的方法。本发明的其它方面提供防止纳米线基晶体管中栅极短路的方法。还提供用于获取和集成纳米线的其它方法。
文档编号H01L21/335GK101124659SQ200580029912
公开日2008年2月13日 申请日期2005年4月29日 优先权日2004年7月7日
发明者D·L·希尔德, D·P·斯顿博, E·C·谢尔, F·莱米, G·蓬蒂斯, J·A·怀特福德, J·L·戈德曼, J·M·汉密尔顿, L·T·罗马诺, R·S·杜布罗, S·A·恩培多克勒, V·萨布, 段镶锋, 潘尧令, 牛春明, 建 陈 申请人:纳米系统公司