专利名称：非挥发性内存结构及其操作方法
技术领域：
本发明涉及一种非挥发性内存(Non-Volatile Memory)的构造及操作方法，特别涉及一种高电容比单闸极的闪存(Flash Memory)构造及其操作方法。
背景技术：
一般而言，内存组件通常可分为两大类，即挥发性内存与非挥发性内存(non-volatile memory)两种。而所谓的挥发性内存是指内存内的数据须依赖持续性的电源供应才能维持和保存。相对的，非挥发性内存则意味着即使遇到了电源中断，其内部存储器的数据仍得以保存一段很长的时间。举例来说，一般常在计算机内部使用的动态随机存取内存(DRAM)与静态随机存取内存(SRAM)就是属于挥发性内存，而只读存储器(ROM)则为非挥发性内存。
在各种非挥发性内存中，电子式可清除程序化只读存储器(Electrically Erasable Programmable Read Only Memory，EEPROM)由于具备有电性编写和擦除数据的非挥发性内存功能且在电源关掉后数据不会消失，所以被广泛使用于电子产品上。
可程序化非挥发性内存的程序化操作过程是利用储存电荷以改变内存的晶体管的闸极电压，或者是不储存电荷以留下原内存的晶体管的闸极电压，而擦除化操作过程则是将储存在非挥发性内存中的所有电荷移除，使得所有非挥发性内存回到原内存的晶体管的闸极电压。因此，现有内存在进行程序化擦除写入时，必须提供一个足够大的电压给汲极和源极，通过此高压差所形成的信道，以便完成上述动作，但现有的单闸极EEPROM并无法轻易降低整个操作电流，使得操作电流偏高，且因其内存数组结构需求越来越密集，信道长度将随之缩短，进而造成各内存间的操作互为影响，此外较高的操作电流必须具备复杂的外围线路设计，上述以高电压的操作方法将使得外围线路的复杂度增高。
再者现有EEPROM组件在擦除方法上，储存的电荷是在福勒-诺得汉(Fowler-Nordheim)隧穿(简称F-N隧穿)技术的隧穿效应下从浮接闸移动至晶体管来移除，由于单闸极EEMPROM记忆胞的结构为晶体管基底-浮接闸-电容基底，导致储存的电荷可依据电场施加方向而被释放至任一方向，而导致单闸极EEPROM组件的过度擦除问题及擦除速度慢的问题变得更为严重。
因此，本发明针对上述问题，提出一种非挥发性内存结构及其操作方法，有效克服现有技术的缺点。
发明内容
本发明的主要目的，是提供一种非挥发性内存结构，其是使用单一浮接闸极结构及包含一对相异离子掺杂区的电容结构，用来增加电容值，达成缩小面积的目的，在程序化时，对源极施加一个电压或对晶体管基底施加一个背向偏压，来大幅降低单闸极式电子式可清除程序化只读存储器(EEPROM)组件的电流需求。
本发明的另一目的，是提供一种非挥发性内存结构，其是利用单一浮接闸极结构及包含一对相异离子掺杂区的电容结构，在擦除时提高汲极电压，并在闸极加上一个微小电压，使进行擦除时增加F-N隧穿电流，进而达到高速擦除的功效。
根据本发明，一种非挥发性内存结构，包括一个半导体基底，位于此半导体基底上设有相隔离的一个晶体管结构及一个电容结构，此晶体管结构包括有作为源极及汲极的多个离子掺杂区，而电容结构包括一个位于半导体基底内的N型井，此N型井内设有一对相异离子掺杂区，此N型井表面上设置一层第一介电层，在第一介电层上设置一个第一导电闸极，此晶体管结构及电容结构为电性连接，用来作为单浮接闸极。
而此非挥发性内存结构的操作方法，首先对此半导体基底、源极、汲极、二相异离子掺杂区及单浮接闸极上分别施加一个基底电压、一个源极电压、一个汲极电压及一个控制闸电压，在进行程序化过程时，使所施加的源极电压大于该基底电压，以产生较宽的空乏的源极-基底接面；而在进行擦除过程时，使所施加的该控制闸电压大于该源极电压，以增加福勒-诺得汉(F-N)隧穿电流。
本发明非挥发性内存结构及其操作方法与现有技术相比，其有益效果在于，可大幅降低单闸极式电子式可清除程序化只读存储器(EEPROM)组件的电流需求，并可实现高速擦除。
以下通过具体实施例结合附图详加说明，以便更容易了解本发明的目的、技术内容、特点及其有益效果。
图1为本发明非挥发性内存结构的结构剖视图。
图2为本发明非挥发性内存结构设有四个端点的结构示意图。
图3为本发明非挥发性内存结构的等效电路示意图。
图号说明10 半导体基底 12 晶体管结构14 电容结构 16 隔离组件18 介电层 20 导电闸极22 源极 24 汲极26 信道 28 N型井30 相异离子掺杂区 32 介电层34 导电闸极 36 单浮接闸极具体实施方式
本发明在于解决现有的非挥发性内存结构在制造时，因需较高的操作电流所具备复杂的外围线路设计，而衍生的多道制程、制造困难度高及高生产成本等缺陷，并且也克服此型式的内存结构在进行擦除时过度擦除问题及擦除速度缓慢的问题，以下就此非挥发性内存的结构及操作方法予以说明。
首先说明此非挥发性内存结构，请参照图1所示，此非挥发性内存结构是一P型半导体基底10，在此半导体基底10上设有相隔离的一个晶体管结构12及一个电容结构14，在标准隔离模块制程中使晶体管结构12及电容结构14隔离，此隔离制程是利用隔离组件16将晶体管结构12及电容结构14隔离。
此晶体管结构12为金氧半场效晶体管(MOSFET)结构，此晶体管结构12包括一层介电层18及一个导电闸极20，此介电层18位于半导体基底10表面上，而导电闸极20则设于介电层16上，并在半导体基底10内且在介电层18周围利用离子布植方式设置N+离子掺杂区，以分别作为其源极22及汲极24，在源极22及汲极24之间通过离子布植来形成一信道26；另外半导体基底10所掺杂的离子型式与离子掺杂区掺杂的离子型式为不同型式的离子，如本实施例是使用P型式的半导体基底10及N+离子掺杂区。
此电容结构14包括一个位于该半导体基底内的N型井(N-well)28，此N型井28内设有一对相异离子掺杂区30，其中一个相异离子掺杂区为N+型掺杂，另一个该相异离子掺杂区则为P+型掺杂，在N型井28表面上设置一层介电层32，在此介电层32上设置一个导电闸极34，形成顶板-介电层-侧底板的电容结构14，接着沉积形成多晶硅，且以微影蚀刻进行图案化将晶体管12的导电闸极20和电容结构14的顶部导电闸极34电连接，使多晶硅形成单浮接闸极(floatinggate)36的结构，接着以离子布植形成控制闸极，在金属化之后，便同时完成多个非挥发性内存结构的制作，因此，此非挥发性内存具有四个端点，此四个端点分别为源极、汲极、控制闸极以及基底连接结构，此四个端点可提供操作时输入电压之用，这样便完成此非挥发性内存的结构与制作说明。
接着说明此非挥发性内存结构操作方法，请参照图2及图3所示，首先对半导体基底10、源极22、汲极24及二相异离子掺杂区30上分别施加基底电压Vsub、源极电压Vs、汲极电压Vd及控制闸电压Vc，其中图3为此非挥发性内存的等效电路。此非挥发性内存在的超低电流程序化条件如下(1)此非挥发性内存程序化(写入)a.此基底电压Vsub为接地，Vsub＝0；以及b.使Vs＞Vsub也就是Vs＞0而Vd＞Vs＞0，且.Vc＞Vs＞0当Vs＞Vsub，可产生较宽的空乏的源极-基底接面，进而改善电流流向单浮接闸极40的效率，以大幅降低程序化单闸极EEPROM组件的电流需求。
而使Vs＞Vsub的方式有多种，其中一种是对源极电压Vs另施加一个真正有用(Non-trivial)电压，而使Vs＞Vsub。另一种方式则是对基底电压Vsub另施加一个背向偏压(back-bias)，而使Vs＞Vsub。
(2)此非挥发性内存擦除时a.此基底电压Vsub为接地，Vsub＝0；以及b.使Vc＞Vs；且使Vd＞Vc＞Vs≥0使Vc＞Vs的方式可在擦除过程对Vc另施加一个微小电压，而使Vc＞Vs。
当Vc＞Vs时可增加F-N隧穿电流来进行擦除，以达到高速擦除的功效。
本发明是使用单一浮接闸极结构及包含一对相异离子掺杂区的电容结构，用以增加电容值，达成缩小面积的目的，在程序化时，对源极施加一个有用电压或对晶体管基底施加一个背向偏压，以大幅降低单闸极式电子式可清除程序化只读存储器(EEPROM)组件的电流需求，而在擦除时提高汲极电压，并在闸极加上一个微小电压，使进行擦除时增加福勒-诺得汉(F-N)隧穿电流，进而实现高速擦除。
以上所述的实施例仅为本发明的较佳实施例，通过实施例说明本发明的特点，其目的是使本技术领域内的普通技术人员了解本发明的内容并据以实施，并不是用来局限本发明实施的范围。因此凡运用本发明权利要求所述的构造、形状、特征及精神所作的等同性变化及修饰，都应包括于本发明权利要求范围内。
权利要求
1.一种非挥发性内存结构，其特征在于，包括一个半导体基底；一个晶体管结构，位于该半导体基底上；以及一个电容结构，位于该半导体基底上，该电容结构包括一个位于该半导体基底内的N型井，该N型井内设有一对相异离子掺杂区，该N型井表面上设置一层第一介电层，在该第一介电层上设置一个第一导电闸极，该晶体管结构及该电容结构两者隔离且为电连接，用来作为单浮接闸极。
2.如权利要求1所述的非挥发性内存结构，其特征在于，其中，该半导体基底为P型半导体基底。
3.如权利要求1所述的非挥发性内存结构，其特征在于，其中，该二相异离子掺杂区掺杂有二种相异型的离子，其中一个该相异离子掺杂区为N+型掺杂，另一个该相异离子掺杂区则为P+型掺杂。
4.如权利要求1所述的非挥发性内存结构，其特征在于，其中，该晶体管结构包括一层第二介电层及一个第二导电闸极，该第二介电层位于该半导体基底表面上，而该第二导电闸极则设于该第二介电层上，并在该半导体基底内且在该第二介电层周围设置离子掺杂区，以分别作为其源极及汲极。
5.如权利要求4所述的非挥发性内存结构，其特征在于，其中，该半导体基底所掺杂的离子型式与该离子掺杂区掺杂的离子型式相异。
6.如权利要求4所述的非挥发性内存结构，其特征在于，其中，该晶体管结构及该电容结构的电连接是通过该第一导电闸极电接连至该第二导电闸极，用来作为单浮接闸极。
7.如权利要求4所述的非挥发性内存结构，其特征在于，其中，该晶体管结构及该电容结构利用至少一个隔离组件隔离。
8.如权利要求1所述的非挥发性内存结构，其特征在于，其中，该晶体管结构为金氧半场效晶体管。
9.一种非挥发性内存的操作方法，该非挥发性内存在半导体基底上设有相隔离的一个晶体管结构及一个电容结构，该晶体管结构包括有作为源极及汲极的离子掺杂区，该电容结构包括一个N型井内设有一对相异离子掺杂区，在该N型井表面依次设有一层第一介电层及一个第一导电闸极，该晶体管结构及该电容结构电连接以作为单浮接闸极，其特征在于，该操作方法包括对该半导体基底、该源极、该汲极、该二相异离子掺杂区及该单浮接闸极上分别施加一个基底电压、一个源极电压、一个汲极电压及一个控制闸电压；在进行程序化过程时，使所施加的该源极电压大于该基底电压，以产生较宽的空乏的源极-基底接面；以及在进行擦除过程时，使所施加的该控制闸电压大于该源极电压，以增加福勒-诺得汉隧穿电流。
10.如权利要求9所述的非挥发性内存结构，其特征在于，其中，该二相异离子掺杂区掺杂二种相异型的离子，其中一个该相异离子掺杂区为N+型掺杂，另一个该相异离子掺杂区为P+型掺杂。
11.如权利要求9所述的非挥发性内存结构，其特征在于，其中，该程序化过程对该基底电压另增加一个背向偏压，而使该源极电压大于该基底电压。
12.如权利要求9所述的非挥发性内存结构，其特征在于，其中，该程序化过程对该源极电压另施加一个真正有用电压，而使该源极电压大于该基底电压。
13.如权利要求9所述的非挥发性内存结构，其特征在于，其中，该擦除过程对该闸极电压另施加一个微小电压，使该控制闸电压大于该源极电压。
全文摘要
本发明提供一种非挥发性内存结构及其操作方法，其是使用单一浮接闸极结构及包含一对相异离子掺杂区的电容结构，用来增加电容值，达成缩小面积的目的，使此内存结构进行程序化时，对源极施加一电压或对晶体管基底施加一背向偏压，从而大幅降低单闸极式电子式可清除程序化只读存储器(EEPROM)组件的电流需求，而在进行擦除时，将汲极电压提高，并在闸极加上一个微小电压，使进行擦除时增加F－N隧穿电流，进而实现高速擦除。
文档编号H01L21/70GK101051640SQ20061006647
公开日2007年10月10日 申请日期2006年4月3日 优先权日2006年4月3日
发明者林信章, 黄文谦, 杨明苍, 张浩诚, 吴政颖 申请人:亿而得微电子股份有限公司