专利名称：非挥发性记忆体及其制作方法
技术领域：
本发明是有关于一种半导体及其制造方法，且特别是有关于一种非挥发性记忆体及其制造方法。
背景技术：
随着集成电路产业的快速发展，在要求电路积集化越来越高的情况下，整个电路元件大小的设计持续地往尺寸缩小的方向前进。当半导体元件的尺寸逐渐缩小时，元件之间的距离也会相对的缩小，当其距离缩短到某一定的程度之后，各种因制程积集度提高所衍生的问题便会发生。因此，如何制造出尺寸缩小、高积集度，又能兼顾其品质的半导体元件是产业的一致目标。
然而，随着元件积集度的增加，相邻的源极与汲极的距离也越接近，因此会有一些问题产生。举例来说，由于源极/汲极区通常是以离子植入(ionimplant)的方式形成，一旦植入的掺质(dopant)产生扩散，容易使相邻的源极/汲极区发生电性击穿(punch through)。此电性击穿的问题会造成不正常的电性导通，影响元件的正常操作速度与元件效能，且甚至会造成元件短路(short)或断路(open)，进而大大地影响整个制程的良率与可靠度。
发明内容
依据本发明提供实施例的目的就是在提供一种非挥发性记忆体的制作方法，能够避免因习知源极/汲极区的掺质扩散，而导致电性击穿的问题。
依据本发明提供实施例的另一目的是提供一种非挥发性记忆体，可防止电性击穿的发生，而影响元件效能与制程可靠度。
本发明提出一种非挥发性记忆体的制作方法，包括先于基底中形成二开口。接着，于二开口之间的基底上形成堆叠闸极结构，堆叠闸极结构包括第一介电层、电荷储存层、第二介电层与第一导体层。之后，于二开口底部及侧壁形成衬层，衬层的顶部表面低于基底的顶部表面。继之，于二开口底部的衬层上形成第二导体层，其中第二导体层的顶部表面与衬层的顶部表面共平面。然后，于第二导体层与衬层上形成第三导体层，其中第三导体层的顶部表面至少与基底的顶部表面共平面，且低于第一介电层的顶部表面。
依照本发明的一实施例所述，上述的衬层的形成方法例如是原位蒸汽生成(in-situ steam generated，ISSG)法或化学气相沉积法。衬层的材质例如是氧化硅、氮化硅或氮氧化硅。
依照本发明的一实施例所述，上述的第二导体层的材质例如是掺杂多晶硅。
依照本发明的一实施例所述，上述的第三导体层的形成方法例如是先于基底上形成导体材料层，以至少填满二开口。然后，移除部分导体材料层，直至导体材料层的顶部表面至少与基底的顶部表面共平面，且低于第一介电层的顶部表面。
依照本发明的一实施例所述，上述的第三导体层的材质例如是掺杂多晶硅。
依照本发明的一实施例所述，上述的电荷储存层的材质例如是氮化硅。在另一实施例中，电荷储存层的材质例如是多晶硅或掺杂多晶硅。
依照本发明的一实施例所述，上述的第一介电层的材质例如是氧化硅。
依照本发明的一实施例所述，上述的第二介电层的材质例如是氧化硅或氧化硅/氮化硅/氧化硅。
依照本发明的一实施例所述，上述的第一导体层的材质例如是多晶硅或掺杂多晶硅。
本发明提供一种非挥发性记忆体，包括基底、堆叠闸极结构、衬层、第二导体层以及第三导体层。其中，基底中具有二开口。堆叠闸极结构位于二开口之间的基底上。其中堆叠闸极结构包括由基底往上依序是第一介电层、电荷储存层、第二介电层与第一导体层。衬层位于二开口底部以及部分侧壁，衬层的顶部表面低于基底的顶部表面。第二导体层位于二开口底部的衬层上，且第二导体层的顶部表面与衬层的顶部表面共平面。第三导体层位于第二导体层与衬层上，其中第三导体层的顶部表面至少与基底的顶部表面共平面，且低于第一介电层的顶部表面。
依照本发明的一实施例所述，上述的第二导体层的材质例如是掺杂多晶硅。
依照本发明的一实施例所述，上述的第三导体层的材质例如是掺杂多晶硅。
依照本发明的一实施例所述，上述的衬层的材质例如是氧化硅、氮化硅或氮氧化硅。
依照本发明的一实施例所述，上述的电荷储存层的材质例如是氮化硅。在另一实施例中，电荷储存层的材质例如是多晶硅或掺杂多晶硅。
依照本发明的一实施例所述，上述的第一介电层的材质例如是氧化硅。
依照本发明的一实施例所述，上述的第二介电层的材质例如是氧化硅或氧化硅/氮化硅/氧化硅。
依照本发明的一实施例所述，上述的第一导体层的材质例如是多晶硅或掺杂多晶硅。
本发明是利用在基底中形成开口，并于开口中依序形成衬层与导体层，以作为元件的源极/汲极区。因此，可避免习知以离子植入方式形成源极/汲极区，容易产生掺质扩散而导致电性击穿的问题，进而提升非挥发性记忆体的良率与可靠度。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
图1A至图1E为依照本发明的一实施例所绘示的非挥发性记忆体的制作方法的流程结构剖面图。
100基底 102、114、164、174、182顶部表面112、126介电层 122电荷储存层132第一导体层140堆叠闸极结构150开口 160、162衬层170导体材料层172第二导体层180第三导体层190源极/汲极区具体实施方式
图1A至图1E为依照本发明的一实施例所绘示的非挥发性记忆体的制作方法的流程结构剖面图。
首先，请参照图1A，于基底100中形成开口150。开口150的形成方法例如是，先于基底100上形成一图案化光阻层(未绘示)。接着，移除未被图案化光阻层覆盖住的部分基底100，以于基底100中形成沟渠150。然后，移除图案化光阻层。
然后，请参照图1B，于开口150之间的基底100上形成堆叠闸极结构140。堆叠闸极结构140由基底100起依序由介电层112、电荷储存层122、介电层126与第一导体层132堆叠而成。其中，介电层112材质例如是氧化硅，介电层126的材质例如是氧化硅、氧化硅/氮化硅/氧化硅或其他合适的介电材质。第一导体层132的材质例如是多晶硅或掺杂多晶硅。在一实施例中，电荷储存层122的材质例如是氮化硅，则介电层112、电荷储存层122与介电层126组成氧化硅/氮化硅/氧化硅(ONO)层。在另一实施例中，电荷储存层122的材质例如是多晶硅或掺杂多晶硅，则电荷储存层122为浮置闸极，而第一导体层132为控制闸极。
接着，请参照图1C，于基底100上方形成衬层160，顺应性地覆盖住二开口150以及堆叠闸极结构140表面。衬层160的材质例如是氧化硅、氮化硅或氮氧化硅，其形成方法例如是原位蒸汽生成(in-situ steamgenerated，ISSG)法或化学气相沉积法。接着，于二开口150底部的衬层160上形成导体材料层170，且导体材料层170填满二开口150。导体材料层170的材质例如是掺杂多晶硅。
随后，请参照图1D，移除部分导体材料层170，以形成第二导体层172，第二导体层172的顶部表面174低于基底100的顶部表面102。移除部分导体材料层170，以形成第二导体层172的方法例如是进行一蚀刻制程。接着，移除部分衬层160，以形成衬层162，且衬层162的顶部表面164与第二导体层172的顶部表面174共平面。移除部分衬层160，以形成衬层162的方法例如是进行一蚀刻制程。更详细而言，衬层162的顶部表面164低于基底100的顶部表面102，可以使后续形成的源极/汲极区之间形成通道区。
上述，衬层162可以防止第二导体层172中的掺质扩散至基底100中，因此可避免因习知源极与汲极区中的掺质扩散，导致空乏区相连，而产生电性击穿(punch through)的问题。
继之，请参照图1E，于第二导体层172与衬层162上形成第三导体层180。第三导体层180的顶部表面182至少与基底100的顶部表面102共平面，且低于介电层112的顶部表面114。第三导体层180的材质例如是掺杂多晶硅，而其形成方法例如是，于基底100上方形成一层导体材料层(未绘示)，此导体材料层可例如是至少填满二开口150，然后移除部分导体材料层，至其顶部表面至少与基底100的顶部表面102共平面，且低于介电层112的顶部表面114，以形成第三导体层180。上述第二导体层172与第三导体层180可作为非挥发性记忆体的源极/汲极区190，亦即是所谓的沟渠式源极/汲极区(trench-like S/D)。
特别是，第三导体层180的顶部表面182至少与基底100的顶部表面102共平面，因此可避免源极/汲极区192之间的通道区暴露，而产生漏电流。而且，第三导体层180的顶部表面182低于介电层112的顶部表面114，其可避免与第一导体层122导通，而造成元件短路。
当然，本发明的方法并非限定在仅能应用在记忆体元件中，其还可应用于金氧半导体(MOS)元件等半导体元件中。另外，还可与周边电路区的制程进行整合，以同时制作在同一晶圆上，形成一种同时结合记忆胞区与周边电路区的非挥发性记忆体。本发明的源极/汲极区192不以离子植入的方式形成，而是先于基底100中蚀刻出开口150于预定形成源极与汲极192的区域138，再填入以掺杂多晶硅为材料的导体层190。其中，导体层190的底部与部分侧壁会被衬层162包覆，可以避免源极/汲极区中的掺质扩散，而部分未被衬层162包覆的源极与汲极192可以使导通电流。如此一来，可以避免发生电性击穿(punch through)的问题，进而可以提升元件的效能与可靠度。
以下，将以图1E的结构剖面图说明本发明的一实施例的非挥发性记忆体。
请再次参照图1E，本发明的非挥发性记忆体包括基底100、堆叠闸极结构140、衬层162、第二导体层172以及第三导体层180。其中，基底100中具有二开口150。堆叠闸极结构140位于二开口150之间的基底100上。堆叠闸极结构140包括由基底100往上依序是介电层112、电荷储存层122、介电层126以及第一导体层132。其中，介电层112与介电层126的材质皆例如是氧化硅或其他合适的介电材质。第一导体层132的材质例如是多晶硅或掺杂多晶硅。在一实施例中，电荷储存层122的材质例如是氮化硅，则介电层112、电荷储存层122与介电层126组成氧化硅/氮化硅/氧化硅(ONO)层。在另一实施例中，电荷储存层122的材质例如是多晶硅或掺杂多晶硅，则电荷储存层122为浮置闸极，而第一导体层132则为控制闸极。
衬层162位于二开口150底部以及部分侧壁，衬层162的顶部表面164低于基底100的顶部表面102。衬层162的材质例如是氧化硅、氮化硅或氮氧化硅。第二导体层172位于二开口150底部的衬层162上，且第二导体层172的顶部表面174与衬层162的顶部表面164共平面。第二导体层172的材质例如是掺杂多晶硅。第三导体层180位于第二导体层172与衬层162上，其中第三导体层180的顶部表面182至少与基底100的顶部表面102共平面，且低于介电层112的顶部表面114。第三导体层180的材质例如是掺杂多晶硅。上述的第二导体层172与第三导体层180可作为一源极/汲极区190，亦即是所谓的沟渠式源极/汲极区(trench-like S/D)。
综上所述，本发明的非挥发性记忆体以沟渠式的源极/汲极区，取代习知的以离子植入的方式形成源极/汲极区，利用沟渠式结构以防止源极/汲极区中的掺质扩散，进而可避免产生源极/汲极区之间发生电性击穿，以提升元件的效能与可靠度。另一方面，本发明的方法亦可同时整合记忆胞区与周边电路区的非挥发性记忆体的制程，且还可适用于其他合适的制程中，例如可应用于制作浮置闸极的制程。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。
权利要求
1.一种非挥发性记忆体的制作方法，包括于一基底中形成二开口；于该二开口之间的该基底上形成一堆叠闸极结构，其中该堆叠闸极结构包括一第一介电层、一电荷储存层、一第二介电层与第一导体层；于该二开口底部及侧壁形成一衬层，其中该衬层的顶部表面低于该基底的顶部表面；于该二开口底部的该衬层上形成一第二导体层，其中该第二导体层的顶部表面与该衬层的顶部表面共平面；以及于该第二导体层与该衬层上形成一第三导体层，其中该第三导体层的顶部表面至少与该基底的顶部表面共平面，且低于该第一介电层的顶部表面。
2.根据权利要求1所述的非挥发性记忆体的制作方法，其中该衬层的形成方法包括原位蒸汽生成(in-situ steam generated，ISSG)法或化学气相沉积法。
3.根据权利要求1所述的非挥发性记忆体的制作方法，其中该衬层的材质包括氧化硅、氮化硅或氮氧化硅。
4.根据权利要求1所述的非挥发性记忆体的制作方法，其中该第二导体层的材质包括掺杂多晶硅。
5.根据权利要求1所述的非挥发性记忆体的制作方法，其中该第三导体层的形成方法包括于该基底上方形成一导体材料层，以至少填满该二开口；以及移除部分该导体材料层，直至该导体材料层的顶部表面至少与该基底的顶部表面共平面，且低于该第一介电层的顶部表面。
6.根据权利要求1所述的非挥发性记忆体的制作方法，其中该第三导体层的材质包括掺杂多晶硅。
7.根据权利要求1所述的非挥发性记忆体的制作方法，其中该电荷储存层的材质包括氮化硅。
8.根据权利要求1所述的非挥发性记忆体的制作方法，其中该电荷储存层的材质包括多晶硅或掺杂多晶硅。
9.根据权利要求1所述的非挥发性记忆体的制作方法，其中该第一介电层的材质包括氧化硅。
10.根据权利要求1所述的非挥发性记忆体的制作方法，其中该第二介电层的材质包括氧化硅或氧化硅/氮化硅/氧化硅。
11.根据权利要求1所述的非挥发性记忆体的制作方法，其中该第一导体层的材质包括多晶硅或掺杂多晶硅。
12.一种非挥发性记忆体，包括一基底，该基底中具有二开口；一堆叠闸极结构，位于该二开口之间的该基底上，其中该堆叠闸极结构包括由该基底往上依序是一第一介电层、一电荷储存层、一第二介电层与一第一导体层；一衬层，位于该二开口底部以及部分侧壁，该衬层的顶部表面低于该基底的顶部表面；一第二导体层，位于该二开口底部的该衬层上，且该第二导体层的顶部表面与该衬层的顶部表面共平面；以及一第三导体层，位于该第二导体层与该衬层上，其中该第三导体层的顶部表面至少与该基底的顶部表面共平面，且低于该第一介电层的顶部表面。
13.根据权利要求12所述的非挥发性记忆体，其中该第二导体层的材质包括掺杂多晶硅。
14.根据权利要求12所述的非挥发性记忆体，其中该第三导体层的材质包括掺杂多晶硅。
15.根据权利要求12所述的非挥发性记忆体，其中该衬层的材质包括氧化硅、氮化硅或氮氧化硅。
16.根据权利要求12所述的非挥发性记忆体，其中该电荷储存层的材质包括氮化硅。
17.根据权利要求12所述的非挥发性记忆体，其中该电荷储存层的材质包括多晶硅或掺杂多晶硅。
18.根据权利要求12所述的非挥发性记忆体，其中该第一介电层的材质包括氧化硅。
19.根据权利要求12所述的非挥发性记忆体，其中该第二介电层的材质包括氧化硅或氧化硅/氮化硅/氧化硅。
20.根据权利要求12所述的非挥发性记忆体，其中该第一导体层的材质包括多晶硅或掺杂多晶硅。
全文摘要
一种非挥发性记忆体的制作方法，包括先于基底中形成二开口。接着，于二开口之间的基底上形成堆叠闸极结构，堆叠闸极结构包括第一介电层、电荷储存层、第二介电层与第一导体层。之后，于二开口底部及侧壁形成衬层，衬层的顶部表面低于基底的顶部表面。继之，于二开口底部的衬层上形成第二导体层，其中第二导体层的顶部表面与衬层的顶部表面共平面。然后，于第二导体层与衬层上形成第三导体层，其中第三导体层的顶部表面至少与基底的顶部表面共平面，且低于第一介电层的顶部表面。
文档编号H01L29/66GK101071772SQ20061007854
公开日2007年11月14日 申请日期2006年5月10日 优先权日2006年5月10日
发明者陈进贤, 陈盈佐, 刘建宏, 黄守伟 申请人:旺宏电子股份有限公司