专利名称：一种降低微波单片集成电路驻波比的地线布形的制作方法
技术领域：
本发明涉及印刷电路板(PCB)或版图(layout)布线技术领域，尤 其涉及一种降低微波单片集成电路(MMIC)驻波比的地线布形。
背景技术：
随着大规模集成电路的特征尺寸越来越小，印刷电路板(PCB)或版 图(layout)中寄生电容、寄生电感、电阻都对集成电路的性能产生着越 来越大的影响。虽然在理想的情况下，接地平面所处电势应该是一个等电位的电势为 0的接地平面，但是由于在印刷电路板(PCB)或版图(layout)地线布局 中，由于寄生电容、寄生电感、电阻的影响，当地线布局不周，或者地线 远离被测元件(DUT)时会产生很大的电磁场干扰，导致被测元件性能的 变坏甚至是完全失效。因此，地线布局在大规模集成电路测试时，特别是输入输出端除了需要计算接地通孔与信号微带之间的距离以外，对于信号微带的宽度、信号 微带与接地平面之间的距离都有严格的要求。在地线布局方面，首先考虑的是采用何种接地方式。 一般来说接地结 构分为系统地，模拟地，数字地，屏蔽地。按接地方式来说分为单点接地， 多点接地，复合接地，悬浮接地。对于MMIC而言， 一般所使用的印刷电 路板均为双面板，并且地平面所占面积较大，因此并未采用复合接地和悬 浮接地方式。单点接地方式分为串联单点接地和并联单点接地。串联单点接地方式 指的是每一个需要接地的单元点均被串接至同一点。如图1所示，图1为 串连单点接地方式示意图。并联单点接地方式是指每一个需要接地的单元 点分别并联接至同一点。如图2所示，图2为并联单点接地方式示意图。不论是串连单点接地还是并联单点接地，对于高频电路来说，由于所
有接地单元均连通，因此极易发生高频串扰，特别是大电流和小电流回路 之间会产生反馈，造成整个系统的性能下降。因此一般釆用多点接地方式。 如图3所示，图3为多点接地方式示意图。由于多点接地方式可以获 得较低的接地阻抗，所以对于高频接地方式较为常用。但是对于输入输出端而言，还需要考虑到地平面对信号传输微带造成的影响。由于50Q微带 线的设计分为共面波导和普通微带两种，其区别是地线与信号微带之间的 距离。电路仿真发现由于共面波导会对输入输出驻波比影响较大，但是由 于输入输出端加入的SMA测试头即为共面波导形式，必须考量二者对于 驻波比的影响，进行综合比较。发明内容(一) 要解决的技术问题有鉴于此，本发明综合考虑了单点接地和多点接地两种方式的优缺 点，并将其综合利用，提供一种降低MMIC驻波比的地线布形，以降 低输入输出端对于阻抗虚部变化引起不匹配的敏感度，改善驻波比，提高 MMIC单片测试的成功率。(二) 技术方案为达到上述目的，本发明的技术方案是这样实现的 一种降低微波单片集成电路MMIC驻波比的地线布形，该地线布 形至少包括一个图形单元，所述图形单元由印制在印刷电路板和版图 平面上投影图形为z形的信号微带线，以及沿所述信号微带线分布的地线 接地通孔构成。所述信号微带线的宽度由中心频点决定。所述信号微带线的宽度根据所需频带的中心频点计算为50Q宽度微 带线。所述图形单元位于印制在印刷电路板和版图平面上的同一层平面上， 所述图形单元与其他层平面上图形单元的连接通过所述地线接地通孔中 的导电介质进行。当所述图形单元为两个时，所述两个图形单元位于印制在印刷电路板和版图平面上的同一层平面上，并分别位于印制在印刷电路板和版图平面 上被测元件DUT的输入端和输出端。所述图形单元中心的信号微带线与两侧地平面的间距根据所需频带 的中心频点计算而得。所述信号微带线远离被测元件DUT —端的间距根据共面波导公式计算。所述信号微带线靠近被测元件DUT间距以微带线计算，按微带线宽 度2至3倍取值。所述信号微带线长度值由印刷电路板的具体尺寸决定，输入输出微带 和地平面在同一水平面上。所述印刷电路板上不使用阻焊层，保持金面。(三)有益效果 从上述技术方案可以看出，本发明具有以下有益效果1、 利用本发明，降低了因金属跳线(bcmdwire)的电感以及片内隔直 电容的工艺误差带来的驻波比的升高，并且比较方便安装调整驻波比所需 的元件，不会带来太大的寄生电感。2、 本发明的地线布图方案与已有的接地方式相比，具有简单易行和 电磁干扰小的特点，通过多点接地有效地阻隔了各个接地单元之间可能存 在的直接连通传导耦合和串扰；通过有效的综合使用共面波导和普通微带 的形式可以降低输入输出端对于阻抗虚部变化引起不匹配的敏感度，改善 了驻波比，提高了 MMIC单片测试的成功率。
图l为串连单点接地方式示意图； 图2为并联单点接地方式示意图； 图3为多点接地方式示意图；图4为本发明提供的印制在印刷电路板和版图平面上投影图形为z形 微带线以及沿线均有接地通孔组成的地线分布图5为依照本发明一个较佳实施例的降低MMIC驻波比的地线布形。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实 施例，并参照附图，对本发明进一步详细说明。如图4所示，图4为本发明提供的印制在印刷电路板和版图平面上投 影图形为z形微带线以及沿线均有接地通孔组成的地线分布图。该地线布 形至少包括一个图形单元，所述图形单元由印制在印刷电路板和版图 平面上投影图形为z形的信号微带线，以及沿所述信号微带线分布的地线 接地通孔构成。在图4中，信号微带线的宽度由中心频点决定，根据所需频带的中心 频点计算为50Q宽度微带线。所述图形单元位于印制在印刷电路板和版图平面上的同一层平面上， 所述图形单元与其他层平面上图形单元的连接通过所述地线接地通孔中 的导电介质进行。当所述图形单元为两个时，所述两个图形单元位于印制在印刷电路板 和版图平面上的同一层平面上，并分别位于印制在印刷电路板和版图平面 上被测元件DUT的输入端和输出端。所述图形单元中心的信号微带线与两侧地平面的间距根据所需频带 的中心频点计算而得。所述信号微带线远离被测元件DUT —端的间距根 据共面波导公式计算。所述信号微带线靠近被测元件DUT间距以微带线 计算，按微带线宽度2至3倍取值。所述信号微带线长度值由印刷电路板的具体尺寸决定，输入输出微带 和地平面在同一水平面上。基于图4所述的印制在印刷电路板和版图平面上投影图形为z形微带 线以及沿线均有接地通孔组成的地线分布图，以下结合具体的实施例对本 发明提供的降低MMIC驻波比的地线布形进一步详细说明。实施例如图5所示，图5为依照本发明一个较佳实施例的降低MMIC驻波 比的地线布形。图5示出了输入部分和输出部分的地线布局。该图形单元位于印刷电路板或版图的同一层，印刷电路板上不使用阻 焊层，保持金面。这是由于高频电路中电流的趋肤效应需要光滑的金表面， 如果加入阻焊层，则金面不会有抛光工序，因此不使用阻焊层。信号微带的宽度由中心频点决定。信号微带与地平面之间的距离其远离被测元件 (DUT) —端的间距根据共面波导公式计算。其靠近被测元件(DUT)间 距以微带线计算，按微带线宽度2 3倍取值。其长度值有印刷电路板的 具体尺寸决定，输入输出微带和地平面应在同一水平面上。以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行 了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而 已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修 改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1、 一种降低微波单片集成电路MMIC驻波比的地线布形，其特 征在于，该地线布形至少包括一个图形单元，所述图形单元由印制在 印刷电路板和版图平面上投影图形为z形的信号微带线，以及沿所述信号 微带线分布的地线接地通孔构成。
2、 根据权利要求1所述的降低MMIC驻波比的地线布形，其特征在于，所述信号微带线的宽度由中心频点决定。
3、 根据权利要求2所述的降低MMIC驻波比的地线布形，其特 征在于，所述信号微带线的宽度根据所需频带的中心频点计算为50Q宽度 微带线。
4、 根据权利要求1所述的降低MMIC驻波比的地线布形，其特 征在于，所述图形单元位于印制在印刷电路板和版图平面上的同一层平面 上，所述图形单元与其他层平面上图形单元的连接通过所述地线接地通孔 中的导电介质进行。
5、 根据权利要求1所述的降低MMIC驻波比的地线布形，其特 征在于，当所述图形单元为两个时，所述两个图形单元位于印制在印刷电 路板和版图平面上的同一层平面上，并分别位于印制在印刷电路板和版图 平面上被测元件DUT的输入端和输出端。
6、 根据权利要求1所述的降低MMIC驻波比的地线布形，其特 征在于，所述图形单元中心的信号微带线与两侧地平面的间距根据所需频 带的中心频点计算而得。
7、 根据权利要求1所述的降低MMIC驻波比的地线布形，其特征在于，所述信号微带线远离被测元件DUT —端的间距根据共面波导公 式计算。
8、 根据权利要求1所述的降低MMIC驻波比的地线布形，其特 征在于，所述信号微带线靠近被测元件DUT间距以微带线计算，按微带 线宽度2至3倍取值。
9、 根据权利要求1所述的降低MMIC驻波比的地线布形，其特 征在于，所述信号微带线长度值由印刷电路板的具体尺寸决定，输入输出微带和地平面在同一水平面上。
10、根据权利要求1所述的降低MMIC驻波比的地线布形，其特征在于，所述印刷电路板上不使用阻焊层，保持金面。
全文摘要
本发明公开了一种降低微波单片集成电路(MMIC)驻波比的地线布形，其特征在于，该地线布形至少包括一个图形单元，所述图形单元由印制在印刷电路板和版图平面上投影图形为z形的信号微带线，以及沿所述信号微带线分布的地线接地通孔构成。利用本发明，降低了因金属跳线的电感以及片内隔直电容的工艺误差带来的驻波比的升高，并且比较方便安装调整驻波比所需的元件，不会带来太大的寄生电感，进而降低了输入输出端对于阻抗虚部变化引起不匹配的敏感度，改善了驻波比，提高了MMIC单片测试的成功率。
文档编号H01L23/48GK101145547SQ20061011293
公开日2008年3月19日 申请日期2006年9月13日 优先权日2006年9月13日
发明者张海英, 旻 朱 申请人:中国科学院微电子研究所