专利名称：半导体器件的制作方法
技术领域：
本发明涉及半导体技术领域，特别涉及一种半导体器件的制作方法。
背景技术：
随着半导体制造技术的飞速发展，为了达到更快的运算速度、更大的数 据存储量以及更多的功能，半导体芯片朝向更高的器件密度、高集成度方向 发展。大部分半导体芯片的外围电路需要采用高压输入/输出器件，而核心器 件如各种存储器件则需要在低压下运行，为了实现器件性能的最大化，核心 器件的沟道长度变短，产生了短沟道区域以及短沟道效应。为了避免短沟道
效应，通常采用轻掺杂源/漏极(lightly doped source/drain, LDD)结构。
随着核心器件沟道长度的缩小，为了获得所需的驱动电流并抑制短沟道 效应，通常釆用更高浓度掺杂的半导体衬底和源/漏极，从而在源/漏极的耗尽 区域产生高电场。当高压输入/输出器件在饱和电流状态下运行时，反型层电 荷在沟道表面横向电场的作用下被加速并与晶格发生碰撞电离，会产生大量 热载流子(电子空穴对)。对NMOS器件，所产生的热载流子在表面栅漏电场 作用下会向栅才及介电层注入，形成热载流子注入效应(hot-carrier injection, HCI),从而会严重影响器件工作特性及可靠性。经由碰撞电离，产生的大量 热载流子，也可能增加衬底漏电流。可利用多次离子注入和掺杂离子浓度的 调控，以提高势垒来抑制此种漏电流。
为了增强核心器件短沟道区域的使用性能，在低掺杂源漏区域使用快速 热退火工艺以激活掺杂离子，避免掺杂离子的扩散和迁移。专利号为6121091 的美国专利提供了一种器件的制作方法，通过快速热退火工艺激活植入的掺 杂离子。其具体工艺方法参考附图1至附图6。 首先，参考附图l所示，提供半导体衬底l,所述半导体衬底l划分为核心
器件区域30和输入/输出器件区域40,在核心器件区域30和输入/输出器件区域 40的半导体衬底1上依次形成栅4及介电层2和栅4及3,所述栅才及介电层2为二氧 化硅，所述栅极3为多晶硅层。
参考附图2所示，形成完全覆盖输入/输出器件区域40的光刻胶层4，然后 在核心器件区域30上以栅极3为掩膜，以进行第一次离子注入，形成未激活的 低掺杂源漏区5a。第一次离子注入工艺的注入离子例如磷离子、砷离子等。 随后，参考附图3所示，对核心器件区域30在进行第一次快速热退火的工艺， 形成低掺杂源漏区5b,并去除完全覆盖输入/输出器件区域40的光刻胶层4。
之后，参考附图4所示，形成完全覆盖核心器件区域30的光刻胶层6，并 在核心器件区域30上以栅极3为掩膜，进行第二次离子注入，形成未激活的低 掺杂源漏区7a。与第一次离子注入的工艺和掺杂种类相同，第二次离子注入 工艺的注入离子例如磷离子、砷离子等。参考附图5所示，去除光刻胶层6， 并在核心器件区域30的栅极介电层2和栅极3的侧壁以及输入/输出器件区域40 的栅极介电层2和栅极3的侧壁形成间隙壁8，间隙壁8的材料为二氧化硅。形 成间隙壁8的工艺过程中，输入/输出器件区域40内未激活的低掺杂源漏区7a 形成为激活的低掺杂源漏区7b。
最后，参考附图6,以栅极3以及间隙壁8为掩膜，在输入/输出器件区域40 和核心器件区域30的半导体衬底内进行第三次离子注入，形成重掺杂源漏区 9。采用上述的半导体器件的制作方法，形成存储器的核心器件区域和输入/ 输出器件区域。
但是，上迷半导体器件的制作方法存在如下缺点l)只有一道低掺杂源 漏区离子注入，难以抑制器件不断缩小后出现的短沟道效应；2)输入/输出器 件的低掺杂源漏区离子注入后缺少使杂质充分激活和扩散的退火，从而可引
起漏端低掺杂源区在栅介质层下形成高强电场，造成输入/输出器件的寿命严 重退化。
发明内容
本发明解决的问题是现有技术半导体器件的制作方法不能抑制短沟道效 应并且输入/输出器件的寿命退化，造成器件可靠性的缺陷，提供一种新的半 导体器件的制作方法，在调整器件的饱和电流的同时，改善输入/输出器件的 可靠性，并抑制碰撞电离可能引起的衬底漏电流。
为解决上述问题，本发明提供一种半导体器件的制作方法，包括如下步
骤提供半导体衬底，半导体衬底包括核心器件区域和输入/输出器件区域， 核心器件区域和输入/输出器件区域的半导体衬底上都形成有栅极介电层和位 于栅极介电层上的栅极；
以栅极为掩膜，在核心器件区域和输入/输出器件区域的半导体衬底内进 行第一离子注入；
进行快速热退火，在核心器件区域和输入/输出器件区域栅极介电层两侧 的半导体衬底内形成低掺杂源漏区；
在核心器件区域和输入/输出器件区域的栅极介电层以及栅极的侧壁形成 间隙壁；
以栅极和间隙壁为掩膜，在核心器件区域和输入/输出器件区域的半导体 衬底内进行第三离子注入，形成重掺杂源漏区。
进一步，第一离子注入之后，快速热退火工艺之前还包括以栅极为掩膜， 在核心器件区域和输入/输出器件区域的半导体衬底内进行第二离子注入的工 艺步骤。
或者，在第一离子注入之前包括以栅极为掩膜，在核心器件区域和输入/
输出器件区域的半导体衬底内进行笫二离子注入的工艺步骤。
与现有技术相比，本发明具有以下优点
1 、通过将在核心器件区域和输入/输出器件区域都形成掺杂离子注入之后 进行快速热退火工艺，激活注入的掺杂离子，并利用快速热退火的温度条件， 避免额外的瞬时增强扩散效应来降低器件表面沟道橫向电场峰值和位置，从 而可明显减小衬底漏电流和栅介质层注入电流，提高器件可靠性。
2、采用在源漏区进行两次离子注入第一离子注入的离子与形成重掺杂 的源漏注入离子同类型，第二离子注入的离子类型与半导体衬底的掺杂类型 相同，并采用多角度注入，利用第二离子注入的旋转离子注入和对第一离子 注入的的源漏低摻杂的离子注入条件的优化，可有效抑制源漏区向沟道方向 扩散所造成的短沟道效应，从而可有效改善器件尺寸不断缩小后的器件的性 能，同时，不会增加工艺复杂度和热预算成本，也不会影响到核心器件的性
台匕H匕。
图1至图6是现有技术半导体器件的制作方法的器件结构示意图； 图7至图11是本发明半导体器件的制作方法的器件结构示意图； 图12为本发明实施例1的工艺流程图； 图13为本发明实施例2的工艺流程图； 图14为本发明实施例3的工艺流程图。
具体实施例方式
冬反明白勺冬质在亍在碎豕'"器1干凶i或并口賴)入/稀出券1干区》或的千矛体;fT瓶 进行离子注入之后，对核心器件区域和输入/输出器件区域进行快速热退火， 以提高形成的半导体器件的输入/输出器件的可靠性。
为使本发明的上迷目的、特征和优点能够更加明显易懂，下面结合附图 对本发明的具体实施方式
做详细的说明。 实施例1
本发明提供一种半导体器件的制作方法，包括如下步骤参考附图12所 示，提供半导体衬底，半导体衬底包括核心器件区域和输入/输出器件区域， 核心器件区域和输入/输出器件区域的半导体衬底上都形成有栅极介电层和位 于栅极介电层上的棚-极S200;以栅极为掩膜，在核心器件区域和输入/输出器 件区域的半导体衬底内进行第一离子注入S210;进行快速热退火，在核心器 件区域和输入/输出器件区域栅极介电层两侧的半导体衬底内形成低掺杂源漏
形成间隙壁S230;以栅极和间隙壁为掩膜，在核心器件区域和输入/输出器件 区域的半导体衬底内进行第三离子注入，形成重掺杂源漏区S240。
参考附图7所示，提供半导体村底100，所述半导体衬底100包括核心器 件区域110和输入/输出器件区域120，在核心器件区域110和输入/输出器件 区域120的半导体衬底100上都形成有栅极介电层200和栅极300。所述栅极 介电层200可以是二氧化硅、氧化铪、氧化铝、高k介电材料以及氮氧化硅 等，最为优选的是二氧化硅。
才册极介电层200的形成工艺可以采用本领域技术人员熟知的任何现有技 术，比较优选的为化学气相沉积法。通常情况下，输入/输出器件区域120的 栅极介电层200的厚度大于核心器件区域栅极介电层200的厚度，因此，可 以在半导体衬底上形成冲册才及介电层200之后，采用化学机械抛光工艺减薄核 心器件区域的栅极介电层的厚度。本发明输入/输出器件区域120的栅极介电 层200的厚度为30至60埃。
所述栅极300为多晶硅层或者多晶硅硅化物。形成工艺可以采用本领域 技术人员熟知的任何现有技术，比较优选的为化学气相沉积法，例如低压等
离子体化学气相沉积或者等离子体增强化学气相沉积工艺。
参考附图8所示，以栅极300为掩膜，在核心器件区域110和输入/输出 器件区域120的半导体村底100内进行第一离子注入，在半导体衬底100内 形成未激活的低掺杂源漏区400a。第一离子注入工艺的掺杂离子例如磷离子、 砷离子等。
进行第一磷、砷离子注入的工艺为离子注入能量为2 KeV至35 KeV， 离子注入剂量为5E12至2E15/cm2,以便在较宽的窗口内与第二离子注入的能 量和剂量相搭配优化，从而获得要求的驱动电流以及器件性能。本发明优选 的离子注入能量为5 KeV至20KeV,更加优选的离子注入能量为10KeV至 14KeV。
进一步，第一离子注入的注入离子为砷离子时，离子注入能量优选2KeV 至35KeV,注入离子为磷离于时，离子注入能量优选8KeV至17KeV。
在本发明的几个具体实施例中，分别采用的离子注入能量为8KeV 、 10 KeV、 12KeV、 14KeV、 18KeV、 24 KeV以及30 KeV,离子注入的剂量分别 为8E13/cm2、 1E14/cm2、 5E14/ 112以及1E15/cm2等。
随后，参考附图9所示，进行快速热退火，在核心器件区域110和输入/ 输出器件区域120栅极介电层200两侧的半导体衬底100内形成低掺杂源漏 区400。
本发明所述快速热退火的工艺为在氮气、氩气等惰性气体环境中，退 火温度为900摄氏度至950摄氏度，退火时间为5s至120s ,优选10s至60s, 更加优选的是10s至30s。
之后，参考附图10所示，在核心器件区域110和输入/输出器件区域120 的栅极介电层200以及栅极300的侧壁形成间隙壁500。形成间隙壁500的工 艺可以采用本领域技术人员熟知的任何现有技术，比较优选的为化学气相沉
积法。间隙壁500的材料可以是二氧化硅、氮化硅等。所述间隙壁500的厚 度为200至800埃。
最后，参考附图11,以4册才及300和间隙壁500为掩膜，在核心器件区域 110和输入/输出器件区域120的半导体衬底110内进行第三离子注入，形成 重掺杂源漏区600。进行第三离子注入的离子为磷、砷离子等离子，离子注入 的工艺离子注入能量为8至50KeV,离子注入剂量为1.5E14至6E15/cm2。 采用上述半导体器件的制作方法，形成存储器的核心器件区域和输入/输出器 件区域。
采用本发明上述的工艺方法，在核心器件区域和输入/输出器件区域的半 导体村底内进行第 一 离子注入之后，同时对核心器件区域和输入/输出器件区 域进行快速热退火工艺，可以降低输入/输出器件的最大电场Emax并且使其 在半导体衬底内的深度加深，导致衬底漏电流降低，因此，提高了输入/输出
器件的热栽流子性能。同时，由于掺杂离子橫向的扩散能力增强，使输入/输 出器件的工作电流增加了 4 % 。
本发明通过改进第一离子注入工艺的注入能量，调整掺杂离子的注入深 度发现，随着离子注入能量的增加，输入/输出器件的衬底漏电流降低。本发 明中使第一掺杂离子的注入能量从10KeV增加到14KeV,器件的热载流子增 加了20%。除此之外，在不发生超负荷运行的情况下，输入/输出器件的工作 电流增加了大约6% 。
实施例2
本发明还提供一种半导体器件的制作方法，包括如下步骤参考附图13 所示，提供半导体衬底，半导体衬底包括核心器件区域和输入/输出器件区域， 核心器件区域和输入/输出器件区域的半导体衬底上都形成有栅极介电层和位 于栅极介电层上的栅极S300;以栅极为掩膜，在核心器件区域和输入/输出器 件区域的半导体衬底内进行第 一 离子注入S310;以栅极为掩膜，在核心器件 区域和输入/输出器件区域的半导体衬底内进行第二离子注入S320;进行快速 热退火，在核心器件区域和输入/输出器件区域栅极介电层两侧的半导体衬底 内形成低掺杂源漏区S330;在核心器件区域和输^/输出器件区域的栅极介电 层以及栅极的侧壁形成间隙壁S340;以栅极和间隙壁为掩膜，在核心器件区 域和输入/输出器件区域的半导体衬底内进行第三离子注入，形成重掺杂源漏 区S350。
本实施例中，步骤S300、 S310、 S330以及S340的具体实施工艺都参考 实施例1。本实施例仅仅对以栅极为掩膜，在核心器件区域和输入/输出器件 区域的半导体衬底内进行第二离子注入S320的工艺方法以及条件进行详细描 述。快速热退火之后，第二离子注入形成的掺杂区域能包裹第一离子注入形 成的低掺杂源漏区。
第二离子注入工艺的掺杂离子例如硼离子、铟离子等。进行第二离子注 入的工艺为离子注入能量为3至150KeV,离子注入剂量为1E13至9E13/cm2。 进一步，第二离子注入的注入离子为硼离子时，离子注入能量为3 KeV至20 KeV，优选5KeV至15KeV;注入离子为铟离子时，离子注入能量优选100KeV 至150KeV。离子注入能量优选130KeV至145 KeV。在本发明的一个具体实 施例中，进刊-磷离子注入，离子注入的能量分别为10KeV,离子注入的剂量 分别为5E13/cm2。
第二离子注入时，进行离子注入的角度为0°至45°。在选定的离子注入角 度下，进行旋转注入。采用所述旋转离子注入可减小阴影效应和形成对称杂 质分布，其离子注入与低掺杂源漏离子注入同时优化，其注入能量确保将栅 极下低掺杂源漏结包裹住，从而有效抑制住由漏致势垒降低(drain induced barrier lowing, DIBL)所导致的短沟道效应。 采用本实施例的工艺方法，在第一离子注入之后，，在核心器件区域和输 入/输出器件区域的半导体衬底内进行第二离子注入的工艺步骤，再进行快速 热退火，以此快速热退火工艺〗敫活注入的掺杂离子，并利用快速热退火的温 度条件，避免额外的瞬时增强扩散效应，以降低第二离子注入并快速热退火 后形成的低掺杂源漏区掺杂离子的分布陡度，使得源漏极附近表面沟道横向 最大电场峰值减小并与电流路径分离，从而有效减小了热栽流子向半导体衬 底/栅极介电层界面的注入，改善了输入/输出器件的可靠性。此外，本实施例 所述的工艺在改善输入/输出器件可靠性的同时，不会增加工艺复杂度和热预 算成本，也不会影响到核心器件的性能。
实施例3
本发明还提供一种半导体器件的制作方法，包括如下步骤参考附图14 所示，提供半导体衬底，半导体衬底包括核心器件区域和输入/输出器件区域， 核心器件区域和输入/输出器件区域的半导体衬底上都形成有栅极介电层和位 于栅极介电层上的栅极S400;以栅极为掩膜，在核心器件区域和输入/输出器 件区域的半导体衬底内进行第二离子注入S410;以栅极为掩膜，在核心器件 区域和输入/输出器件区域的半导体衬底内进行第 一 离子注入S420;进行快速
内形成低掺杂源漏区S430;在核心器件区域和输^v/输出器件区域的栅极介电 层以及栅极的侧壁形成间隙壁S440;以栅极和间隙壁为掩膜，在核心器件区 域和输入/输出器件区域的半导体衬底内进行第三离子注入，形成重掺杂源漏 区S450。
本实施例的工艺方法将实施例2中的第一离子注入和第二离子注入的顺 序倒置，也就是说，先进行第二离子注入，注入的离子为硼离子或者铟离子， 离子注入能量为3至150KeV,离子注入剂量为1E13至9E13 /cm2,离子注入 角度为0。至45。，具体实施工艺参考实施例2中的描写；之后，进行第一离子注入，形成未激活的低掺杂源漏区，之后，再进行快速热退火工艺。虽然
本实施例的第二离子注入工艺在第一离子注入工艺之前，但是，退火之后， 第二离子注入后形成的掺杂区域同样能包裹第 一 离子注入后形成的未激活低
掺杂源漏区。
采用上述工艺，同样能够有效减小热栽流子向半导体衬底/栅极介电层界 面的注入，改善输入/输出器件的可靠性。而且，在改善输入/输出器件可靠性 的同时，不会增加工艺复杂度和热预算成本，也不会影响到核心器件的性能。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上 的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。 任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利 用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修 饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的 内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化 及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1. 一种半导体器件的制作方法，其特征在于，包括如下步骤提供半导体衬底，半导体衬底包括核心器件区域和输入/输出器件区域，核心器件区域和输入/输出器件区域的半导体衬底上都形成有栅极介电层和位于栅极介电层上的栅极；以栅极为掩膜，在核心器件区域和输入/输出器件区域的半导体衬底内进行第一离子注入；进行快速热退火，在核心器件区域和输入/输出器件区域栅极介电层两侧的半导体衬底内形成低掺杂源漏区；在核心器件区域和输入/输出器件区域的栅极介电层以及栅极的侧壁形成间隙壁；以栅极和间隙壁为掩膜，在核心器件区域和输入/输出器件区域的半导体衬底内进行第三离子注入，形成重掺杂源漏区。
2. 根据权利要求1所述的半导体器件的制作方法，其特征在于，第一离 子注入之后，快速热退火工艺之前还包括以栅极为掩膜，在核心器件区域和 输入/输出器件区域的半导体衬底内进行第二离子注入的工艺步骤。
3. 根据权利要求1所述的半导体器件的制作方法，其特征在于，第一离 子注入之前还包括以栅极为掩膜，在核心器件区域和输入/输出器件区域的半 导体衬底内进行第二离子注入的工艺步骤。
4. 根据权利要求1至3中任一项所述的半导体器件的制作方法，其特征 在于，所述快速热退火的退火温度为卯(TC至950'C。
5. 根据权利要求1至3中任一项所述的半导体器件的制作方法，其特征 在于，快速热退火的退火时间为5至120秒。
6. 根据权利要求5所述的半导体器件的制作方法，其特征在于，快速热2退火的退火时间为10至30秒。
7. 根据权利要求1至3中任一项所述的半导体器件的制作方法，其特征 在于，第一离子注入的注入离于为磷离子或者砷离子。
8. 根据权利要求1至3中任一项所述的半导体器件的制作方法，其特征 在于，第一离子注入的工艺为离子注入能量为2至35KeV,离子注入剂量 为5E12至2E15/cm2。
9. 根据权利要求2或者3所述的半导体器件的制作方法，其特征在于， 第二离子注入的注入离子为硼离子或者铟离子。
10. 根据权利要求2或者3所述的半导体器件的制作方法，其特征在于， 第二离子注入的工艺为离子注入能量为3至150KeV，离子注入剂量为1E13 至9E13 /cm2。
11. 根据权利要求2或者3所述的半导体器件的制作方法，其特征在于， 第二离子注入的注入角度为0°至45°。
12. 根据权利要求1至3中任一项所述的半导体器件的制作方法，其特征 在于，第三离子注入的注入离子为磷离子或者砷离子，注入能量为8至50 KeV,注入剂量为1E14至7E15/cm2。
13. 根据权利要求1至3中任一项所述的半导体器件的制作方法，其特征 在于，所述栅极为多晶硅或者多晶硅硅化物。
14. 根据权利要求1至3中任一项所述的半导体器件的制作方法，其特征 在于，所述栅极介电层为二氧化硅或者氮氧化硅。
15. 根据权利要求1至3中任一项所述的半导体器件的制作方法，其特征 在于，所述间隙壁为二氧化硅或者氮化硅或者氮氧化硅。
全文摘要
一种半导体器件的制作方法，包括提供包括核心器件区域和输入/输出器件区域的半导体衬底，核心器件区域和输入/输出器件区域的半导体衬底上都形成有栅极介电层和位于栅极介电层上的栅极；以栅极为掩膜，在核心器件区域和输入/输出器件区域的半导体衬底内进行第一离子注入；进行快速热退火，在核心器件区域和输入/输出器件区域栅极介电层两侧的半导体衬底内形成低掺杂源漏区；在核心器件区域和输入/输出器件区域的栅极介电层以及栅极的侧壁形成间隙壁；以栅极和间隙壁为掩膜，在核心器件区域和输入/输出器件区域的半导体衬底内进行第三离子注入，形成重掺杂源漏区。所述方法可以调整器件的饱和电流，并改善输入/输出器件的可靠性。
文档编号H01L21/70GK101207085SQ20061014780
公开日2008年6月25日 申请日期2006年12月22日 优先权日2006年12月22日
发明者王津洲, 猛 赵 申请人:中芯国际集成电路制造(上海)有限公司