专利名称：Pmos器件及其压缩沟道层的形成方法
技术领域：
本发明涉及一种半导体器件的制造方法。更具体地，本发明涉及一种p型金属氧化物半导体(PMOS)器件的压缩沟道层的形成方法。
背景技术：
随着半导体器件的高度集成和半导体器件的速度提高，需要更薄的栅极氧化层和更高的驱动电流。然而，由于器件尺寸减小，所以栅极电压降低，并且驱动电流与电介质的栅极电压成比例减少，从而器件性能会由于热载流子注入(HCI)而降低。这是因为，器件的尺寸不断减小，然而施加到器件的栅极端的电压没有成比例降低。
为了解决这种问题，近来，已经开发出一种通过对硅施加应力来改善载流子迁移率的方法。作为典型实例，已经广泛使用一种与硅层晶体具有不同晶格常数的Si-Ge层的方法。在此方法中，插入Si-Ge外延层，以对构成沟道层的上部硅层施加应力。在标准硅的晶体结构中，原子存在于正六面体结构的顶点。同时，压缩的硅衬底在与其表面平行的方向受到压应力作用，从而压缩的硅衬底具有变形的矩形晶体结构。当通过外力来压缩在其中排列原子的晶体结构时，硅的电气特性和物理特性被改变，从而改善了在其中移动的载流子的迁移率。结果，改善了半导体器件的速度和性能。
然而，为了仅在PMOS器件中选择性地形成Si-Ge层，即，为了将PMOS器件与n型金属氧化物半导体(NMOS)器件分开，由于必须执行附加的氧化工艺，所以整个工艺很复杂，并且增加了半导体器件的制造成本。另外，由于Si-Ge层减小了硅沟道层的能带间隙，所以当半导体器件运行时，漏电流增加。
发明内容
本发明的目的在于解决在现有技术中出现的上述问题，因此本发明的目的在于通过简单工艺和以低成本提供一种PMOS器件中的压缩沟道层。
根据本发明的一个方案，提供一种PMOS器件的压缩沟道层的形成方法。该方法包括如下步骤a.在形成有栅极氧化层和栅极的硅半导体衬底上形成缓冲氧化层；b.在所述缓冲氧化层上形成氮化硅层；c.将杂质离子注入到所述氮化硅层中；以及d.对其中注入有杂质的所述氮化硅层和所述缓冲氧化层进行图案化，从而在所述栅极的两个侧壁上形成栅极间隔层。
优选地，步骤c中注入的杂质的价电子数与硅的价电子数相同。优选地，所述杂质是Ge。将由于杂质注入而产生的面向氮化硅层的压应力传至位于氮化硅层下的衬底，以压缩位于栅极下的硅沟道层。
所述PMOS器件包括栅极间隔层，所述栅极间隔层包含硅半导体衬底、连接在栅极的两个侧壁上的缓冲氧化层和在所述缓冲氧化层上形成的并通过杂质注入而压缩的氮化硅层。位于栅极下的构成沟道层的一部分硅半导体衬底在与衬底表面平行的方向上被压缩。
通过结合附图进行的以下详细描述，上述目的和本发明的其它特征和优点将变得更为清楚。
图1A至图1F是以结构剖视图示出根据本发明的实施例在PMOS器件中的压缩硅沟道层的形成过程；以及图2A和图2B示出形成有压缩沟道层的PMOS器件的电气特性测量结果，其中图2A是栅极电压Vth和驱动电流Idr的曲线图，图2B是在器件处于关态下的电流Ioff和驱动电流Idr的曲线图。
具体实施例方式
以下通过参照结合附图所详细描述的本发明实施例，使得本发明的优点和特征将变得清楚。
参照图1A至图1F，以下将描述在PMOS器件中的压缩硅沟道层的形成方法。
首先，如图1A所示，提供硅半导体衬底10，在硅半导体衬底10上形成有器件隔离层12、栅极氧化层14和栅极16。器件隔离层12区分有源器件区，即在衬底10上要形成PMOS半导体器件的区域。在图1A中，尽管未示出，在所述有源器件区中可形成用低密度杂质掺杂的轻掺杂漏极(LDD)区。
然后，如图1B所示，在衬底10的整个表面上形成大约为200厚度的缓冲氧化层20。缓冲氧化层20用于防止在之后待形成的氮化硅层(参照图1C的22)直接形成于硅衬底上时对衬底造成的损坏。可通过常规的氧化层形成方法来形成缓冲氧化层20，例如通过将正硅酸乙酯(TEOS)膜用作源材料的化学气相沉积(CVD)方法形成缓冲氧化层20。
在形成缓冲氧化层20之后，在所述缓冲氧化层20上形成大约为200厚度的氮化硅层22(图1C)。然后，如图1D所示，通过离子注入工艺在氮化硅层22上注入杂质。此时，注入到氮化硅层22中的杂质优选是价电子数与形成衬底10的硅的价电子数相等的元素，例如周期表上的4族元素。如果注入价电子数与硅的价电子数不同的元素，则在图1D的离子注入工艺中注入的杂质可穿过氮化硅层22进入到衬底10中。在这种情况下，可影响到先前形成的LDD区的杂质密度以及在随后工艺中待形成的源极/漏极扩散区的杂质密度。根据本发明实施例，选择锗(Ge)作为注入到氮化硅层22中的杂质。
另一方面，注入到氮化硅层22中的杂质(例如Ge)降低了氮化硅层的晶格常数。参照图1D，由于杂质的离子注入而使氮化硅层的晶体结构改变，这引起对在衬底10上形成的氮化硅层22的压应力A1。另外，压应力A1面向栅极16的中心，并通过缓冲氧化层20传到衬底10。因此，在衬底的待形成源极/漏极扩散区的两个区域中产生面向位于栅极16下的沟道区B的压应力A2。结果，通过压应力A2使在沟道区B中存在的硅晶格压缩，从而能够改善在沟道区B中移动的载流子的迁移率。
然后，对其中注入杂质的氮化硅层和缓冲氧化层进行图案化，例如通过回蚀工艺来蚀刻其中注入有杂质的氮化硅层22和缓冲氧化层20，从而在栅极16的两个侧壁上形成栅极间隔层。然后，执行制造半导体器件的常规工艺，以形成最终器件。
另一方面，所述栅极间隔层包括硅半导体衬底、连接在所述栅极两个侧壁上的缓冲氧化层以及在所述缓冲氧化层上形成的并通过杂质注入而压缩的氮化硅层。上述栅极间隔层具有包括氧化硅层和氮化硅层的双层结构。然而，栅极间隔层可具有包括氧化硅层、氮化硅层和氧化硅层的三层结构。在这种情况下，以最小的厚度形成图1C中所形成的氮化硅层22。在图1D中所示的杂质注入工艺之后，沉积较厚的氧化硅层24(参照图1E)。然后，当执行回蚀工艺时，如图1F所示，能够形成三层结构的栅极间隔层。
在图2A和图2B中，示出形成有压缩沟道层的PMOS器件的电气特性。这里，“基底”示出在其中未形成压缩沟道层的PMOS器件的电气特性。“Ge30Kev”和“Ge 50Kev”分别是通过30Kev和50Kev的离子注入能量注入Ge的PMOS器件的电气特性。图2A中示出的栅极阈值电压Vth和驱动电流Idr的曲线为在没有注入Ge(基底)的情况以及注入Ge的情况下的曲线，在注入Ge的情况下，只有驱动电流Idr的值增加大约5％，而栅极阈值电压Vth不变。另外，图2B示出在器件关闭时在没有注入Ge(基底)的情况以及注入Ge的情况时电流Ioff和驱动电压Idr的测量结果。当注入Ge时，只有驱动电流Idr的值增加大约5％，而电流Ioff不变。
根据本发明，由于使用氮化硅层作为栅极间隔层来形成压缩硅沟道层，所以与使用传统Si-Ge外延层的情况相比，通过更简单的工艺就能够使得PMOS器件的性能与使用传统Si-Ge外延层时的PMOS器件的性能相同。特别地，根据本发明，仅使用向共同形成的多个栅极间隔层的氮化硅层注入杂质的离子注入工艺，与传统方法相比能够大大降低器件的制造成本，并改善器件的产量。
尽管参照本发明的某些优选实施例已示出和描述了本发明，但是所属领域技术人员可以理解的是，在不脱离由所附权利要求限定的本发明的精神和范围的情况下可以对其进行形式和细节上的各种改变。
权利要求
1.一种形成PMOS器件的压缩沟道层的方法，该方法包括以下步骤a.在形成有栅极氧化层和栅极的硅半导体衬底上形成缓冲氧化层；b.在所述缓冲氧化层上形成氮化硅层；c.将杂质离子注入到所述氮化硅层中；以及d.对其中注入有杂质的所述氮化硅层和所述缓冲氧化层进行图案化，从而在所述栅极的两个侧壁上形成栅极间隔层。
2.根据权利要求1所述的方法，其中在步骤c中注入的杂质具有与硅的价电子数相同的价电子数。
3.根据权利要求2所述的方法，其中所述杂质包括锗。
4.根据权利要求1所述的方法，其中在步骤c中，通过杂质注入来压缩所述氮化硅层。
5.一种PMOS器件，其包括在栅极的两个侧壁上形成的栅极间隔层，其中所述栅极间隔层包括硅半导体衬底、连接在所述栅极两个侧壁上的缓冲氧化层以及在所述缓冲氧化层上形成的并通过杂质注入而压缩的氮化硅层，以及其中，位于该栅极下的构成沟道层的一部分硅半导体衬底在与衬底表面平行的方向上被压缩。
6.根据权利要求5所述的PMOS器件，其中注入到氮化硅层的杂质具有与硅的价电子数相同的价电子数。
7.根据权利要求6所述的PMOS器件，其中所述杂质包括锗。
全文摘要
本发明提供一种PMOS器件及其压缩沟道层的形成方法。该方法包括如下步骤a.在形成有栅极氧化层和栅极的硅半导体衬底上形成缓冲氧化层；b.在所述缓冲氧化层上形成氮化硅层；c.将杂质离子注入到所述氮化硅层中；以及d.对其中注入有杂质的所述氮化硅层和所述缓冲氧化层进行图案化，从而在所述栅极的两个侧壁上形成栅极间隔层。
文档编号H01L29/78GK1983531SQ20061016467
公开日2007年6月20日 申请日期2006年12月15日 优先权日2005年12月15日
发明者朴真河 申请人:东部电子股份有限公司