专利名称：肖特基势垒二极管及其使用方法
技术领域：
本发明涉及一种肖特基势垒二极管及其使用方法。本发明尤其涉 及一种在从碳化硅单晶基片表面生长的碳化硅外延膜的表面上设置有 肖特基电极，在肖特基电极的上面，设置有用于与外部进行电连接的
焊线电极(pad electrode )的肖特基势垒二极管。
背景技术：
由于与Si相比，碳化硅(SiC)是带隙约为3倍、饱和漂移速度约 为2倍、绝缘击穿电场强度约为IO倍的具有优良物理特性的宽禁带半 导体，因此作为电力用半导体装置的材料，其开发正在不断进行，现 在使用SiC的肖特基势垒二极管已经上市了 。
图3为现有的SiC肖特基势垒二极管的剖面图。该SiC肖特基势 垒二极管11,在通过升华法等将结晶生长的SiC块状单晶切割成晶片 状而获得的SiC单晶基片2的表面上，使用通过化学气相沉积(CVD: Chemical Vapor Deposition)而生长的SiC外延膜3的基片，在SiC外 延膜3的表面上通过溅射法、真空蒸镀法等形成肖特基电极4，在SiC 单晶基片2的另一表面上形成欧姆电极7 (专利文献1和专利文献2)。
在肖特基电极4的上面设置有焊线电极6，通过焊线电极6，例如 利用引线接合、焊锡连接、端子连接等方法与电路板等外部电路进行 电连接。
专利文献1:日本特开2000-299479号公报专利文献2:日本特开2003-243323号公4艮
发明内容
但是，在制造上述SiC肖特基势垒二极管的过程中，如图4的放 大图所示，在肖特基电极4上有时会形成微小的孔(针孔9)。若形成 该针孔9时，在局部就会形成焊线电极(pad electrode ) 6和SiC外延 膜3的直接接合的部分。
焊线电极6，可以采用如专利文献2所述的金等，但常采用如铝这 样的功函数小的金属材料，在该局部形成的焊线电极6和n型SiC外 延膜3的接合部分的肖特基势垒高度(SBH: Schottky Barrier Height), 要小于肖特基电极4和SiC外延膜3接合部分之间的SBH。
若局部SBH变小，则通过针孔9电流变得易于流动，在正向动作 时产生过电流，而在反向动作时反向漏电流会增大。这种性能低下的 制品是不能作为产品上市的，因而降低了合格率。
本发明的目的在于提供一种肖特基势垒二极管，该肖特基势垒二 极管能够可靠地防止，由形成在肖特基电极上的针孔引起的正向通电 时的过电流以及反向漏电流的增加。
而且本发明的目的还在于，提供一种肖特基势垒二极管的使用方 法，该肖特基势垒二极管能够可靠地防止，由形成在肖特基电极上的 针孔引起的正向通电时的过电流以及反向漏电流的增加。
本发明的肖特基势垒二极管，是一种在从碳化硅单晶基片的表面 生长的碳化硅外延膜的表面上，设置有肖特基电极，在肖特基电极的 上面，设置有用于与外部进行电连接的焊线电极的肖特基势垒二极管，其特征在于，在肖特基电极与焊线电极之间，设置有中间金属膜，该 中间金属膜和碳化硅外延膜之间的肖特基势垒高度，大于等于肖特基 电极和碳化硅外延膜之间的肖特基势垒高度。
本发明的肖特基势垒二极管的特征在于，所述焊线电极和碳化硅 外延膜之间的肖特基势垒高度，小于所述肖特基电极和碳化硅外延膜 之间的肖特基势垒高度。
本发明的肖特基势垒二极管的使用方法的特征在于，利用上述肖 特基势垒二极管进行正向以及反向的开关动作，由所述中间金属膜， 防止通过肖特基电极的针孔进行正向通电时的过电流。
本发明的肖特基势垒二极管的使用方法的特征在于，利用上述肖 特基势垒二极管进行正向以及反向的开关动作，由所述中间金属膜， 抑制通过肖特基电极针孔的反向漏电流。
本发明的肖特基二极管能够可靠地防止，在肖特基电极上形成的 针孔引起的正向通电时的过电流以及反向漏电流的增加。因此，在批 量生产时能够提高合格率。
根据本发明的肖特基二极管的使用方法，能够可靠地防止在肖特 基电极上形成的针孔引起的正向通电时的过电流、以及反向漏电流的 增力口。
图1为表示本发明的肖特基势垒二极管实施例的剖面图。图2为表示在本发明的肖特基势垒二极管中，在肖特基电极 形成针孔时的局部放大剖面图。[图3]图3为表示现有的肖特基势垒二极管的剖面图。图4为表示在现有的肖特基势垒二极管中，在肖特基电极形 成针孔时的局部放大剖面图。
具体实施例方式
下面参照附图对本发明进行说明。图1为表示本发明的肖特基势 垒二极管实施例的剖面图。该肖特基势垒二极管1,在n型SiC单晶基 片2的表面上，设置有n型SiC外延膜3。
在SiC外延膜3的表面上，设置有以钼为材料的肖特基电极4。另 一方面，在其相反一侧的SiC单晶基片2的表面上，设置有以镍为材 料的欧姆电极7。在肖特基电极4的上面一侧，设置有以铝为材料的焊 线电极6。
本实施例在肖特基电极4和焊线电极6之间，设置有以镍为材料 的中间金属膜5。如图2的放大图所示，在制造SiC肖特基势垒二极管 的过程中，在肖特基电极4上有时会形成针孔9，在这种情况下，通过 针孔9，在中间金属膜5和SiC外延膜3之间就会形成局部的肖特基接 合。
作为中间金属膜5的材料即镍，与SiC外延膜3的接合部分上的 SBH，要大于以钼为材料的肖特基电极4和SiC外延膜3接合部分的 SBH。
因此，可充分抑制通过针孔9的电流，在防止正向动作时通过针 孔9的过电流的同时，也充分抑制反向动作时通过针孔9的反向漏电
、、云在本实施例中，SiC单晶基片2为，掺杂了作为杂质的5xl018cm_3 的氮的4H-SiC单晶基片。
SiC外延膜3为，通过CVD从SiC单晶基片2表面生长的膜厚度 为30pm的4H-SiC单晶。
符号8是在肖特基电极4的边缘部分形成的离子注入层(JTE: Junction Termination Extension),其通过注入铝离子之后再进行热处理 而形成的。该离子注入层8:为，用于緩和在肖特基电极4边缘部分的 电场集中并提高耐电压性。
肖特基电极4，膜厚度为100nm，是通过溅射法堆积钼之后，再进 ^f亍热处理而形成的。
中间金属膜5，膜厚度为50nm，是堆积钼之后实施热处理，其后 通过賊射法堆积镍而形成的。
焊线电极6，膜厚度为2pm，是通过电子束蒸镀而形成的。
欧姆电极7，膜厚度为350nm，是通过电子束蒸镀而堆积镍之后， 再进^f于热处理而形成的。
以上虽然记载了本发明的实施例，但本发明并不^f又限于该实施例， 在不离开其要点的范围内，可进行各种变形、变更。下面就对其中的
一个例子进行说明。
本发明在肖特基电极和焊线电极之间，设置有中间金属膜，该中 间金属膜和SiC外延膜的SBH,大于等于肖特基电极和碳化硅外延膜 之间的SBH。通常，由于金属与n型半导体接触而产生的SBH,通过公式 qOn-q((Dm-力来表示。其中，qOn为，使金属与n型半导体接触时的 SBH, (Dm为金属的功函数，x为n型半导体的电子亲和力。
因而，在SiC外延膜为n型的情况下，中间金属膜的金属材料优 选为，采用与肖特基电极金属材料的功函数相近的材料，或者大于其 功函数的材料。
另一方面，由于金属与p型半导体的接触而产生的SBH，通过公 式qOp二Eg-q((Dm-力来表示。其中，qOp为，使金属与p型半导体接触 时的SBH, Om为金属的功函数，x为P型半导体的电子亲和力，Eg 为p型半导体的带隙。
因而，在SiC外延膜为p型的情况下，中间金属膜的金属材料优 选为，采用与肖特基电极金属材料的功函数相近的材料，或者小于其 功函数的材料。
可是，由于通过堆积金属膜之后的热处理会形成与SiC的合金， 从而使SBH的大小产生变化，因而，中间金属膜和肖特基电极金属材 料的功函数的大小，并不一定被上述内容限制。
以下举例说明SiC外延膜为n型情况下，用于肖特基电极、中间 金属膜以及焊线电极的金属材料的优选组合。
〈具体例1 〉
肖特基电极Ti (功函数4.33eV) 中间金属膜Ni(功函数5.15eV)焊线电极Al (功函数4.28eV)
〈具体例2 〉
肖特基电极W (功函数4.55eV) 中间金属膜Ni (功函数5.15eV) 焊线电极Al (功函数4.28eV) 〈具体例3〉
肖特基电极Ti (功函数4.33eV) 中间金属膜Ni (功函数5.15eV) 焊线电极Mo (功函凄丈4.6eV) 〈具体例4〉
肖特基电极W(功函数4.55eV) 中间金属膜Ni (功函数5.15eV) 焊线电极Mo (功函数4.6eV ) 〈具体例5 〉
肖特基电极W (功函数4.55eV ) 中间金属膜Ni (功函数5.15eV) 焊线电极Ti (功函数4.33eV)
作为对肖特基电极以及中间金属膜进行堆积的方法，包括溅射法、 真空蒸镀法、电子束蒸镀法等。作为堆积焊线电极的方法，包括电镀法、溅射法、真空蒸镀法、 电子束蒸镀法等。
在本发明中，作为SiC单晶基片，可采用例如通过改良瑞利法而
进行块状生长的基片、通过CVD法而进行块状生长的基片等。
SiC单晶基片可使用各种结晶类型的基片，其具体例包括4H-SiC (六方晶4次对称型)、6H-SiC (六方晶6次对称型)、3C (立方晶3 次对称型)等。
对于进行SiC单晶基片外延生长的晶面、晶体取向没有特别限定， 作为进行SiC单晶基片外延生长的晶面，例如包括(0001 )Si面、(000-1 ) C面、(11-20)面、(01-10)面、(03-38 )面等。
在(0001 ) Si面、(000-1 ) C面进行外延生长的情况下，例如，在 [Ol-lO]方向、[11-20]方向、或者
方向和[ll-20]方向的中间方向
的偏离取向上，优选使用以1 12。的偏离角斜切的基片，通过台阶流 动生长技术从该晶面上使SiC外延生长。在SiC单晶基片外延生长一 侧的表面上，利用研磨处理等使其平滑，根据需要通过氢蚀刻、化学 机械研磨(CMP: Chemical Mechanical Polishing )等进行处理成镜面状 平滑。
通过CVD从该SiC单晶基片的平滑表面使SiC单晶膜进行外延生 长。采用丙烷等作为C的原:料气体，采用硅烷等作为Si的原料气体。 将这些原料气体与氬气等载气和掺杂剂气体的混合气体，向SiC单晶 基片的表面输送，并使SiC进行外延生长。因此，与SiC单晶基片为 相同结晶类型的SiC单晶进行台阶流动生长，从而形成SiC外延膜。在本发明中，为了緩和肖特基电极的边缘部分的电场集中，而能 应用如上述实施例所述的离子注入层等、现有公知的各种方法以及构
造。在上述的实施例中，离子注入层8中的铝离子浓度，^:控制成其
浓度自中心向外部变低，铝离子浓度在中心为2.2xl018cm-3、在外部为 3xl017cm-3。在注入了铝离子之后，为了使铝进行电活性化，而例如在 1700。C实施热处理。
虽然在上述的实施例中省略了图示，但在肖特基势垒二极管的SiC 外延膜表面等必要的部位上，形成有以保护元件等为目的的SiCb等氧化膜。
欧姆电极、肖特基电极、中间金属膜以及焊线电极，能应用使用 了抗蚀剂的光刻法而形成。作为利用了该光刻法的电极等的形成方法 包括， 一种通过加热在SiC单晶基片或者SiC外延膜的表面上形成保 护氧化膜，然后在保护氧化膜的上面形成在规定位置构成了开口部分 的抗蚀剂膜，其后，用氢氟酸緩冲液等去除上述开口部分的保护氧化 膜的方法。或者，也可利用一种对规定的金属膜进行堆积，然后在形 成电极等的部分上再形成抗蚀剂膜，其后，通过蚀刻而去除没有被抗 蚀剂膜覆盖部分的金属膜的方法。
利用上述的光刻法技术，在SiC单晶基片的背面上形成作为欧姆 电极的金属膜，接着在氩气、氮气等惰性气体的气体中进行热处理(烧 结处理)，形成与SiC的合金，并作为欧姆电极。
形成了欧姆电极之后，同样利用光刻法技术，在SiC外延膜的表 面上形成作为肖特基电极的金属膜。接着，在其上面形成例如作为中 间金属膜的金属膜之后，在氩气、氮气等惰性气体的气体中进行热处理(烧结处理)，并形成肖特基电极。之后，利用上述的光刻法技术， 在中间金属膜的上面形成作为焊线电极的金属膜。
本发明的肖特基二极管，通过焊线电极，例如由铝等引线接合、 焊锡连接、端子连接等与线路板等的外部电路进行电连接。例如，在 端子上对焊线电极进行引线接合，然后，在使端子的各端部分露出的 状态下，通过在常用的封装树脂内进行封装，从而得到树脂封装组件 的半导体器件。该半导体器件，也可以在相同的SiC单晶基片上形成
多个肖特基二极管或者肖特基二极管以外的元件构造的半导体模块。
本发明的肖特基二极管，能优选应用例如反向耐电压为0.6 ~ 5.0kV 程度的肖特基二极管。
另外，本发明的肖特基二极管，并不限定于在肖特基电极上形成 针孔的肖特基二极管，通过批量生产设置有中间金属膜的肖特基二极 管，从而提高了合格率。
权利要求
1、 一种肖特基势垒二极管，该肖特基势垒二极管在从碳化硅单晶 基片表面生长的碳化硅外延膜的表面上，设置有肖特基电极，而在肖 特基电极的上面，设置有用于与外部进行电连接的焊线电极，其特征 在于，在肖特基电极与焊线电极之间，设置有中间金属膜，该中间金属 膜和碳化硅外延膜之间的肖特基势垒高度，大于等于肖特基电极和碳 化硅外延膜之间的肖特基势垒高度。
2、 如权利要求1所述的肖特基势垒二极管，其特征在于，所述焊 线电极和碳化硅外延膜之间的肖特基势垒高度，小于所述肖特基电极 和碳化硅外延膜之间的肖特基势垒高度。
3、 一种肖特基势垒二极管的使用方法，其特征在于，使用权利要 求1或2所述的肖特基势垒二极管，进行正向以及反向的开关动作， 由所述中间金属膜，防止通过肖特基电极的针孔进行正向通电时的过 电流。
4、 一种肖特基势垒二极管的使用方法，其特征在于，使用权利要 求1或2所述的肖特基势垒二极管，进行正向以及反向的开关动作， 由所述中间金属膜，抑制通过肖特基电极针孔的反向漏电流。
全文摘要
在肖特基电极和焊线电极之间，设置有中间金属膜，该中间金属膜和碳化硅外延膜之间的肖特基势垒高度，大于等于肖特基电极和碳化硅外延膜之间的肖特基势垒高度。因此，焊线电极和碳化硅外延膜之间的肖特基势垒高度，即使小于肖特基电极和碳化硅外延膜之间的肖特基势垒高度时，也可抑制通过针孔的电流。
文档编号H01L29/872GK101313407SQ20068004386
公开日2008年11月26日 申请日期2006年11月22日 优先权日2005年11月25日
发明者三柳俊之, 中村智宣, 土田秀一 申请人:财团法人电力中央研究所