专利名称：双镶嵌结构的制作方法
技术领域：
本发明涉及半导体制作技术领域，特别涉及一种双镶嵌结构(dual damascene structure)的制作方法。
背景技术：
当今半导体器件制作技术飞速发展，半导体器件已经具有深亚微米结构， 集成电路中包含巨大数量的半导体元件。在如此大规模集成电路中，元件之 间的高性能、高密度的连接不仅在单个互连层中互连，而且要在多层之间进 行互连。因此，通常提供多层互连结构，其中多个互连层互相堆叠，并且层 间绝缘膜置于其间，用于连接半导体元件。特别是利用双镶嵌 (dual-damascene)工艺形成的多层互连结构，其预先在层间绝缘膜中形成沟 槽(trench)和连接孔(via)，然后用导电材料例如铜(Cu)填充所述沟槽和连 接孔。例如申请号为02106882.8的中国专利申请文件提供的双镶嵌制作工艺， 这种互连结构和互连工艺已经在集成电路制作中得到广泛应用。
附图1至附图6为现有技术双镶嵌结构的制作方法的结构示意图，如图l所 示，提供半导体衬底IOO，所述半导体衬底内含有金属布线，在半导体衬底IOO 上形成覆盖层IOI,并在覆盖层101上形成内层介电层102 (inter-layer dielectrics; ILD)，所述内层介电层材料如氟硅玻璃和低介电常数材料等。所 述覆盖层101可防止半导体衬底100中的金属布线扩散到内层介电层102中，亦 可防止刻蚀过程中半导体衬底100中的金属布线被刻蚀。之后，在内层介电层 102上形成阻挡层103，所述阻挡层103的作用在于光刻胶曝光显影过程中避免 光线透过，随后，在阻挡层103上形成光刻胶层，并在光刻胶上形成开口，开 口位置即为需要形成双镶嵌结构的位置，随后以光刻胶为掩膜，刻蚀阻挡层103、内层介电层102直至暴露出覆盖层101,在阻挡层103和内层介电层102中 形成连接孔104。
参考附图2所示，在阻挡层103上以及连接孔104中形成覆盖内层介电层 102的底部抗反射层(Bottom Anti-Reflective Coating, BARC ) 105。参考附 图3所示，刻蚀底部抗反射层105，直至完全去除阻挡层103上的底部抗反射层 105,并保留开口 104内的部分底部抗反射层105，其中连接孔104内的底部抗 反射层105的厚度应该保证在随后刻蚀连接孔104形成双镶嵌结构的工艺过程 中避免覆盖层101被刻蚀穿。
参考附图4所示，在阻挡层103上形成光刻胶层106,并通过曝光、显影在 光刻胶层106上形成开口107,开口107的位置与开口104的位置对应，并且开 口的宽度大于开口104的宽度。参考附图5所示，以光刻胶层106为掩膜，刻蚀 阻挡层103以及内层介电层102，形成沟槽109。参考附图6所示，去除阻挡层 103 、光刻胶层106以及连接孔104内的底部抗反射层105,并刻蚀连接孔104内 的覆盖层IOI，直至暴露出半导体村底IOO,形成附图6所示的双镶嵌结构。
通常的金属布线结构的俯视图如图7所示，图中l为半导体衬垫(pad)上 沟槽的俯视图，图中各个沟槽之间均匀间隔。随着技术发展，半导体器件的 尺寸越来越小，含有的器件越来越多，因此，为了满足层与层间黏附力的要 求，产生了各种各样的衬垫(pad)布线结构。例如形成网格状衬垫(mesh pad) 布线结构，这种网格状衬垫布线结构内需要形成密集的沟槽，如图8所示为网 格状衬垫布线结构的密集的沟槽的结构俯视图，图中2为半导体衬塾(pad) 上沟槽的俯视图，图9为同时含有常规的布线结构和含有网格状衬垫布线结构 的剖面结构示意图，图中10为半导体衬底，所述半导体衬底10上还有常规的 布线结构区域11以及网格状村垫布线结构区域22,半导体衬底1 O上含有覆盖 层20，覆盖层20上含有内层介电层30，在内层介电层30上与常规的布线结构 区域11对应的位置形成有第一连接孔40，与网格状衬垫布线结构区域22对应的位置形成有第二连接孔50,在采用附图1至附图6所示的形成双镶嵌结构的
方法制作双镶嵌结构时，由于第二连接孔50比较密集，而且第二连接孔50宽 度较小，底部抗反射层不容易填满第二连接孔50,因此，在随后刻蚀底部抗 反射层的过程中，第二连接孔50内剩余的底部抗反射层的厚度就会远小于第 一连接孔40内的底部抗反射层的厚度，甚至出现第二连接孔50内的底部抗反 射层被完全刻蚀的现象，这就导致在随后刻蚀底部抗反射层形成沟槽的工艺 中刻蚀到覆盖层20,最终导致在沟槽和连接孔内形成金属布线之后覆盖层20 和内层介电层30之间l占附力变差而开裂。
发明内容
因此，本发明的目的在于提供一种双镶嵌结构的制作方法，在半导体衬 底上同时含有密集的金属布线结构和常规的金属布线结构时，能够避免在沟 槽和连接孔内形成金属布线之后覆盖层和内层介电层之间开裂。
为达到上述目的，本发明提供了一种双镶嵌结构的制作方法，包括 在半导体村底上依次形成覆盖层、内层介质层和阻挡层；
刻蚀内层介质层和阻挡层形成连接孔，所述连接孔暴露出覆盖层；
在连"J妄孔内以及阻挡层上形成第一底部抗反射层；
刻蚀第 一底部抗反射层，直至阻挡层上的第 一底部抗反射层被完全去 除，同时会刻蚀连接孔内的第一底部抗反射层，暴露出连接孔的开口；
在连接孔内以及阻挡层上形成第二底部抗反射层；
刻蚀第二底部抗反射层，形成第三底部抗反射层，所述第三底部抗反 射层位于连接孔内；
刻蚀阻挡层和内层介质层形成沟槽，沟槽的位置与连接孔的位置对应 并与连接孔连通；
去除阻挡层和第三底部抗反射层，并去除连接孔内的覆盖层直至暴露 半导体衬底，形成双镶嵌结构；在双镶嵌结构内填充金属材料。 其中，所述连接孔的间距大小不同，尤其是，所述连接孔在部分区域呈 网格状衬垫分布。
所述刻蚀阻挡层和内层介质层形成沟槽后，第三底部抗反射层的厚度大
于等于0。进一步，所述第三底部抗反射层的厚度为500~1000A。 与现有技术相比，本发明具有以下优点
1、 本发明提供一种双镶嵌结构的制作方法，在连接孔内形成第一底部抗 反射层，然后进行刻蚀，去除阻挡层上的第一底部抗反射层，同时会刻蚀连 接孔内的第一底部抗反射层，暴露出连接孔的开口，再次在连接孔内形成第 二底部抗反射层，并进行刻蚀，完全去除阻挡层上的底部抗反射层并去除连 接孔内的部分第二底部抗反射层，形成第三底部抗反射层，所述双镶嵌结构 的制作方法2次形成底部抗反射层，并进行2次刻蚀，降低了密集的金属布 线结构区域和常规的金属布线结构区域连接孔内形成的第二底部抗反射层的 厚度差，避免在随后刻蚀介电层形成沟槽的工艺过程中，密集的布线结构中 连接孔内的底部抗反射层被过刻蚀，甚至刻蚀至覆盖层，最终导致连接孔和 沟槽内形成金属布线之后在覆盖层和内层介电层之间产生剥离的缺陷。
2、 本发明是在现有刻蚀工艺的基础上，增加一次形成底部抗反射层并进 行刻蚀的工艺，对现有双镶嵌结构的制作工艺影响不大，提高了工艺的兼容 性，并且避免了现有技术的缺陷。
图1至图6为说明现有制作双镶嵌结构方法的剖面示意图； 图7为现有技术金属布线结构的俯视图； 图8为网格状村垫布线结构的密集的沟槽的结构俯视图； 图9为同时含有常规的布线结构和含有网格状衬垫布线结构的剖面结构 示意图；图10至图17为才艮据本发明实施例1的双镶嵌结构制作方法的剖面示意
图18为本发明实施例1双镶嵌结构制作方法的工艺流程图。
具体实施例方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图 对本发明的具体实施方式
做详细的说明。 实施例1
本发明的本质在于提供一种双镶嵌结构的制作方法，首先在连接孔内形 成第一底部抗反射层，然后进行刻蚀，去除阻挡层上的第一底部抗反射层， 再次在连接孔内形成第二底部抗反射层，并进行刻蚀，完全去除阻挡层上的 底部抗反射层并去除连接孔内的部分第二底部抗反射层，形成第三底部抗反 射层，第三底部抗反射层的厚度应该保证在随后形成沟槽的的工艺过程中避 免覆盖层被刻蚀穿。
所述双镶嵌结构的制作方法避免现有技术中在同时含有密集的金属布线 结构和常规的金属布线结构时，由于密集的布线结构中连接孔过于密集使底 层抗反射层不容易填满连接孔，在连接孔内形成孔洞，刻蚀去除介电层上的 底部抗反射层之后，使密集的布线结构中连接孔内底部抗反射层的厚度小于 常规的布线结构中连接孔内底部抗反射层的厚度，在随后刻蚀介电层形成沟 槽的工艺过程中，密集的布线结构中连接孔内的底部抗反射层被过刻蚀，甚 至刻蚀至覆盖层，最终导致连接孔和沟槽内形成金属布线之后在覆盖层和内 层介电层之间产生剥离的现象。
本发明提供了一种双镶嵌结构的制作方法，参考附图18,包括步骤S101， 在半导体衬底上依次形成覆盖层、内层介质层和阻挡层；步骤S102，刻蚀内 层介质层和阻挡层形成连接孔，所述连接孔暴露出覆盖层；步骤S103，在连 接孔内以及阻挡层上形成第一底部抗反射层；步骤S104,刻蚀第一底部抗反射层，直至阻挡层上的第一底部抗反射层被完全去除，同时会刻蚀连接孔内
的第一底部抗反射层，暴露出连接孔的开口；步骤S105,在连接孔内以及阻 挡层上形成第二底部抗反射层；步骤S106，刻蚀第二底部抗反射层，形成第 三底部抗反射层，所述第三底部抗反射层位于连接孔内；步骤S107，刻蚀阻 挡层和内层介质层形成沟槽，沟槽的位置与连接孔的位置对应并与连接孔连 通；步骤S108,去除阻挡层和第三底部抗反射层，并去除连接孔内的覆盖层 直至暴露半导体衬底，形成双镶嵌结构；步骤S109，在双镶嵌结构内填充金 属材料。
以下通过图10至图17对本发明双镶嵌结构制作方法估支详细的说明。 如图10所示，提供半导体衬底200，所述半导体衬底内含有金属布线，在 半导体衬底200上形成覆盖层201,并在覆盖层201上形成内层介电层202 (inter-layer dielectrics; ILD )，内层介电层202的厚度为1000-20000A,可以 是由化学气相淀积法沉积的低介电常数的无机硅基质层(Inorganic silicon based layer),例如应用材料(Applied Materials)公司商标为黑钻石(black diamond)的二氧化硅(Si02)、碳氧化硅(SiCO)或氟化硅玻璃(FSG)等。
所述覆盖层201的材料例如氮化硅(Si3N4)或氮氧化硅(SiON)或氮碳 氧化硅(SiCNO)等，可防止半导体衬底200中的金属布线扩散到内层介电层202 中，亦可作为刻蚀停止层，防止后续刻蚀过程中半导体衬底200中的金属布线 被刻蚀。之后，在内层介电层202上形成阻挡层203,所述阻挡层203的材料例 如氮化硅、氮氧化硅等，主要作用在于光刻胶曝光显影过程中避免光线透过， 随后，在阻挡层203上形成光刻胶层(图中未示出)，并在光刻胶上形成开口 ， 开口位置即为需要形成双镶嵌结构的位置，随后以光刻胶为掩膜，刻蚀阻挡 层203、内层介电层202直至暴露出覆盖层201，在阻挡层203和内层介电层202 中形成连接孔204。参考附图1 l所示，在连接孔204中以及阻挡层203上形成第一底部抗反射 层(Bottom Anti-Reflective Coating, BARC)205。所述第一底部抗反射层205 应尽可能填满连接孔204,在阻挡层203表面上的厚度为1000A 8000A ,本实 施例优选为2000A至5500A，更加优选的为3500A。
由于本实施例双镶嵌结构的制作方法较多的应用于同时含有密集的金属 布线结构和常规的金属布线结构，所述密集的金属布线结构例如排布比较密 集的网格状布线结构(meshpad )，在这种网格状布线结构中，连接孔排布 比较密集，因此，在形成第一底部抗反射层时，网格状布线结构中会出现连 接孔内填充的第一底部抗反射层205不够致密的现象，也可能出现连接孔上部 填充满第 一底部抗反射层205 ，但是连接孔中间形成的第 一底部抗反射层205 存在孔洞的现象，而常规的金属布线结构中由于连接孔之间的排布比较稀疏， 因此不会出现第一底部抗反射层205不能完全填充连接孔204的现象。
参考附图12所示，刻蚀阻挡层203上的第一底部抗反射层205,至阻挡层 203上的第一底部抗反射层205被完全去除。所述的刻蚀工艺可以是干法或者 湿法刻蚀工艺。在刻蚀去除阻挡层203上的第一底部抗反射层205的工艺中， 由于刻蚀工艺的各向同性，不仅会将阻挡层203上的第一底部抗反射层205刻 蚀掉，同时，会将连接孔204中的第一底部抗反射层205刻蚀掉一部分，打开 连接孔204的开口。
刻蚀去除阻挡层203上的第一底部抗反射层205之后，由于网格状布线结 构中孔洞的存在导致刻蚀之后网格状布线结构中连接孔204内的第 一底部抗 反射层205的厚度小于常规金属布线结构的连接孔204内第一底部抗反射层 205的厚度。
同样，如果金属布线结构中连接孔的排布密度存在差异，就会出现刻蚀 去除阻挡层203上的第一底部抗反射层205之后形成的密集的金属布线结构和 常规的金属布线结构中第一底部抗反射层205的厚度存在高度差的状况。参考附图13所示，继续在连接孔204中以及阻挡层203上形成第二底部抗 反射层(Bottom Anti - Reflective Coating, BARC ) 208 ，所述第二底部抗反射 层208完全填满连接孔204并覆盖阻挡层203，由于刻蚀去除阻挡层203上的第 一底部抗反射层205的工艺过程中也刻蚀掉部分连接孔204内的第 一底部抗反 射层205,打开了连接孔204的开口，因此，使在连接孔204内形成第二底部抗 反射层208的工艺变得更加容易控制，而且，形成的第二底部抗反射层208更 加容易填满连^妻孔204，并且在连接孔204内形成第二底部抗反射层208的工艺 中，可以有效填充在形成第一底部抗反射层205的工艺中在密集的金属布线结 构的第一底部抗反射层205中存在的孔洞，并且减少刻蚀去除阻挡层203上的 第 一底部抗反射层205之后形成的第 一底部抗反射层205的厚度存在高度差的 状况，使密集的金属布线结构和常规的金属布线结构的连接孔204内的第二底 部抗反射层的厚度差减小。
参考附图14所示，刻蚀第二底部抗反射层208,完全去除阻挡层203上的 第二底部抗反射层208,并刻蚀连接孔204内的第二底部抗反射层208,形成第 三底部抗反射层209，在连接孔204内的第三底部抗反射层209的厚度应该保证 在随后刻蚀阻挡层203以及内层介质层202形成沟槽的工艺过程中避免覆盖层 201被刻蚀穿。刻蚀工艺完成后，连接孔204内剩余的的第三底部抗反射层209 的厚度为500 1000A，本实施例优选的第三底部抗反射层209的厚度为1000A。
参考附图15至附图17所示，在阻挡层203以及内层介质层202内形成沟槽 210，沟槽210的位置与连接孔204的位置对应并与连接孔204连接。形成沟槽 207的工艺为现有^l支术，下面描述一种具体的实施方式如附图15,在阻挡层 203上形成光刻胶层206，并通过曝光、显影在光刻胶层206上形成开口207， 开口 207的位置与开口 204的位置对应，并且开口的宽度大于开口 204的宽度。 参考附图16所示，以光刻胶层206为掩膜，刻蚀阻挡层203以及内层介电层202, 形成沟槽210。参考附图17所示，去除阻挡层203、光刻胶层206以及连接孔204内的第三底部抗反射层209,并刻蚀覆盖层201,暴露出半导体衬底200，形成 双镶嵌结构211。
由于密集的金属布线结构和常规的金属布线结构的连接孔204内第三底 部抗反射层209的厚度差从现有技术的4000埃至5000埃减小至2000埃至3000 埃，避免了现有技术密集的金属布线结构和常规的金属布线结构连接孔内底 部抗反射层高度差过大，导致刻蚀阻挡层和内层介质层形成沟槽的工艺中将 密集的技术布线结构区域的底部抗反射层过刻蚀，最终导致连接孔和沟槽内 形成金属布线之后在覆盖层和内层介电层之间产生剥离的现象。
之后，在双镶嵌结构211内沉积金属材料，形成金属布线。所述的金属材 料例如金属铝、铜等。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何 本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和 修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
权利要求
1.一种双镶嵌结构的制作方法，其特征在于，包括在半导体衬底上依次形成覆盖层、内层介质层和阻挡层；刻蚀内层介质层和阻挡层形成连接孔，所述连接孔暴露出覆盖层；在连接孔内以及阻挡层上形成第一底部抗反射层；刻蚀第一底部抗反射层，直至阻挡层上的第一底部抗反射层被完全去除，同时会刻蚀连接孔内的第一底部抗反射层，暴露出连接孔的开口；在连接孔内以及阻挡层上形成第二底部抗反射层；刻蚀第二底部抗反射层，形成第三底部抗反射层，所述第三底部抗反射层位于连接孔内；刻蚀阻挡层和内层介质层形成沟槽，沟槽的位置与连接孔的位置对应并与连接孔连通；去除阻挡层和第三底部抗反射层，并去除连接孔内的覆盖层直至暴露半导体衬底，形成双镶嵌结构；在双镶嵌结构内填充金属材料。
2. 根据权利要求1所述双镶嵌结构的制作方法，其特征在于，所述连接 孔的间距大小不同。
3. 根据权利要求2所述双镶嵌结构的制作方法，其特征在于，所述连接 孔在部分区域呈网格状衬垫分布。
4. 根据权利要求1所述双镶嵌结构的制作方法，其特征在于，刻蚀阻挡 层和内层介质层形成沟槽后，第三底部抗反射层的厚度大于等于0。
5. 根据权利要求4所述双镶嵌结构的制作方法，其特征在于，第三底部 抗反射层的厚度为500~1000A。
全文摘要
一种双镶嵌结构的制作方法，包括在半导体衬底上依次形成覆盖层、内层介质层和阻挡层；刻蚀内层介质层和阻挡层形成连接孔；在连接孔内以及阻挡层上形成第一底部抗反射层；直至阻挡层上的第一底部抗反射层被完全去除；在连接孔内以及阻挡层上形成第二底部抗反射层；刻蚀第二底部抗反射层，形成第三底部抗反射层，所述第三底部抗反射层位于连接孔内；刻蚀阻挡层和内层介质层形成沟槽，沟槽的位置与连接孔的位置对应并与连接孔连通；去除阻挡层和第三底部抗反射层，并去除连接孔内的覆盖层直至暴露半导体衬底，形成双镶嵌结构。所述方法可以避免在形成金属布线结构之后覆盖层和内层介质层之间发生剥离现象。
文档编号H01L21/02GK101295669SQ200710040380
公开日2008年10月29日 申请日期2007年4月29日 优先权日2007年4月29日
发明者朱宝富, 梁昆约, 涛 熊 申请人:中芯国际集成电路制造(上海)有限公司