专利名称：半导体集成电路装置及半导体集成电路装置的电源布线法的制作方法
技术领域：
本发明涉及配置标准单元(standard cell)而构成的半导体集成电路装置、以及半导体集成电路装置的电源布线方法。
背景技术：
近年，随着数字电路的高速化和高功能化，半导体集成电路装置的高速化、高集成化正在发展。为了对半导体集成电路装置实现高集成化，制造工艺逐年微细化，伴随于此，在半导体集成电路装置内使用的信号布线宽度也逐渐变细。另外，由于高速化而使信号布线中流动的电流量增大。这样，若在信号布线宽度变细的基础上让电流量增大，则半导体集成电路装置内的布线的电流密度增大，因电迁徙(electromigration)引起的布线的截断或短路成为问题。
另一方面，随着半导体集成电路装置的高速化，抑制半导体集成电路装置内的时钟信号的信号延迟的偏差(时钟偏移(clock skew))变得重要起来。时钟偏移是时钟信号到达同步动作的两个触发器的每一个的到达时间的差。若时钟偏移大，则可能造成动作频率降低、进一步引起电路的误动作。
作为降低时钟偏移的技术，使用如下称作时钟树(clock tree)的方法从时钟供给源开始以多级中继缓冲器构成树状的时钟供给路径，从而向触发器供给时钟。这是通过按照使得从时钟供给源到末端的触发器的布线长等长的方式构成，从而降低时钟偏移的方法(例如参照特开平6-204435号公报)。
即使在这样的等长布线的时钟树中，若因周围的布线的影响等而布线电容不同、或中继缓冲器所驱动的单元(cell)的栅电容不同，则根据时钟树的一部分的延迟而会发出时钟偏移。因此，尽量减小时钟树一部分的延迟时间对于降低时钟偏移很重要。在时钟树中，由于中继缓冲器驱动多个触发器或长布线，因此本来驱动的负载就非常大。因此，为了降低时钟树的一部分的延迟时间，需要增大晶体管尺寸。
一般而言，若增大晶体管尺寸，则该晶体管的源极和漏极中流动的电流量增大。因此，布线的电流密度变高，若电流密度超过某一阈值，则电迁徙将成为问题。为了缓和电流密度，考虑加宽电源布线宽度或信号布线宽度，使其配合最大消耗功率的标准单元，但若加宽这些布线宽度，则信号布线所需的布线面积增大，可能会出现半导体集成电路装置的面积增加、或布线混杂而发生布线的短路。
对此，例如存在如下半导体集成电路装置，其构成为根据配置位置(具体而言，距电源带(strap)的距离)和接地布线的最小电流容量，准备电源布线不同的多种标准单元，对这些标准单元进行组合，来缓和电流密度，并且避免面积增加和布线混杂(例如，参照专利第2751742号公报)。
但是，根据配置位置而改变电源线的宽度的半导体集成电路装置，对上述的时钟树并不能始终有效防止电迁徙。
例如，为了以等长布线构成时钟树，存在将驱动时钟信号的标准单元配置在电源带之间的中央的情况。在该情况下，尽管中央部的标准单元由尺寸大的晶体管构成，也会发生电源线的宽度在电源带之间的中央部电源线变细、电源线的电流密度变高。
发明内容
本发明着眼于上述问题而实现，目的在于提供一种可更宽地确保信号布线用的区域、并能防止电迁徙的半导体集成电路装置。
为了解决所述问题，本发明的一个方式是通过配置标准单元而构成的半导体集成电路装置，其中具备第一电源带，其供给第一电位；第二电源带，其与所述第一电源带平行地配置，供给第二电位；第三电源带，其配置在所述第一电源带与所述第二电源带之间，与所述第一电源带和所述第二电源带平行地配置，供给第三电位；第一标准单元，其配置在所述第一电源带与所述第三电源带之间，由所述第一电位和所述第三电位驱动；第二标准单元，其配置在所述第二电源带与所述第三电源带之间，由所述第二电位和所述第三电位驱动；第一单元电源线，其与所述第一电源带垂直，配置在所述第一电源带与所述第三电源带之间，从所述第一电源带向所述第一标准单元供给所述第一电位；第二单元电源线，其与所述第二电源带垂直，配置在所述第二电源带与所述第三电源带之间，从所述第二电源带向所述第二标准单元供给所述第二电位；第三单元电源线，其与所述第一电源带垂直，配置在所述第一电源带与所述第三电源带之间，从所述第三电源带向所述第一标准单元供给所述第三电位；和第四单元电源线，其与所述第二电源带垂直，配置在所述第二电源带与所述第三电源带之间，从所述第三电源带向所述第二标准单元供给所述第三电位，所述第一单元电源线和第三单元电源线的宽度，根据所述第一标准单元的耗电确定，所述第二单元电源线和第四单元电源线的宽度，根据所述第二标准单元的耗电确定，从第一电源带到第一标准单元之间的所述第一单元电源线的布线宽度、从第二电源带到第二标准单元之间的所述第二单元电源线的布线宽度、从第三电源带到第一标准单元之间的所述第三单元电源线的布线宽度、以及从第三电源带到第二标准单元之间的所述第四单元电源线的布线宽度，分别是一定的宽度。
图1是表示实施方式1的半导体集成电路装置的结构的布局图；图2是表示第一标准单元108和第二标准单元109的结构例的图；图3是表示实施方式2的半导体集成电路装置的结构的布局图；图4是表示去耦电容器单元201的结构例的图；图5是表示去耦电容器单元301～302的结构例的图；图6是表示实施方式3的半导体集成电路装置的结构的布局图；图7是表示实施方式3的半导体集成电路装置的其他结构的布局图；图8是对用于自动设计实施方式1、2、3的半导体集成电路装置的电源布线方法进行说明的流程图。
具体实施例方式
下面，参照附图，对本发明的实施方式进行说明。另外，在以下的各实施方式的说明中，对与说明过一次的构成要素具有同样功能的构成要素标注相同标记并省略说明。
《发明的实施方式1》图1是表示本发明的实施方式1的半导体集成电路装置100的结构的布局图。如该图所示，半导体集成电路装置100具备第一电源带101、第二电源带102、第三电源带103、第一单元电源线104、第二单元电源线105、第三单元电源线106、第四单元电源线107、第一标准单元108、第二标准单元109、以及接触件(contact)110～116。首先，对半导体集成电路装置100中的各构成要素的配置位置的关系等进行说明。
第一电源带101、第二电源带102、以及第三电源带103被布线于同一布线层。
第一电源带101和第二电源带102是用于供给第一电位(例如VDD)的电源布线。第一电源带101和第二电源带102相互平行地配置。
第三电源带103是用于供给第二电位(例如VSS)的电源布线。第三电源带103在第一电源带101和第二电源带102之间，与第一电源带101平行(因此也与第二电源带102平行)地配置。
第一单元电源线104、第二单元电源线105、第三单元电源线106、以及第四单元电源线107配置于同一布线层。该布线层是与配置有第一电源带101的布线层不同的布线层。
第一单元电源线104在相对于第一电源带101垂直的方向上，配置于第一电源带101和第三电源带103之间。另外，第一单元电源线104通过接触件110而与第一电源带101电连接。即，第一单元电源线104供给第一电位。
第二单元电源线105构成为比第一单元电源线104宽度宽。第二单元电源线105在相对于第二电源带102垂直的方向上，配置于第二电源带102和第三电源带103之间。另外，第二单元电源线105通过接触件111而与第二电源带102电连接。即，第二单元电源线105供给第一电位。
第三单元电源线106在与第一单元电源线104平行的方向上，配置于第一电源带101和第三电源带103之间。在本实施方式中，第三单元电源线106的布线宽度与第一单元电源线104的布线宽度相同。
第四单元电源线107在与第二单元电源线105平行的方向上，配置于第二电源带102和第三电源带103之间。在本实施方式中，第四单元电源线107的布线宽度与第二单元电源线105的布线宽度相同。另外，第四单元电源线107延伸至第三电源带103的左端(即，第三电源带103与第四单元电源线107具有第三电源带103的布线宽度程度的重叠)。
第三单元电源线106和第四单元电源线107通过接触件112而与第三电源带103电连接。即，第三单元电源线106和第四单元电源线107共用接触件112，与第三电源带103连接。
由此，第三单元电源线106和第四单元电源线107起到供给第二电位的电源线的作用。另外，在本实施方式中，第四单元电源线107配合第四单元电源线107的宽度，配置有接触件112。由于第四单元电源线107比第一单元电源线104宽度宽，因此在第四单元电源线107与第三电源带103的交点，可配置比接触件110的个数更多的接触件112。
第一标准单元108是配置在第一电源带101和第三电源带103之间的标准单元。第一标准单元108通过接触件113而与第一单元电源线104连接，通过接触件114而与第三单元电源线106连接。由此，第一标准单元108从第一单元电源线104接受第一电位的供给，从第三单元电源线106接受第二电位的供给。
第二标准单元109是配置在第二电源带102和第三电源带103之间的标准单元。第二标准单元109通过接触件115而与第二单元电源线105连接，通过接触件116而与第四单元电源线107连接。由此，第二标准单元109从第二单元电源线105接受第一电位的供给，从第四单元电源线107接受第二电位的供给。
另外，在本实施方式中，具体而言，第二标准单元109例如是具有供给时钟信号的功能的逆变器(inverter)类型的标准单元。出于降低延迟时间等理由，第二标准单元109中的各晶体管的尺寸形成为比第一标准单元108中的各晶体管的尺寸大，从而可驱动更多的负载。即，第二标准单元109比第一标准单元108耗电大。
另外，在本实施方式中，将耗电比规定值小的标准单元称作低驱动用标准单元，将在规定值以上的标准单元称作高驱动用标准单元。
上述的半导体集成电路装置100在以下的条件下设计。即，从供给电位的电源带到接受电位供给的标准单元，以一定宽度的单元电源线供给电位。该单元电源线的宽度根据标准单元的耗电、和可配置在电源带之间的标准单元的个数而确定。例如，第一单元电源线104根据第一标准单元108的耗电来确定布线宽度，在全长范围内布线宽度是一定的。
另外，在本实施方式中，由于第二标准单元109的耗电比第一标准单元108大，因此第二单元电源线105形成为比第一单元电源线104布线宽度宽(例如约2倍的电源布线宽度)。另外，第二单元电源线105在全长范围内布线宽度也是一定的。
具体而言，半导体集成电路装置100的设计按照如下方式进行准备包括第一标准单元108(低驱动用标准单元)和第二标准单元109(高驱动用标准单元)的标准单元库，然后配置标准单元库中包括的标准单元。
图2表示第一标准单元108和第二标准单元109的结构例。在图2中，108a和109a是基板，108b和109b是金属布线，108c和109c是多晶硅，108d和109d是扩散区域。该例中，在各标准单元中，形成了包括Pch晶体管和Nch晶体管各一个的逆变器。
另外，在图2的各标准单元中，单元电源线延展至左右的单元边界。此外，按照距上侧(或下侧)的单元边界的距离相等的方式配置单元电源线。因此，通过按照左右的单元边界相接的方式配置低驱动用标准单元彼此或高驱动用标准单元彼此，从而单元内的单元电源布线彼此连接。
如上所述，在本实施方式中，根据标准单元的耗电确定单元电源线的宽度。并且，从供给电位的电源带到接受电位供给的标准单元，由确定了宽度的单元电源线供给电位。因此，在本实施方式中，降低单元电源线的电流密度，可防止电迁徙。
而且，由于在第四单元电源线107与第三电源带103的交点，可比第一电源带101与第一单元电源线104的交点配置更多的接触件，因此可容易地降低接触件中的电流密度。
另外，由于在配置有低驱动用标准单元的电源带之间，比配置有高驱动用标准单元的电源带之间单元电源线的宽度窄，因此可确保其他信号布线用的区域更宽。
《发明的实施方式2》图3是表示本发明的实施方式2的半导体集成电路装置200的结构的布局图。如该图所示，半导体集成电路装置200具备第一电源带101、第二电源带102、第三电源带103、第一单元电源线104、第二单元电源线105、第三单元电源线106、第四单元电源线107、第一标准单元108、第二标准单元109、接触件110～116、以及去耦电容器单元201。
去耦电容器单元201是具备去耦电容器的标准单元，该去耦电容器利用栅氧化膜形成了电容。去耦电容器单元201通过接触件202而与第二单元电源线105连接，通过接触件203而与第四单元电源线107连接。由此，去耦电容器单元201从第二单元电源线105接受第一电位的供给，从第四单元电源线107接受第二电位的供给。
上述的半导体集成电路装置200在以下的条件下设计。
首先，将配置在一组电源带之间供给电位的标准单元限制在规定数量。其中，成为个数限制的对象的是耗电在规定以上的标准单元。例如，仅为电容器、或被称作填充单元(filler cell)的内部不具有晶体管的结构不作为限制对象。在本实施方式中，设低驱动用标准单元可配置三个以内，高驱动用标准单元仅可配置一个。因此，在本实施方式中，在第一电源带101和第三电源带103之间，配置有三个第一标准单元108，在第二电源带102和第三电源带103之间，仅配置有一个第二标准单元109。
另外，在半导体集成电路装置200中，在配置有第二标准单元109的电源带之间的空余空间，没有间隙地配置去耦电容器单元201。
然后，从供给电位的电源带到接受电位供给的标准单元，以一定宽度的单元电源线供给电位。该单元电源线的宽度根据标准单元的耗电、和可配置在电源带之间的标准单元的个数而确定。例如，第一单元电源线104根据三个第一标准单元108(低驱动用标准单元)的耗电来确定布线宽度。另外，第二单元电源线105根据一个第二标准单元109(高驱动用标准单元)的耗电来确定布线宽度。
上述的半导体集成电路装置200的设计可按照如下方式进行准备包括第一标准单元108、第二标准单元109、和去耦电容器单元201的标准单元库。然后配置标准单元库中包括的标准单元。
图4表示去耦电容器单元201的结构例。如图4所示，去耦电容器单元201中的单元电源线延展至左右的单元边界。另外，按照单元电源线距上侧(或下侧)的单元边界的距离与第二标准单元109中的相应距离相等的方式进行配置。因此，通过按照左右的单元边界相接的方式，配置去耦电容器单元201与高驱动用标准单元、或去耦电容器单元201彼此，从而单元内的单元电源布线彼此连接。
例如，出于为了消除偏移等理由，在配置第二标准单元109的位置受到限制的情况下，预先配置该第二标准单元109。此外，在配置有第二标准单元109的电源带之间的空余空间，预先配置去耦电容器单元201。
这样，通过预先使得在电源带无法配置其他标准单元，从而即使自动配置其他标准单元，也可防止在第二标准单元109的旁边配置其他高驱动用标准单元或低驱动用标准单元。
即使在如上述那样构成的本实施方式中，也可降低单元电源线的电流密度、防止电迁徙、且缓和布线混杂。
而且，还可由去耦电容器单元201补充第二标准单元109中流动的电流。因此，能进一步降低电源线的电流密度，可更有效地防止电迁徙。
另外，在半导体集成电路装置200中，在空余空间配置了去耦电容器单元201，但也可配置称作填充单元的内部不具有晶体管的单元。在该填充单元中，配置与高驱动用标准单元的单元电源线宽度相同的单元电源线。
《发明的实施方式3》在实施方式3中，对于能够比上述的实施方式2更宽地确保其他信号布线用的区域的半导体集成电路装置的例子进行说明。在该半导体集成电路装置中，与半导体集成电路装置200的不同之处在于，在配置有第二标准单元109的电源带之间的空余空间，并非配置去耦电容器单元201，而是配置去耦电容器单元301或去耦电容器单元302(参照图5)。
去耦电容器单元301～302是具备去耦电容器的标准单元，该去耦电容器利用栅氧化膜形成了电容。如图5所示，去耦电容器单元301其一方的单元电源布线的宽度比另一方单元电源布线的宽度宽。具体而言，宽度宽侧的单元电源布线与对第二标准单元109供给电位的单元电源布线的宽度相同。另外，如图5所示，去耦电容器单元302中的两种单元电源布线的位置关系，与去耦电容器单元301中的单元电源布线的位置关系成为上下相反的关系。
在本实施方式中，按照仅在从电源带到高驱动用标准单元之间成为宽度宽的单元电源布线而其他部分的宽度并不宽的方式，选择去耦电容器单元，与高驱动用标准单元一起配置。
例如，出于为了消除偏移等理由，对时钟信号进行驱动的第二标准单元109例如存在配置的位置受到限制的情况。如6所示的半导体集成电路装置300，是第二标准单元109被限制在与第二电源带102邻接的位置而配置的例子。在该例子中，在第三电源带103与第二标准单元109之间，去耦电容器单元301并列配置两列。因此，第四单元电源线107在第二电源带102和第三电源带103之间为一定宽度，但第二单元电源线105在中途宽度发生变化。
另外，图7所述的半导体集成电路装置400是在第二标准单元109的两侧配置去耦电容器单元的例子。在该情况下，在靠近第三电源带103的一侧配置去耦电容器单元301，在靠近第二电源带102的一侧配置去耦电容器单元302。由此，对第二标准单元109，由宽度宽侧的单元电源线供给电位。并且，在从第三电源带103到第二标准单元109的之间的第二单元电源线105、以及从第二电源带102到第二标准单元109之间的第四单元电源线107，电源线的宽度变窄。即，第二单元电源线105和第四单元电源线107在中途宽度发生变化。
在上述的半导体集成电路装置300、400中，对于高驱动用标准单元，第一电位和第二电位均通过宽度宽的单元电源布线供给。因此，可容易地降低到高驱动用标准单元为止的单元电源线的电流密度。另外，在半导体集成电路装置300和半导体集成电路装置400的任一个中，去耦电容器标准单元都耗电不大，因此对去耦电容器单元即使通过宽度不宽的单元电源布线供给电位也没有问题。
另外，对去耦电容器单元供给电位的单元电源布线存在宽度不宽的部分。所以，可由其他信号布线使用该空余下来的空间。即，能够比上述的半导体集成电路装置200进一步确保信号布线用的空间。
《发明的实施方式4》在实施方式4中，为了自动设计上述的实施方式1、2、3的半导体集成电路装置，对电源布线方法进行说明。
图8是对用于自动设计实施方式1、2、3的半导体集成电路装置的电源布线方法进行说明的流程图。该电源布线方法包括电源带配置步骤S501；标准单元配置步骤S502；单元电源线宽度计算步骤S503；和单元电源线配置步骤S504。各步骤中的处理如下。
首先，在电源带配置步骤S501中，在相同布线层、以相同布线宽度和相同布线间距相互平行地配置第一电源带101、第二电源带102、第三电源带103。
然后，在标准单元配置步骤S502中，在第一电源带101与第三电源带103之间配置第一标准单元108。此外，在第二电源带102与第三电源带103之间配置第二标准单元109。
在单元电源线宽度计算步骤S503中，根据第一标准单元108的耗电和第二标准单元109的耗电，确定第一单元电源线104、第二单元电源线105、第三单元电源线106、第四单元电源线107的宽度。
然后，在单元电源线配置步骤S504中，以由单元电源线宽度计算步骤S503求出的宽度，与第一电源带101垂直(即与第二电源带102垂直)地配置第一单元电源线104、第二单元电源线105、第三单元电源线106、第四单元电源线107。
另外，作为上述的各实施方式中说明的高驱动用标准单元，并不限定于上述的逆变器式标准单元，例如可例举缓冲器式或AND式等。
另外，在上述各实施方式中，对第二标准单元109的晶体管的尺寸比第一标准单元108(低驱动用标准单元)的晶体管的尺寸大的例子进行了说明，但第二标准单元109例如也可通过并联配置多个与低驱动用标准单元相同尺寸的晶体管、将栅极彼此和漏极彼此分别连接而构成。
另外，还例示了各电源带的电位的关系，但并不限定于上述的例子。
另外，希望第一电源带101、第二电源带102、第三电源带103以相同布线宽度构成，并且使这些布线间距相等。由此，可将电源带中流动的电流量平均化。其结果，可将第二标准单元109这样的晶体管尺寸大的单元配置到第一电源带101与第三电源带103之间、或第二电源带102与第三电源带103之间。
如上所述，本发明的半导体集成电路装置根据标准单元的耗电确定单元电源线的宽度，从供给电位的电源带到接受电位供给的标准单元，由确定的宽度的单元电源线供给电位，因此，具有降低单元电源线的电流密度、防止电迁徙、可更广地确保信号布线用的区域的效果，作为配置标准单元而构成的半导体集成电路装置等是有用的。
权利要求
1.一种半导体集成电路装置，其通过配置标准单元而构成，具备第一电源带，其供给第一电位；第二电源带，其与所述第一电源带平行地配置，供给第二电位；第三电源带，其配置在所述第一电源带与所述第二电源带之间，与所述第一电源带和所述第二电源带平行地配置，供给第三电位；第一标准单元，其配置在所述第一电源带与所述第三电源带之间，由所述第一电位和所述第三电位驱动；第二标准单元，其配置在所述第二电源带与所述第三电源带之间，由所述第二电位和所述第三电位驱动；第一单元电源线，其与所述第一电源带垂直，配置在所述第一电源带与所述第三电源带之间，从所述第一电源带向所述第一标准单元供给所述第一电位；第二单元电源线，其与所述第二电源带垂直，配置在所述第二电源带与所述第三电源带之间，从所述第二电源带向所述第二标准单元供给所述第二电位；第三单元电源线，其与所述第一电源带垂直，配置在所述第一电源带与所述第三电源带之间，从所述第三电源带向所述第一标准单元供给所述第三电位；和第四单元电源线，其与所述第二电源带垂直，配置在所述第二电源带与所述第三电源带之间，从所述第三电源带向所述第二标准单元供给所述第三电位，所述第一单元电源线和第三单元电源线的宽度，根据所述第一标准单元的耗电确定，所述第二单元电源线和第四单元电源线的宽度，根据所述第二标准单元的耗电确定，从第一电源带到第一标准单元之间的所述第一单元电源线的布线宽度、从第二电源带到第二标准单元之间的所述第二单元电源线的布线宽度、从第三电源带到第一标准单元之间的所述第三单元电源线的布线宽度、以及从第三电源带到第二标准单元之间的所述第四单元电源线的布线宽度，分别是一定的宽度。
2.根据权利要求1所述的半导体集成电路装置，其特征在于，所述第一电源带、第二电源带、以及第三电源带以相同布线宽度构成，这些带的布线间距相等。
3.根据权利要求1所述的半导体集成电路装置，其特征在于，所述第四单元电源线的布线宽度比第三单元电源线的布线宽度宽，所述第三单元电源线和第四单元电源线形成于相同布线层，所述第三电源带形成于与所述第三单元电源线不同的布线层，所述第三电源带和所述第四单元电源线，由与所述第四单元电源线的布线宽度相配合的个数的接触件连接，所述第三单元电源线和所述第四单元电源线共用所述接触件，与所述第三电源带连接。
4.根据权利要求1所述的半导体集成电路装置，其特征在于，所述第二单元电源线在从所述第二电源带到所述第二标准单元之间的布线宽度、和从所述第三电源带到所述第二标准单元之间的布线宽度不同。
5.根据权利要求4所述的半导体集成电路装置，其特征在于，所述第四单元电源线在从所述第三电源带到所述第二标准单元之间的布线宽度、和从所述第二电源带到所述第二标准单元之间的布线宽度不同。
6.根据权利要求1所述的半导体集成电路装置，其特征在于，所述第二标准单元比所述第一标准单元耗电大。
7.根据权利要求4所述的半导体集成电路装置，其特征在于，在所述第二电源带与第三电源带之间配置有多个所述第二标准单元，配置的第二标准单元中的一个是对时钟信号进行驱动的电路所构成的标准单元，另外的第二标准单元是由去耦电容器所构成的标准单元。
8.根据权利要求7所述的半导体集成电路装置，其特征在于，在由所述去耦电容器所构成的标准单元中，供给所述第二电位的第二单元电源线、和供给所述第三电位的第四单元电源线的布线宽度不同。
9.根据权利要求1所述的半导体集成电路装置，其特征在于，所述第二标准单元比所述第一标准单元耗电大，在所述第二电源带和所述第三电源带之间，仅配置有一个第二标准单元。
10.一种半导体集成电路装置的电源布线方法，其中包括配置供给第一电位的第一电源带的步骤；与所述第一电源带平行地配置供给第二电位的第二电源带的步骤；在所述第一电源带与所述第二电源带之间，与所述第一电源带平行地配置供给第三电位的第三电源带的步骤；在所述第一电源带与所述第三电源带之间配置由所述第一电位和所述第三电位驱动的第一标准单元的步骤；在所述第二电源带与所述第三电源带之间配置由所述第二电位和所述第三电位驱动的第二标准单元的步骤；将从所述第一电源带向所述第一标准单元供给所述第一电位的第一单元电源线配置为与所述第一电源带垂直，在所述第一电源带与所述第三电源带之间，从所述第一电源带到第一标准单元之间的宽度是与所述第一标准单元的耗电相对应的宽度的步骤；将从所述第二电源带向所述第二标准单元供给所述第二电位的第二单元电源线配置为与所述第二电源带垂直，在所述第二电源带与所述第三电源带之间，从所述第二电源带到第二标准单元之间的宽度是与所述第二标准单元的耗电相对应的宽度的步骤；将从所述第三电源带向所述第一标准单元供给所述第三电位的第三单元电源线配置为与所述第一电源带垂直，在所述第一电源带与所述第三电源带之间，从第三电源带到第一标准单元之间的宽度是与所述第一标准单元的耗电相对应的宽度的步骤；和将从所述第三电源带向所述第二标准单元供给所述第三电位的第四单元电源线配置为在所述第二电源带与所述第三电源带之间，与所述第二电源带垂直，从第三电源带到第二标准单元之间的宽度是与所述第二标准单元的耗电相对应的宽度的步骤。
全文摘要
一种半导体集成电路装置，其中，从供给电位的第一电源带到接受电位供给的第一标准单元，以一定宽度的第一单元电源线供给电位。第一单元电源线的宽度根据第一标准单元的耗电、和可配置在第一电源带与第三电源带之间的标准单元的个数而确定。
文档编号H01L23/522GK101034704SQ20071008569
公开日2007年9月12日 申请日期2007年3月6日 优先权日2006年3月8日
发明者堤正范 申请人:松下电器产业株式会社