专利名称：图像传感器及其制作方法
技术领域：
本发明提供一种图像传感器，尤指 一种包含有设于像素电极之间的阻障 元件的图像传感器。
背景技术：
随着科技发展，各种图像传感器已被大量应用于数位电子商品中，例如 扫描器或数位相机等产品，而目前较为广泛的图像传感器包括互补式金属氧化物半导体(complementary metal oxide semiconductors, CMOS)或电荷耦 合装置(charge coupled device, CCD)。上述图像传感器皆为硅半导体装置， 可用来捕捉光子，然后将光子转换成电子，经传输后再次转换为可量测的电 压，而得到数位数据。目前业界已研发出一种光导体覆有源像素 (photoconductor-on-active-pixel， POAP)图像传感器，其结构将含有氬化非 晶石圭(hydrogenated amorphous silicon, a-Si:H)的感光元件堆叠于CCD或 CMOS元件上，能得到比传统CCD或CMOS图像传感器有更良好表现的图 像传感器。由于光导体覆有源像素图像传感器具有特殊的堆叠结构，因此具 有高集光有效面积比(fill factor)的优点，能使得整个像素面积都能用来感 测光子，再配合a-Si:H材料有效转换能量的特性，便能达到高量子效率。然 而，在已知研究中，光导体覆有源像素图像传感器仍然有串扰(cross-talk )、 图像延迟(image lag)以及漏电流信号等问题。其中，载流子串扰相邻像素 的问题尤其会造成严重的解析度与均勻性不足的问题，也会在像素间造成色 彩上的串扰，导致色彩失真。请参考图1与图2,图1为已知一光导体覆有源像素的图像传感器10 的侧剖面示意图，图2为图1所示的像素电极间的模拟电位图。已知图像传 感器10包含多个像素14a、 14b以及设于基底12上的介电层16、设于各像 素14a、 14b内的多个像素电路(图未示)、设于这些像素电路以及介电层16 上的多个像素电极18a、 18b、设于像素电极18a、 18b上的光导层20、以及设于光导层20上的透明导电层28，其中光导层20由下至上包含n型层 (n-layer) 22、本征层(intrinsic layer, i-layer) 24以及p型层(p-type layer) 26,形成所谓的堆叠p-i-n层结构，用来接受光线并将光线依照强度转换成 对应的电荷量。然而，在照光情形下，图像传感器10的不同像素电极18a、 18b会具有 不同的电压，导致相邻像素14a、 14b之间产生具有电压差的电场。举例而 言，如果照光后像素电极18b具有高电位VH，而像素电极18a具有低电位 VL,透明导电层28处于接地状态，则在相邻像素14a、 14b之间会发生漏电 流，由具有高电位VH的像素电极18b流至相邻具有低电位VL的像素电极 18a,如图2中以箭头表示漏电流的移动方向。因此发生串扰问题，而影响 了图像感测的正确性，导致感测结果失真。因此，如何改良光导体覆有源像素的图像传感器结构，以避免相邻像素 间的串扰问题而提供良好的图像感测结果，仍然为业界亟需解决的议题。发明内容本发明的主要目的在于提供一种具有阻障元件的光导体4隻有源像素图 像传感器，以解决上述已知图像传感器的串扰问题。根据本发明，提供了一种制作图像传感器的方法。首先提供基底，其表 面定义有多个像素。接着在基底上形成多个设于各该像素内的像素电极，然 后在相邻像素电极之间填入阻障元件，其包含有高介电常数(high-k)材料。 最后在阻障元件以及像素电极上依序形成光导层与透明导电层。根据本发明，另披露一种图像传感器，其包含半导体基底、定义于该半 导体基底上的多个像素、以及依序设于像素内的各像素电极上的光导层与透 明导电层。本发明图像传感器另包含设于任二相邻的像素电极之间的阻障元 件，且遮蔽元件包含有高介电常数材料。由于本发明在图像传感器的各像素电极之间设置具有高介电常数材料 的阻障元件中，因此在相邻像素电极之间会形成较大的能障，以避免漏电流 由像素电极流向相邻像素电极或透明导电层中，所以可以有步丈避免串扰问 题，提高图像传感器的正确性。
图1为已知一光导体覆有源像素的图像传感器的侧剖面示意图。 图2为图1所示的像素电极间的模拟电位图。图3至8 a为本发明图像传感器的制作方法的工艺示意图。 图8b为本发明图像传感器的另 一 实施例的剖面示意图。 图9为已知图像传感器与本发明图像传感器的电位图表。 图10为本发明图像传感器的两相邻像素的模拟电位图。附图标记说明10图像传感器12基底14a、14b 像素16介电层18a、18b 像素电极20光导层22n型层24本征层26p型层28透明导电层100图像传感器102半导体芯片104半导体基底106介电层108像素110像素电路112导电层114像素电极116接触孑L118高介电常数材料层120阻障元件122光导层124n型层126本征层128p型层130透明导电层132凹槽具体实施方式
请参考图3至8b，图3至8b为本发明图像传感器100的制作方法的工 艺示意图。首先，如图3所示，提供半导体芯片102,其包含半导体基底104, 例如为硅基底。半导体基底104表面定义有多个像素108,形成像素矩阵。 接着，在半导体基底104上制作多个电子元件，以形成像素电路IIO设于介 电层106中。然后在介电层106上形成导电层112，位于像素电路110与介 电层106之上，其中导电层112可包含金属材料，例如为氮化钛(titanium nitride, TiN)。接着如图4所示，进行光刻暨蚀刻工艺，先在半导体基底104表面形成光致抗蚀剂层(图未示)，然后利用具有像素电极图案的光掩模在光致抗蚀剂层上定义出像素电极图案，再进行蚀刻而移除部分导电层112，并移除光 致抗蚀剂层，以在各像素108中形成像素电极114,通过接触孔116分别电 连接于对应的像素电路110，且相邻像素电极114之间具有电极间距G。接着，在相邻像素电极114之间形成阻障元件120。阻障元件120的形 成方法请参考图5与图6，首先如图5所示，在半导体基底104之上形成高 介电常数材料(high k material)层118，覆盖于介电层106与像素电极114 之上，且部分高介电常数材料层118亦会填入相邻像素电极114的电极间距 G 。高介电常数材料层118可利用化学气相沉积(chemical vapor deposition, CVD)工艺或物理气相沉积(physical vapor deposition, PVD )工艺所形成。 高介电常数材料层118的介电常数可为约25至30，例如可包含五氧化二钽 (tantalumpentoxide， Ta205)材料。接着，如图6所示，进行化学机械抛光工 艺，或利用回蚀刻工艺来移除部分位于像素电极114表面的高介电常数材料 层118,而使高介电常数材料层118的厚度约略等于像素电极114的厚度， 以在相邻像素电极114之间形成阻障元件120。由于阻障元件120由填入电 极间距G的高介电常数材料层118所形成，所以阻障元件120的底面与像素 电极114的底面位于同一平面上，亦即位于介电层106之上表面。请参考图7，图7为图6所示像素电极114与阻障元件120的俯视示意 图。各像素108定义于半导体基底104上且排列成像素矩阵，而各像素108 分别包含像素电极114,阻障元件120即形成于相邻像素电极114之间，如 同网状物围绕各像素电极114。接着，请参考图8a,依序在半导体基底104表面形成光导层122与透明 导电层130，其中光导层122由下至上依序包含有n型层(n-layer) 124、本 征层(intrinsic layer, i-layer) 126以及p型层(p-type layer )128。 n型层124 与p型层128可分别包含掺杂n型掺质或者p型掺质的氢化非晶质碳化硅 (hydrogenated amorphous silicon carbide, a-SiC:H)而本4正层126贝寸 可包含氲化非晶珪(hydrogenated amorphous silicon, a-Si:H)材料。由图8a 可知，形成于像素电极114之上的n型层124直接与阻障元件120以及像素 电极114相接触。然而，在其他实施例中，光导层122由下至上亦可依序包 含p型层、本征层以及n型层。此外，透明导电层130可包含氧化铟锡(IndiumTin Oxide, ITO)材料。待形成光导层122与透明导电层130之后，便完成 本发明的光导体覆有源像素图像传感器100。在本发明的其他实施例中，亦可先在像素电极114之上形成n型层124 /p型层128,然后进行干式蚀刻以移除部分n型层124/p型层128，而在 相邻像素电极114之间形成多个凹槽132 (此时各像素电极114表面仍被n 型层124/p型层128所覆盖)，再在凹槽132中填入高介电常数材料而形成 阻障元件120,并且阻障元件120的高度约略等于n型层124/p型层128 的高度。其中，制作阻障元件120的方法在半导体基底104之上以CVD或 PVD工艺形成高介电常数材料层(图未示)，覆盖于n型层124/p型层128 之上，并填入凹槽132内，然后以化学机械抛光或回蚀刻方式移除部分高于 n型层124/p型层128表面的高介电常数材料层。最后，依序在半导体基底 104表面形成本征层126、 p型层128/n型层124、以及透明导电层130，便 完成如图8b所示的光导体覆有源像素图像传感器100。请参考图9，图9为已知图像传感器IO与本发明图像传感器100的电位 图表。当两相邻的像素电极分别具有低电位VL与高电位VH时，已知图像 传感器10的二像素电极18a、 18b之间的间隙区域不具有电位能障高度或仅 有很小的电位能障高度。所以，在本征层24中产生的电子很容易由右侧高 电位VH的像素电极18b移动到左侧低电位VL的像素电极18a，造成串扰 问题(如图2所示)。相反的，由图9可知，本发明图像传感器100的两个 相邻像素电极114虽然分别具有高电位VH与低电位VL,但像素电极114 之间的电极间距G则具有很大的能障高度，能有效避免串扰问题。图10为本发明图像传感器100的两相邻像素108之间的模拟电位图。 如图IO所示，虽然相邻像素电极114分别具有高电位VH与低电位VL，但 由于阻障元件120于相邻像素电极114的电极间距G提供了较高的能障高 度，因此电流并不会由具有高电位VH的右侧像素电极114流向具低电位 VL的左侧像素电极114,因此不会发生串扰问题，导致感测图像的色彩发生 误差。相较于已知技术，本发明的图像传感器结构在相邻像素或像素电极之间 设置阻障元件，使得电极间距具有高电位阻障，以避免串扰的情形，能有效 改善图像传感器的图像感测效果。由于本发明的阻障元件由高介电，数材料 所形成，能阻断相邻像素之间的电场分布，避免像素电极之间因漏电流所造成的串扰。所以，根据本发明图像传感器的结构与制作方法，可利用简单的 工艺与低廉成本来制作出避免串扰问题的图像传感器，有效提升图像感测的正确性。以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变 化与修饰，皆应属本发明的涵盖范围。
权利要求
1. 一种制作图像传感器的方法，该方法包含有提供半导体基底，其表面定义有多个像素；在该半导体基底上形成多个设于各该像素内的像素电极；在相邻的这些像素电极之间填入阻障元件，该阻障元件包含高介电常数材料；以及在该阻障元件以及这些像素电极上依序形成光导层与透明导电层。
2、 如权利要求l所述的方法，其中该阻障元件的形成方法包含 在该半导体基底表面形成高介电常数材料层；以及移除部分位于这些像素电极表面的该高介电常数材料层。
3、 如权利要求2所述的方法，其中形成该高介电常数材料层的方法包 含物理气相沉积工艺或化学气相沉积工艺。
4、 如权利要求2所述的方法，其中移除部分该高介电常数材料层的方 法包含化学机械抛光工艺或回蚀刻工艺。
5、 如权利要求1所述的方法，其中该阻障元件的高度约略等于这些像 素电极的高度。
6、 如权利要求1所述的方法，其中该高介电常数材料的介电常数为约 25至30。
7、 如权利要求l所述的方法，其中该高介电常数材料包含五氧化二钽。
8、 如权利要求1所述的方法，其中该光导层由依序堆叠的n型层、本 征层以及p型层形成。
9、 如权利要求1所述的方法，其中该阻障元件如同网状围绕各该像素 电极。
10、 一种图像传感器，其包含 半导体基底；多个像素，定义于该半导体基底上，且各该像素包含有像素电极； 光导层以及透明导电层，依序设于该像素电极上；以及 阻障元件，设于任二相邻的这些像素电极之间，且该遮蔽元件包含有高 介电常数材料。
11、 如权利要求IO所述的图像传感器，其中该高介电常数材料的介电常数为约25至30。
12、 如权利要求10所述的图像传感器，其中该高介电常数材料包含五 氧化二钽。
13、 如权利要求10所述的图像传感器，其中该阻障元件如同网状围绕 各该像素电极。
14、 如权利要求10所述的图像传感器，其中该阻障元件的底面与这些 像素电极的底面位于同一平面上。
15、 如权利要求10所述的图像传感器，其中该光导层由依序堆叠的第 一导电型掺杂层、本征层以及第二导电型掺杂层形成。
16、 如权利要求15所述的图像传感器，其中该第一导电型掺杂层以及 该第二导电型掺杂层包含氢化非晶质碳化硅材料。
17、 如权利要求15所述的图像传感器，其中该本征层包含有氢化非晶硅材料。
18、 如权利要求15所述的图像传感器，其中该第一导电型掺杂层覆盖 该阻障元件以及该像素电极的表面，并且该阻障元件的高度约略等于该像素 电极的高度。
19、 如权利要求15所述的图像传感器，其中该第一导电型掺杂层覆盖 该像素电极的表面，并且该阻障元件的高度约略等于该第一导电型掺杂层的高度。
20、 一种制作图像传感器的方法，该方法包含有 提供一半导体基底，其表面定义有多个像素； 在该半导体基底上形成多个像素电极设于各该像素内； 在该半导体基底上形成第一导电型掺杂层覆盖这些像素电极； 移除部分该第一导电型掺杂层，以于任意两个相邻的这些像素电极之间形成凹槽；在这些凹槽中填入阻障元件，该阻障元件包含高介电常数材料；以及 在该半导体基底上依序形成本征层、第二导电型掺杂层、与透明导电层。
21、 如权利要求20所述的图像传感器，其中该第一导电型掺杂层为n 型层，并且该第二导电型掺杂层为p型层。
22、 如权利要求20所述的图像传感器，其中该第一导电型掺杂层为p 型层，并且该第二导电型"t参杂层为n型层。
23、 如权利要求20所述的方法，其中该阻障元件的形成方法包含在该半导体基底表面形成一高介电常数材料层；以及移除部分位于该第 一导电型掺杂层表面的该高介电常数材料层。
24、 如权利要求23所述的方法，其中形成该高介电常数材料层的方法 包含物理气相沉积工艺或化学气相沉积工艺。
25、 如权利要求23所述的方法，其中移除部分该高介电常数材料层的 方法包含化学机械抛光工艺或回蚀刻工艺。
26、 如权利要求20所述的方法，其中该阻障元件的高度约略等于该第 一导电型掺杂层的高度。
27、 如权利要求20所述的方法，其中该高介电常数材料的介电常数为 约25至30。
28、 如权利要求20所述的方法，其中该高介电常数材料包含五氧化二钽。
29、 如权利要求20所述的方法，其中该第一导电型掺杂层、该本征层 以及该第二导电型掺杂层形成光导层。
30、 如权利要求20所述的方法，其中该阻障元件如同网状围绕各该像 素电极。
全文摘要
本发明提供一种制作图像传感器的方法，首先提供半导体基底，其表面定义有多个像素。接着在半导体基底上形成的多个设于各该像素内的像素电极，再于相邻的像素电极之间填入阻障元件，其中阻障元件包含高介电常数材料。最后在阻障元件以及像素电极上依序形成光导层与透明导电层。
文档编号H01L21/82GK101271863SQ20071008840
公开日2008年9月24日 申请日期2007年3月22日 优先权日2007年3月22日
发明者刘应励 申请人:力晶半导体股份有限公司