专利名称：使用自对准双构图方法形成焊盘图形的方法、使用其所形成的焊盘图形布局、以及使用自 ...的制作方法
使用自对准双构图方法形成焊盘图形 的方法、使用其所形成的焊盘图形布局、 以及使用自对准双构图方法形成接触孔的方法技术领域本申请涉及制造半导体器件的方法。更具体，本发明涉及使用自 对准双构图方法在半导体器件中形成图形的方法。
背景技术：
对于高集成度的半导体器件应当形成精细图形。应当减小器件的 尺寸以在给定的区域内形成更多的器件。为此，应当减小图形的间距 (图形的宽度和间隔宽度的总和)。随着设计尺寸显著减小，在形成 半导体器件中需要更加精细的图形。然而，难以使用传统光刻工序在 半导体器件中形成精细图形，由于光刻工序的解析度限制。期望适于形成各种类型的图形，例如线图形、焊盘图形和接触孔 图形，包括具有不同图形的图形的技术。发明内容本发明提供在半导体图形中以低于光刻的解析度极限的解析度形 成图形的方法。本发明还提供在半导体器件中形成精细图形以及具有各种尺寸和 间距的图形的方法。本发明进一步提供以低于光刻工序的解析度极限的解析度形成接 触孔的方法。
本发明的上述和其他的特性和优势的至少一个可以通过提供自对 准构图方法来实现，该自对准构图方法用于形成图形，包括在衬底上 形成第一层、在第一层上形成多个第一硬掩模图形、在第一硬掩模图 形的顶表面和侧壁上形成牺牲层，由此在第一硬掩模图形的侧壁上形 成牺牲层的各个面对部分之间的间隙(gap)、在该间隙中形成第二石果 掩模图形、使用第二硬掩模图形作为掩模蚀刻牺牲层，以露出第一硬 掩模图形、使用所露出的第一硬掩模图形和第二硬掩模图形露出第一 层、以及使用第一和第二硬掩模图形蚀刻露出的第一层。
可以通过原子层淀积方法形成牺牲层。形成第二硬掩模图形包括 在牺牲层上形成硬掩模层，同时使用该硬掩模层填充该间隙，并且各 向同性地蚀刻硬掩模层以露出牺牲层。该各向同性蚀刻可以是湿法蚀 刻。第一和第二硬掩模图形每一个可以包括氧化物、氮化物和多晶硅 的至少一个。第一和第二硬掩模图形可以是多晶硅层。第一层可以是 导电层。
形成多个第一硬掩模图形可包括在导电层上形成多个第一硬掩模 图形，各个第一硬掩模图形的每一个包括第一线掩模图形和第一焊盘 掩模图形，该第一线掩模图形具有第一线宽，该第一焊盘掩模图形具 有第二线宽，该第一焊盘图形从第一线掩模图形延伸，第一焊盘掩模 图形和第一线掩模图形之间的距离以及相邻一个第一硬掩模图形的第 一焊盘掩模图形之间的距离的至少一个大于相邻一个第一硬掩模图形 的第一线掩模图形之间的距离。形成第二硬掩模图形可包括在间隙中 形成第二硬掩模图形，其中第二硬掩模图形可以包括第二焊盘掩模图 形和第二线掩模图形，在第一焊盘掩模图形和第一线掩模图形之间或 者在相邻第一硬掩模图形的第一焊盘掩模图形之间形成第二焊盘掩模 图形，以及可以在相邻的第一硬掩模图形的第一线掩模图形之间形成 第二线掩模图形。蚀刻所露出的第一层可包括使用第一和第二硬掩模 图形来形成焊盘图形。焊盘图形可以一致地彼此分开。焊盘图形之间的距离可以对应于 牺牲层的厚度。形成第一硬掩模图形可包括在每个第一硬掩模图形之 下形成辅助图形。辅助图形可以具有与牺牲层相同的厚度。第一层可 以是绝缘层。
该方法还包括在第二硬掩模图形上形成光刻胶图形，该光刻胶图 形包括横跨第二硬掩模图形所形成的缝隙(Slit)，以露出部分第二硬 掩模图形和邻接该第二硬掩模图形的部分牺牲层，其中形成第一层可 包括在具有高密度图形区和低密度图形区的衬底上形成绝缘层，形成 多个第一硬掩模图形可包括在高密度图形区的绝缘层上形成多个第一 硬掩模图形，蚀刻牺牲层可包括使用光刻胶图形和第二硬掩模图形作 为掩模蚀刻牺牲层，以露出第一硬掩模图形，露出第一层包括使用光 刻胶图形、第二硬掩模图形和第一硬掩模图形作为掩模，以除去位于 第一和第二硬掩模图形之间的部分牺牲层，以使得露出绝缘层，以及 蚀刻所露出的第一层可包括使用光刻胶图形、第一硬掩模图形和第二 硬掩模图形作为掩模，蚀刻所露出的绝缘层以形成接触孔。
可以在低密度图形区的绝缘层上形成第一硬掩模图形，并且低密 度图形区的第一硬掩模图形之间的间隔可以使得不在低密度图形区上 形成第二硬掩模图形。光刻胶图形可包括露出位于低密度图形区的第 一硬掩模图形之间的部分牺牲层。
该方法可包括在形成光刻胶图形之前，在第二硬掩模层上形成平 坦化膜。
可以通过提供形成接触孔的方法，分别实现本发明的上述和其他 特征和优势的至少一个，该方法包括在衬底上形成绝缘层、在绝缘层 上形成多个第一硬掩模图形、在第一硬掩模图形的顶表面和侧壁上形 成牺牲层，由此在第一硬掩模图形的相邻侧璧上所形成的牺牲层之间 形成间隙、在该间隙中形成第二硬掩模图形、使用第二硬掩模图形作
为掩模蚀刻牺牲层，以露出第一硬掩模图形、以及使用第一和第二硬 掩模图形作为掩模以除去位于第一和第二硬掩模图形之间的部分牺牲
层，以使得露出绝缘层、使用第一和第二硬掩模图形作为掩模，部分 地蚀刻所露出的绝缘层、在部分地蚀刻的绝缘层上形成接触孔蚀刻掩 模层、以及通过使用该接触孔蚀刻掩模层作为蚀刻掩模，蚀刻第一硬 掩模图形、第二硬掩模图形、第二硬掩模图形之下的牺牲层以及第一 和第二硬掩模图形之下的部分绝缘层，以使得在绝缘层中形成接触孔。
形成绝缘层可包括在衬底上形成第一绝缘层、在第一绝缘层上形 成蚀刻停止层、以及在蚀刻停止层上形成第二绝缘层。部分地蚀刻所 露出的绝缘层可包括蚀刻第二绝缘层以露出蚀刻停止层。接触孔蚀刻 掩模层可以是有机层。
可以通过提供焊盘布局分别实现本发明的上述和其他特性和优势
的至少一个，该焊盘布局包括在衬底上所形成的多个第一焊盘图形， 多个第一焊盘图形的每一个包括在预定方向上延伸的第一线以及从该
第一线延伸的第一焊盘、以及在第一焊盘图形之间形成的第二焊盘图 形，该第二焊盘图形包括第二线以及从第二线延伸的第二焊盘，其中 第二线形成在相邻第一焊盘图形的第一线之间，可以在第一焊盘和第 一线以及在相邻第一焊盘图形的第一焊盘之间形成第二焊盘，并且第 一焊盘图形和第二焊盘图形彼此均匀间隔。
对于本领域技术人员来说，通过参照附图描述详细的示例性实施 例，本发明的上述和其他特性及优势将变得更加显而易见，在附图中
图1A至1G说明根据本发明的一个或多个方面，在形成半导体器 件中的线图形的第一示例性方法的阶段期间所获得的所得结构的截面 图2A至2C说明根据本发明的一个或多个方面，在形成焊盘图形 的示例性方法的阶段期间所获得的层的部分布局图3A至3F说明在图2A至2C中所示的形成焊盘图形的示例性方 法的阶段期间所获得的所得结构的截面图4A和4B说明根据本发明的另一示例性实施例的焊盘图形的扫 描电子显微镜(SEM)图像；
图5A至5F说明根据本发明的实施例的形成接触孔图形的示例性 方法期间所获得的所得结构的平面图6A至6F分别说明沿着图5A至5F的线IIa-IIa，以及IIb-IIb，所 取的所得结构的截面图7A至7G说明根据本发明的一个或多个方面，在形成接触孔图 形的另一示例性方法期间所获得的所得结构的平面图；以及
图8A至8G分别说明沿着图7A至7G的线IIIa-IIIa'以及IIIb-IIIb' 所取的所得结构的截面图。
具体实施例方式
2006年10月2日在韩国知识产权局提交的名为"Method of Forming Pad Patterns Using Self-Align Double Patterning Method, Pad Pattern Layout Formed Using the Same, and Method of Forming Contact Holes Using Self-Align Double Patterning Method"的韩国专利申请号 No. 10-2006-0097404,被在此引入作为参考。
下面将参照附图，在此更详细地说明本发明，在附图中说明本发 明的示例性实施例。然而，本发明可以以不同的形式实施，并且不应 当被构造为限制于在此阐述的实施例。而是，提供这些实施例使得本 公开是全面和完整的，并能将本发明的范围完全传递给本领域技术人 员。
在附图中，为了说明的清楚起见，可以放大层和区域的尺寸。应 理解，当层或元件被称为在其他层或元件"之上"时，它可以直接在 该其他层或元件之上，或者也可以存在中间层。此外，当层被称为在 其他层或元件"之下"时，它可以直接在该其他层或元件之下，或者
也可以存在一个或多个中间层或元件。此外，还应理解，当层或元件 被称为在两个层或元件"之间"时，它可以直接在该两个层或元件之 间，或者也可以存在一个或多个中间层。
下面将参照附图，在此更详细地说明本发明，在附图中说明本发 明的示例性实施例。然而，本发明可以以不同的形式实施，并且不应 当被构造为限制于在此阐述的实施例。而是，提供这些实施例使得本 公开是全面和完整的，并能将本发明的范围完全传递给本领域技术人 员。在附图中，为了清楚起见，可以放大层和区域的尺寸。在图中相 同的参考标号指示相同的元件，因此将省略它们的说明。
图1A至1G说明在使用采用了本发明的一个或多个方面的自对准 双构图方法，形成半导体器件中的线图形的第一示例性方法的阶段期 间所获得的所得结构的截面图。
参照图1A，可以提供具有高密度图形区(A)和低密度图形区(B) 的半导体衬底io。在高密度图形区(A)中，可以重复地形成具有相 同宽度的岛(island)，并且在低密度图形区(B)中，可以形成具有 各种宽度的岛。存储器件的单元阵列区可包括高密度图形区(A)。在 某些情况下，存储器件的单元阵列区可包括低密度图形区(B)。存储 器件的外围电路区可包括低密度图形区(B)。
可以在衬底IO上形成蚀刻层12。蚀刻层12可以由各种材料所形 成，取决于例如将在蚀刻层12中形成的目标图形。例如，当目标图形 是有源区图形时，蚀刻层12可以是硅层。当目标图形是栅电极图形时， 蚀刻层12可以是导电层，例如掺杂的多晶硅层或者具有掺杂的多晶硅 层和金属硅化物层的层叠结构。当目标图形是信号线图形例如数据线 图形或电源线图形时，蚀刻层12可以是金属层，例如钨层或铝层。'
可以在蚀刻层12上顺序地形成辅助层(未示出)和第一硬掩模层
(未示出)。可以通过第一光刻工序，在第一硬掩模层上形成光刻胶 图形(未示出)。可以使用该光刻胶图形作为掩模，通过例如各向异 性蚀刻，顺序地构图第一硬掩模层和辅助层，以分别形成多个第一硬 掩模图形22a和多个辅助图形21a。每个辅助图形21a和每个第一硬掩 模图形22a可以顺序地层叠，以及每个第一硬掩模图形22a可以层叠在 辅助图形21a之一上。然后可以除去光刻胶图形。在某些情况下，在形 成光刻胶图形之前，抗反射层(未示出)可以形成在第一硬掩模层上。
第一硬掩模层可以由相对于蚀刻层12具有高蚀刻选择性的材料 所形成。例如，第一硬掩模图形可以是氧化物层、氮化物层和多晶硅 层之一，取决于蚀刻层12的材料。更具体，例如，第一硬掩模层可以 是其中通过蚀刻形成垂直外形的多晶硅层。 '
参照图1A，在高密度图形区(A)中，可以沿着X方向，以恒定 间距设置第一硬掩模图形22a，并且其沿着X方向可具有相同的宽度和 间隔(space)宽度，即，在高密度图形区(A)中，沿着X方向的相 邻第一硬掩模图形22a之间的间隔可以是相同的，并且，在低密度图形 区(B)中，可以沿着X方向，以不同的间距设置第一硬掩模图形22a， 并且其沿着X方向可具有不同的宽度和间隔宽度，即，在低密度图形 区(B)中，沿着X方向的相邻第一硬掩模图形22a之间的间隔可以是
不相同的。
在高密度图形区(A)中，第一硬掩模图形22a可具有最小间距 (pitch) PP并且该最小间隔Pt可对应于用于形成第一硬掩模图形22a 的光刻工序的限制的解析度。如图1A所示，在高密度图形区(A)中， 第一硬掩模图形22a可具有P!和宽度并且该间隔P!可以是宽度 Wi的四倍(P产4W。。在高密度图形区(A)中，第一硬掩模图形22a 可以具有例如沿着X方向的相邻第一硬掩模图形22a之间的第一间隔 S,，并且该第一间隔S!可具有第一间隔宽度s山。在低密度图形区(B) 中，在沿着X方向的相邻第一硬掩模图形22a之间，第一硬掩模图形22a可具有例如第二、第三和第四间隔S2、 S3和S4，并且该第二、第三和第四间隔S2、 S3和S4可具有第二、第三和第四间隔宽度Sd2、 Sd3 和Sd4。在本发明的实施例中，第二间隔宽度Sd2可等于第一间隔宽度 Sdp并且第三间隔宽度Sd3可小于第一间隔宽度Sd,，以及第四间隔宽 度Sd4可大于第一间隔宽度S山。尽管示出该第一、第二、第三和第四 间隔Sp S2、 S3和S4以及该第一、第二、第三和第四间隔宽度s山、sd2、Sd3和sd4，本发明的实施例不限制于该实施例。参照图1B，可以在衬底10上形成牺牲层23，包括第一硬掩模图 形22a。该牺牲层23可以均匀地覆盖第一硬掩模图形22a的顶表面和 侧壁、辅助图形21a的侧壁和蚀刻层12的露出部分。即，牺牲层23 可以是具有良好台阶覆盖特性的保形的(ccmformal)层，并且不受下 部图形的密度的影响。可以通过例如原子层淀积方法来形成牺牲层23。牺牲层23可以具有由将在高密度图形区(A)中所形成的目标图 形的间隔宽度W—12a所确定的厚度^ (参照图1)。可以在形成在高 密度图形区(A)的第一硬掩模图形的相邻侧壁上的牺牲层的各个部分 之间形成间隙gi。间隙宽度gdi，即由将在第一间隔Sl中所形成的目 标图形的线宽所确定的、在高密度图形区的相邻侧壁之上形成的牺牲 层23的各个部分之间的距离(参照图1G)。在本发明的实施例中，当牺牲层23在第一硬掩模图形22a的顶表 面和侧壁上具有均匀厚度h时，该厚度h可等于第一硬掩模图形22a 的间隙宽度gdi和宽度W！ (t产gd产W》。低密度图形区(B)中的第 一硬掩模图形22a的第三间隔宽度sd3可以等于或者小于牺牲层23的 厚度h的两倍(sd-2t。。在这种情况下，在位于第一硬掩模图形22a 的侧壁的各个部分之间的第三间隔S3中的牺牲层23之间，可不形成间隙。而是，在第二和第四间隔S2和S4中，可以形成间隙g2和g4。可以在牺牲层23上形成第二硬掩模层24。该第二硬掩模层24可
以由与第一硬掩模层相似的具有蚀刻选择性的材料所形成。例如，第 二硬掩模层24可以由与第一 硬掩模层相同的材料或者与第一硬掩模厚的那些相似的具有蚀刻选择性的材料所形成。在本发明的实施例中， 例如，第一硬掩模层可以由氮化物层所形成，并且第二硬掩模层24可 以由多晶硅层所形成，或者相反。在其他实施例中，第一硬掩模层和 第二硬掩模层24可以由适于获得垂直蚀刻外形的多晶硅层所形成。
第二硬掩模层24可以具有足够的厚度t2，用于填充在高密度图形 区(A)中的牺牲层23的间隙gp在该实施例中，可以使用第二硬掩 模层24来填充在第一和第二间隔S,和S2中的牺牲层23的各个部分之 间所形成的间隙gi和g2，并且由于在第三间隔S3中通过牺牲层23可 不形成间隙，第二硬掩模层24可以不填充间隔S3，例如，不填充直接 在限定第三间隔S3的各个第一硬掩模图形22a之间的第三间隔S3的任 何部分。在第四间隔S4中，可以沿着牺牲层23形成第二硬掩模层24， 并且该第二硬掩模层24的各个部分可限定间隙g5。更具体，例如，在 其中牺牲层23和第二硬掩模图形24每个分别具有基本上一致的厚度 tp t2的实施例中，沿着平行于衬底10的XY平面以及限定第四间隔 S4的第一硬掩模图形22a的侧壁，第四间隔宽度sd4可以大于或等于牺 牲层23的厚度t！和第二硬掩模图形24的厚度t2的和(sd4>2 ("+t2))。
参照图1B，可以将辅助层21a形成为使得第一硬掩模图形22a和 第二硬掩模层24可以形成为沿X方向至少部分地彼此覆盖，即，可以 沿着相同的X-Y平面延伸。因此，辅助层21a可具有等于牺牲层23的 厚度h的厚度。此外，由于可以以相同的工序除去辅助层21a和牺牲 层23,辅助层21a和牺牲层23可具有相同的蚀刻特性。例如，辅助层 21a和牺牲层23可以由氧化物层或者氮化物层形成。此外，在本发明 的实施例中，辅助层21a和牺牲层23可以由具有与蚀刻层12相同的蚀 刻特性的材料构成。
参照图1C，可以通过各向同性蚀刻部分地除去第二硬掩模层24,
使得露出牺牲层23的至少上表面，牺牲层23的该至少上表面沿着Z 方向重叠第一硬掩模图形22a，并且可以形成第二硬掩模图形24a。在 本发明的实施例中，可以完全地将第二硬掩模层24从第四间隔S4除去， 由于在蚀刻第二硬掩模层之前，该第四间隔S4可不被完全填充，例如， 即使在形成第二硬掩模层24之后，直接在牺牲层的各个部分之间的第 四间隔S4没有被完全填充。然而，在第一和第二间隔Si和S2中的部分 第二硬掩模层24可以剩余，由于在先前工序，例如形成第二硬掩模层 24期间，已经完全填充第一和第二间隔S,和S2。如图1C所示，沿着X方向，第二硬掩模图形24a可以重叠第一 硬掩模图形22a，并且可以平行于第一硬掩模图形22a延伸。该第二硬 掩模图形24a可以形成为使得第一硬掩模图形22a和第二硬掩模图形 24a可以沿着相同的X-Y平面延伸。此外，在本发明的实施例中，沿 着X方向，第一硬掩模图形22a和第二硬掩模图形24a可以基本上彼 此完全重叠。用于蚀刻例如部分第二硬掩模层的各向同性蚀刻可以包括湿法蚀 刻。在这种情况下，当第二硬掩模层24是氮化物层时，磷酸盐溶液可 用作蚀刻溶液。当第二硬掩模层24是氧化物层时，HF溶液、H2S04 溶液、NH40H和11202的混合溶液(在下文中，称为SC-1溶液)、或 者NH4F和HF的混合溶液(在下文中，称为LAL溶液)可用作蚀刻 溶液。当第二硬掩模层24是多晶硅层时，HN03和SC-1的混合溶液可 用作蚀刻溶液。图1D和1E说明当不需要这些部分时，除去在第二间隔S2中形成 的第二硬掩模图形24a之一的工序期间所形成的所得结构的视图。尽管 图1D和1E说明除去了单个第二硬掩模图形24a，在本发明的实施例 中，可以不除去该第二硬掩模图形24a或者可以除去多于一个的第二硬 掩模图形24a。
可以使用例如第二光刻工序，在牺牲层23和第二硬掩模图形24 上形成光刻胶图形32。形成在第二间隔S2中的、要被除去的部分第二 硬掩模图形24a可以通过光刻胶图形32的图形而保持露出。很显然， 在第二光刻工序中所形成的图形间隙大于在第一光刻工序中所形成 的。
在图1D和1E所示的示例性实施例中，在第二间隔S2中所形成的 部分第二硬掩模图形24a通过光刻胶图形32保持露出，并且使用光刻 胶图形32作为掩模而被除去。在除去保持露出的部分第二硬掩模图形 24a之后，可以除去光刻胶图形32。在图1E中示出所得结构。
参照图1F，可以使用第二硬掩模图形24a作为蚀刻掩模，通过各 向异性蚀刻方法来蚀刻牺牲层23，由此露出第一硬掩模图形22a。然后， 使用第二硬掩模图形24a和露出的第一硬掩模图形22a作为蚀刻掩模， 通过各向异性蚀刻方法进一步蚀刻牺牲层23，直到露出蚀刻层12的各 个部分。结果，在高密度图形区(A)中，形成在第一硬掩模图形22a 之间在第二硬掩模图形24a之下层叠的牺牲图形23a，并且在第一和第 二硬掩模图形22a和24a之间可以露出蚀刻层12。
还参照图1F，在低密度图形区(B)中，可以在第一硬掩模图形 22a之间露出蚀刻层12。参照图1G，然后可以使用第一和第二硬掩模图形22a和24a作为 蚀刻掩模，通过例如各向异性蚀刻工序来构图蚀刻层12。由此，形成 器件图形12a。
如上所述，在形成第一硬掩模图形22a之后，可以完全地或者基 本上与第一硬掩模图形22a对准地形成第二硬掩模图形24a。然后，使 用第一和第二硬掩模图形22a和24a作为蚀刻掩模，构图蚀刻层12。 这样，可以以低于光刻工序的解析度极限的解析度，在高密度图形区
(A)中形成精细间隙图形。这种图形转移方法可以称为自对准双构图 方法。在本发明的实施例中，在低密度图形区(B)中，通过调整第一硬掩模图形22a的间隔宽度或者通过执行额外的光刻工序，不能形成第二 硬掩模图形24a。因此，在低密度图形区(B)中，可以仅仅使用第一 硬掩模图形22a构图蚀刻层12，使得器件图形12a可以具有各种间隔 宽度和间隙。同时，在图1A至1G中所示的示例性实施例中，在形成器件图形 12a中，第二硬掩模图形24a可以形成在高密度图形区(A)中的相邻 第一硬掩模图形22a之间。因此，在本发明的实施例中，第一和第二硬 掩模图形22a和24a的岛的数目可以是奇数的，并且因此器件图形12a 的岛的数目可以是奇数的。然而，当期望使用第一和第二硬掩模图形 22a和24a形成具有偶数数目个岛的器件图形12a时，器件图形12a的 一个岛可以形成为虚拟岛。此外，在图1A至1G所示的示例性实施例 中，在高密度图形区(A)中，第一和第二硬掩模图形22a和24a具有 相同或者基本上相同的线宽。然而，在髙密度图形区(A)中，第一和 第二硬掩模图形22a和24a可以具有不同的线宽。在本发明的该实施例 中，在高密度图形区(A)中的器件图形12a可以具有不同宽度的岛。 即，在本发明的某些实施例中，可以在高密度图形区(A)中重复地形 成具有不同宽度的岛。图2A至2C说明在采用本发明的一个或多个方面的使用自对准双 构图方法的形成焊盘图形的示例性方法的阶段期间所获得的层的部分 布局图，以及图3A至3F说明在图2A至2C中所示的形成焊盘图形的 示例性方法的阶段期间所获得的所得结构的截面图。特别地，图2A说明XY层的示例性部分布局图，该XY层包括对 应于第一硬掩模图形122a的构图的第一硬掩模层122。图2B说明XY
层的示例性部分布局图，该XY层包括对应于第一和第二硬掩模图形122a、 124a的第一和第二硬掩模层122、 124。图2C说明XY层的示 例性部分布局图，该XY层包括对应于第一和第二焊盘图形112a、112b、 第一和第二线112a_L、 112b一L以及第一和第二焊盘图形112a_P、 112b—P的构图的导电层112。图3A说明沿着图2A的线I-I'所取的各个所得结构的截面图。图3D和3E说明沿着2B的线n-n'所取的各个所得结构的截面图，以及图3F说明沿着2C的线in-nr所取的各个所 得结构的截面图。在图2A至2C以及图3A至3F中所说明的焊盘图形形成方法的示 例性实施例中，采用在图1A至1G中所说明的自对准双构图方法，来 形成焊盘图形。因此，在图2A至2C以及图3A至3F中所说明的形成 焊盘图形的示例性实施例包括在图1A至1G中所说明的示例性方法， 并且通常，在下文中仅仅说明该两个示例性实施例之间的不同。参照图3A，在半导体衬底110上形成导电层112作为蚀刻层。当 目标图形是栅图形时，导电层112可以是掺杂的多晶硅层或者可以具 有包括掺杂的多晶硅层和金属硅化物层的层叠结构。当目标图形是数 据焊盘图形或者电源焊盘图形时，导电层112可以是金属层，例如钨 层或者铝层。可以在导电层112上顺序地形成辅助层和第一硬掩模层。可以使 用第一光刻工序在第一硬掩模层上形成第一光刻胶图形(未示出)。 可以使用第一光刻胶图形作为掩模，顺序地构图第一硬掩模层和辅助 层，以形成多个辅助图形121a和多个第一硬掩模图形122a。辅助图形121a的每一个可以顺序地层叠在第一硬掩模图形122a的分别一个上。 图2A说明了对应于第一硬掩模图形122a的构图的第一硬掩模层的示 例性部分布局图。辅助图形121a可以是氧化物层，以及第一硬掩模图形122a可以
由适于获得垂直蚀刻形状的多晶硅层所形成。辅助层121a可以形成为使得第一硬掩模图形122a可以形成在与 将稍后形成的第二硬掩模层相同和/或基本上相同的XY平面上。在某 些实施例中，可以忽略辅助层121a。
如图2A所示，至少一个第一硬掩模图形122a可包括沿着X方向 具有第一线宽Wi的第一线掩模图形122L，以及第一焊盘掩模图形 122P。第一焊盘掩模图形122P可以从第一线掩模图形122L延伸，并 且沿着X方向可具有第二线宽W2。在一个、某些或者全部第一焊盘掩 模图形122P与各个相邻的第一线掩模图形122L之间的距离，即沿着 X方向的第一间隔Sj勺宽度，大于一个、某些或者全部相邻第一硬掩 模图形122a的相邻第一线图形122L之间的距离，即沿着X方向的第 二间隔S2的宽度。在某些实施例中，在第一硬掩模图形122a的一个.、 某些或者全部相邻的第一焊盘掩模图形122P之间的距离，即沿着X方 向的第三间隔S3的宽度，可以大于第一掩模图形122a的相邻第一线图 形122L之间的第二间隔S2的宽度。在某些实施例中，沿着X方向， 第 一 间隔S i可以具有与第三间隔S 3相同的宽度。参照图3B，可以在包括第一硬掩模图形122a的衬底110上形成 牺牲层123。结果，可以在第一硬掩模层122a的各个侧壁之间的牺牲 层123上形成间隙gi和g2。牺牲层123可以是具有良好的台阶覆盖特性并且不受下部图形的 密度的影响的保形层。例如，可以使用原子层淀积方法形成牺牲层123。牺牲层123可以具有由将形成的目标图形，例如目标图形112a和 112b (参照图2C)的最小间隔宽度，例如w—112 (参照图2C)，所确 定的厚度ti。更具体，在本发明的实施例中，可以分别基于将形成的焊 盘112a一P和112a—P沿着X方向的宽度，以及目标图形112al和12b 的线112a一L和112b一L沿着X方向的宽度，来确定牺牲层123的间隙 gt和g2 (参照图2C)。可以在牺牲层123上形成第二硬掩模层124。与第一硬掩模图形 122a相同，第二硬掩模层124可以由适于获得垂直蚀刻外形的多晶硅 层来形成。第二硬掩模层124的厚度t2可以基于牺牲层123的间隙gl 和g2的尺寸，例如，第二硬掩模层124的厚度t2可以足以填充牺牲层 123的间隙gt和g2。参照图3C，可以通过各向同性蚀刻部分地除去第二硬掩模层124， 直到露出沿着Y方向重叠第一硬掩模图形122a的牺牲层123的至少上 表面。结果，第二硬掩模层124可以保留在牺牲层123的各个部分之 间的某些间隔中，例如，如上参照图1C所示的第一至第三间隔Sp S2 和S3，由于当在先前工序期间形成第二硬掩模层124时，直接在牺牲 层123的各个部分之间的第一至第三间隔S^S2和S3可以被完全填充。 结果，形成第二硬掩模图形124a,并且该形成的第二硬掩模图形124a 可以沿着XY平面，基本上和/或完全与第一硬掩模图形122a对准，艮卩， 平行。在本发明的实施例中，第二硬掩模图形124a的顶和底表面分别 可以形成在与第一硬掩模图形122a的顶和/或底表面相同和/或基本上 相同的XY平面上。同时，在部分地蚀刻第二硬掩模层124之前，可以从在没有被完 全或者基本上填充的牺牲层123的各个部分之间的某些间隔，完全地 除去第二硬掩模层124。例如，如图3C所示，可以从第一硬掩模图形 122a的阵列的外侧P完全地除去第二硬掩模层124，其中在部分地蚀 刻第二硬掩模层124之前，牺牲层123的各个部分之间的间隔没有被 基本上或者完全地填充。当第二硬掩模层124由多晶硅层构成时，可以使用例如HN03和 SC-1的混合溶液执行各向同性蚀刻(湿法蚀刻)。 参照图2B和3D，可以使用第二硬掩模图形124a作为蚀刻掩模， 通过各向异性蚀刻方法蚀刻牺牲层123，由此露出第一硬掩模图形 122a。在本发明的实施例中，可以使用第二硬掩模图形124a和露出的 第一硬掩模图形122a作为蚀刻掩模，通过各向异性蚀刻方法，进一步 蚀刻牺牲层123，直到露出导电层122的各个部分。结果，可以在各个 第二硬掩模图形124a之下形成牺牲图形123a,并且可以露出在第一和 第二硬掩模图形122a和124a之间的导电层112的各个部分。参照图2B,第二硬掩模图形124a可包括第二焊盘掩模图形124P 和第二线掩模图形124L。例如，在第一线掩模图形122L之一和第一 焊盘掩模图形122P的相邻一个之间，即在图2A中所示的第一间隔Sj 中，或者在第一硬掩模图形122a的各个相邻第一焊盘掩模图形122P 之间，即在图2A所示的第三间隔S3中，可以形成第二焊盘掩模图形 124P。可以在第一硬掩模图形122a的各个相邻第一线掩模图形122L 之间形成第二线掩模图形124L。参照图3E,可以使用第一和第二硬掩模图形122a和124a作为蚀 刻掩模，通过例如各向异性蚀刻方法，构图导电层112的露出部分， 由此形成第一和第二焊盘图形U2a和112b。参照图2C和3F，可以除去第一和第二硬掩模图形122a和124a， 以及辅助图形121a和牺牲图形123a，由此露出第一和第二焊盘图形 112a和112b。更具体，例如，可以使用第一硬掩模图形122a作为掩模， 形成第一焊盘图形U2a，以及可以使用第二硬掩模图形124a作为掩模， 形成第二焊盘图形112b。参照图2C，各个第一焊盘图形112a可以包括沿着预设方向延伸 的第一线112a一L以及从第一线112a一L延伸的第一焊盘U2a一P。各个 第二焊盘图形112b可包括沿着预设方向延伸的第二线112b L以及从第二线112b—L延伸的第二焊盘U2b—P。在各个相邻第一焊盘图形112a 之间形成一个、 一些或者全部的第二焊盘图形112b。可以在各个相邻 的第一线112a—L之间形成第二线112b—L，并且可以在各个相邻的第一 焊盘112a—P之间或者在第一焊盘112a—P与各个相邻一个第一线 112a一L之间形成第二焊盘112b_P。在该实施例中，由于可以通过牺牲 层123的厚度tj角定第一焊盘图形112a和第二焊盘图形112b之间的 间隔宽度W一112，在全部焊盘图形112a和112b中，该间隔宽度W—112 可以基本上和/或完全一 致。参照图3C，可以在焊盘图形112a和112b上形成绝缘层113，并 且在绝缘层113中形成接触孔113a，以露出焊盘图形112a和112b。如上所述，在本发明的实施例中，可以使用在图1A至1G中所示 的自对准双构图方法的示例性实施例，来形成焊盘图形。因此，本发 明的实施例使得使用在图1A至1G中所示的自对准双构图工序，同时 地和/或基本上同时地在焊盘区以及其他区域中分别形成焊盘图形和栅 图形和/或信号线图形。图4A和4B说明根据本发明的另一示例性实施例的说明了焊盘图 形的扫描电子显微镜(SEM)图像。参照图4A,使用在图3A中所示的方法形成第一硬掩模图形422a。 在第一硬掩模图形422a中，中心图形之间的间隔宽度Sd_422a可以小于其他间隔宽度。参照图4B，可以使用在图3B至3E中所示的示例性方法形成第一 焊盘图形412a和第二焊盘图形412b。可以使用图4A的第一硬掩模图 形422a作为掩模，形成第一硬掩模图形422a,并且可以使用第二硬掩 模图形(未示出)形成第二焊盘图形412b，通过使用采用了第一硬掩 模图形422a的自对准构图工序来形成该第二硬掩模图形。在该实施例 中，在第一焊盘图形412a的中心图形之间不形成第二焊盘图形412b， 由于第一硬掩模图形422的间隔宽度Sd—422a小于第一硬掩模图形422 的其他间隔宽度。以这种方式，可以形成具有偶数数目焊盘图形的栅 焊盘。图5A至5F说明根据本发明的实施例的使用自对准双构图方法的 形成接触孔图形的示例性方法期间所获得的所得结构的平面图，以及 图6A至6F分别说明沿着图5A至5F的每条线IIa-IIa，以及IIb-IIb，所 取的所得结构的截面图。更具体，图6A至6F的每一个的区域(A) 分别对应于沿着图5A至5F的线IIa-IIa'所取的所得结构的截面图，以 及图6A至6F的每一个的区域(B)分别对应于沿着图5A至5F的线 IIb-IIb'所取的所得结构的截面图。在图5A至5F以及6A至6F中所示的接触孔图形形成方法的示例 性实施例中，将在图1A至IG所描述的自对准双构图方法应用到形成 接触孔图形中。因此，在图5A至5F以及6A至6F中所示的接触孔图 形形成方法的示例性实施例可以包括在图1A至1G中所示的示例性方 法，并且通常，在下文中仅仅说明该两个示例性实施之间的不同。参照图5A和6A，提供具有高密度图形区(A)和低密度图形区 (B)的半导体衬底210。在高密度图形区(A)中，可以重复地形成 具有相同宽度的图形。将衬底210的剩余或者其他区域称为低密度图 形区(B)。可以在衬底210上形成蚀刻层214。蚀刻层214可以是由例如氧 化物层或者氮化物层所形成的绝缘层。在形成蚀刻层214之前，可以 在衬底210上形成蚀刻停止层211。蚀刻停止层211相对于蚀刻层214 和衬底210可具有蚀刻选择性。当蚀刻该蚀刻层214时，蚀刻停止层 211可用作蚀刻结束点。 可以在蚀刻层214上顺序地形成辅助层(未示出)和第一硬掩模 层(未示出)。可以使用例如第一光刻工序，在第一硬掩模层上形成 第一光刻胶图形(未示出)。可以使用该第一光刻胶图形作为掩模， 顺序地构图第一硬掩模层和辅助层，由此形成多个辅助图形221a和多 个第一硬掩模图形222a。每个第一硬掩模图形22a可以顺序地层叠在 各个辅助图形221a上。辅助层可以由例如氧化物层来形成，以及第一硬掩模层可以由例 如适于获得垂直蚀刻外形的多晶硅层来形成。可以将辅助图形221a形成为使得第一硬掩模图形222a形成在与 将要形成的第二硬掩模层相同和/或基本上相同的XY平面上。在某些 实施例中，辅助图形221a可以被忽略。第一硬掩模图形222a可以是岛型图形，并且可以形成在相邻的目 标接触孔图形214a、 214b以及214c之间。可以使用参照图5A至5F 以及6A至6F所述的方法形成目标接触孔图形214a、 214b以及214c， 由此导致图5F中所示的目标接触孔图形214a、 214b和214c。如图5A所示，在本发明的实施例中，可以在高密度图形区(A) 中的目标接触孔图形214a的孔之间的奇数或者偶数间隙中形成第一硬 掩模图形222a，以及可以形成在低密度图形区(B)中的目标接触孔图 形214b和214c的孔之间的全部间隙中。第一硬掩模图形222a在高密 度图形区(A)中可以具有最小间距Pi。该最小间距P!可以对应于光 刻工序的解析度极限。在图5A至5F以及6A至6F中所示的示例性实 施例中，在高密度图形区(A)中，第一硬掩模图形222a的间距Pi可 以是第一硬掩模图形222a的宽度W:的四倍(P1=4W1)。在高密度图 形区(A)中，在第一硬掩模图形222a的相邻一个之间，限定具有第 一间隔宽度sdi的一个或多个第一间隔SP并且在低密度图形区(B) 中，可以在低密度图形区(B)中的相邻一个第一硬掩模图形222a之
间，形成具有第二和第三间隔宽度sd2和Sd3的第二和第三间隔S2和S3。 第二间隔宽度Sd2可以小于第一间隔宽度Sdp并且第三间隔宽度Sd3 可以大于第一间隔宽度S&。参照图5B和6B，可以在包括第一硬掩模图形222a的衬底210上 形成牺牲层223。牺牲层223可以是具有良好的台阶覆盖特性并且不受 下部图形的密度的影响的保形层。例如，牺牲层223可以是通过原子 层淀积方法所形成的氧化物层。在高密度图形区(A)中，牺牲层223可以具有由将要形成的目标 接触孔图形214a的接触孔沿着X方向的宽度Wx—214a (参照图5A) 所确定的厚度^。此外，在高密度图形区(A)中，具有间隔宽度gdi 的间隔§1可以形成在第一硬掩模图形222a的面对侧壁之间的牺牲层 223上。间隔宽度gdp即牺牲层223的各个面对表面之间的距离，可 以等于高密度图形区(A)中的第一硬掩模图形222a沿着X方向的宽 度W！(参照图6A)。同时，当在第一硬掩模图形222a顶表面和侧壁上牺牲层223具有 一致的和/或基本上一致的厚度t,时，在低密度图形区(B)中的第一 硬掩模图形222a的各个面对侧壁之间的第二间隔宽度sd2可以等于或 者小于牺牲层223的厚度u的两倍(sd^2t》。在这种情况下，如图 6B所示，可以不在位于第一硬掩模图形222a的各个面对侧壁之间的第 二间隔S2中的部分牺牲层223上形成间隙。而是，可以在位于第二间 隔S2中的部分牺牲层223中形成空穴。然而，在第三间隔S3中，可以形成间隙g3。可以在牺牲层223上形成第二硬掩模层224。第二硬掩模层224 可以由具有相似于和/或等同于第一硬掩模层的那些的蚀刻特性的材料 所构成。例如，与第一硬掩模层相同，第二硬掩模层224可以由适于 获得垂直蚀刻外形的多晶硅层构成。 第二硬掩模层224可以具有足以填充高密度图形区(A)中的牺牲 层223上的间隙gi的厚度t2。在这种情况下，可以使用第二硬掩模层 224完全地和/或基本上完全地填充形成在第一间隔St中的牺牲层223 上的间隙g,，以及如果在第二间隔S2中没有出现间隙，第二硬掩模层 224可以不填充第二间隔S2。同时，在第三间隔S3中，可以沿着牺牲 层223形成第二硬掩模层224。更具体，例如，在其中牺牲层223和第 二硬掩模层224每个分别具有基本上一致的厚度ti、 t2的实施例中，沿 着平行于衬底210的XY平面和限定第三空间S3的第一硬掩模图形 222a的侧壁，第三间隔宽度sd3可以大于或者等于牺牲层223的厚度 tt和第二硬掩模层224的厚度t2的总和的两倍(sd3>2 (trH2))。参照图5C和6C，可以通过各向同性蚀刻部分地除去第二硬掩模 层224，直到露出在第一硬掩模图形222a的至少上表面上的牺牲层223。 在该实施例中，可以从第三间隔S3中完全地除去第二硬掩模层224/ 由于在先前工序的结果，各个第一硬掩模图形222a之间的第三间隔S3 可以没有被完全或者基本上完全地填充，而第二硬掩模层224可以保 留在第一间隔Si中，由于在先工序的结果，各个第一硬掩模图形222a 之间的第一间隔Si可以已经被完全和/或基本上完全地填充。结果，可 以形成第二硬掩模图形224a，并且所形成的第二硬掩模图形224a可以 基本上和/或完全地沿着XY平面与第一硬掩模图形222a对齐，例如， 平行于该第一硬掩模图形222a。在本发明的实施例中，第二硬掩模图 形224a的顶和/或底表面可以分别形成在与第一硬掩模图形222a的顶 和/或底表面相同和/或基本上相同的XY平面上。当第二硬掩模层224是多晶硅层时，可以使用例如HN03和SC-1 的混合溶液来执行各向同性蚀刻(湿法蚀刻)。参照图5D和6D，可以在牺牲层223和第二硬掩模图形224a上， 使用第二光刻工序形成光刻胶图形231。在高密度图形区(A)中，光
刻胶图形231可包括沿着X方向延伸，即横跨第二硬掩模图形222a的 缝隙231a。更具体，例如，缝隙231a可以横跨多个彼此相邻的第二硬 掩模图形222a。即，可以通过缝隙231a露出部分各个第二硬掩模图形 222a和相邻于各个第二硬掩模图形222a的牺牲层223。该缝隙23^沿着Y方向可以具有宽度Wy一231a，对应于将要在高密度图形区(A) 中形成的目标接触孔图形214a的沿着Y方向的宽度Wy—214a(参照图 5A)。因此，可以由上述的牺牲层223的厚度tl来确定目标接触孔图 形214a的宽度Wx—214a，并且由缝隙的宽度Wy—231a确定目标接触孔 图形214a的宽度Wy—214a。同时，光刻胶图形231可进一步包括露出在低密度图形区(B)中 的第一硬掩模图形222a之间的第二和第三间隔S2和S3中所形成的部 分牺牲层223的开口 231b和231c。更具体，沿着Y方向，开口 231b 和231c的宽度Wy—231b和Wy—231c可以对应于将在低密度图形区(B) 中形成的目标接触孔图形214b和214c的沿着Y方向的宽度Wy一214b 和Wy—214c (参照图5A)。当多个接触孔图形214c (参照图5A)排 列为沿着X方向彼此邻接时，开口 231c可以重叠某些或者全部接触孔 图形214c (参照图5A和6E)。在本发明的实施例中，在第二光刻工序中所形成的图形间隙可以 大于在用于第一硬掩模图形222a的第一光刻工序中所形成的。如图6D所示，在形成光刻胶图形231之前，可以在衬底210上形 成平整膜层227。平整膜227可以增大第二光刻工序中的聚焦深度 (DOF)。平整膜227可以由具有良好平整特性的绝缘膜，例如旋涂 玻璃(SOG)膜或者可流动氧化物(FOX)膜形成。参照图5E和6E，可以使用光刻胶231作为掩模蚀刻平整膜227， 以露出第二硬掩模图形224a和邻近于第二硬掩模图形224a的牺牲层 223，并且可以使用光刻胶图形231和第二硬掩模图形224a作为蚀刻掩
模，各向异性地蚀刻牺牲层223，以露出第一硬掩模图形222a。在本发 明的实施例中，可以使用光刻胶图形231、第二硬掩模图形224a和第 一硬掩模图形222a作为蚀刻掩模，进一步各向异性地蚀刻牺牲层223， 以露出蚀刻层214的各个部分。结果，在高密度图形区(A)中，可以 形成在第一硬掩模图形222a之间在第二硬掩模图形224a之下层叠的牺 牲图形223a，并且可以露出在各个相邻第一和第二硬掩模图形222a和 224a之间的蚀刻层214的各个部分。同时，在低密度图形区(B)中，可以在相邻的第一硬掩模图形 222a之间露出蚀刻层214的各部分。因此，在本发明的实施例中，可 以不形成第二硬掩模图形224a，例如，在低密度图形区(B)中，通过 调整第一硬掩模图形222a之间的第二和第三间隔宽度sd2和sd3,可以 完全地蚀刻部分第二硬掩模图形224a。然后，使用第一和第二硬掩模图形222a和224a作为蚀刻掩模， 各向异性地蚀刻所露出的蚀刻层214和蚀刻停止层211，由此形成接触 孔图形214a、 214b和214c。参照图5F和6F，然后除去分别在第二硬掩模图形224a、第一硬 掩模图形222a和辅助图形221a之下的光刻胶图形231、平整膜227、 第二硬掩模图形224a、牺牲图形223a。结果，露出蚀刻层214，例如 绝缘层的顶表面，包括接触孔图形214a、 214b和214c。如上所述，在通过第一光刻工序形成第一硬掩模图形222a之后， 可以与第一硬掩模图形222a对齐地形成第二硬掩模图形224a。在此之 后，可以通过第二光刻工序形成光刻胶图形231，以确定将要形成的接 触孔图形214a、 214b和214c的宽度Wy_214a、 Wy_214b和Wy一214c， 以及可以使用光刻胶图形231、第一硬掩模图形222a和第二硬掩模图 形224a作为蚀刻掩模，构图蚀刻层214。因此，在本发明的实施例中， 可以以小于光刻工序的解析度极限的解析度，在高密度图形区(A)中
形成具有精细间距的接触孔图形214a。同时，在低密度图形区(B)中，通过调整例如第一硬掩模层222a 的间隔宽度sd2和sd3可以不形成第二硬掩模图形224a，以及可以将光 刻胶图形231形成为确定将要形成的接触孔图形214b和214c的宽度 Wy一214b和Wy一214c。然后，在低密度图形区(B)中，可以使用光刻 胶图形231和第一硬掩模图形222a作为蚀刻掩模，构图蚀刻层214， 以形成接触孔图形214b和214c。因此，形成在低密度图形区(B)中 的接触孔图形214b和214c可具有各种宽度和间距。替换地，在本发明 的实施例中，可以通过仅使用第二光刻工序，在低密度图形区(B)中 形成接触孔图形214b和214c。图7A至7G说明根据本发明的一个或多个方面，在使用自对准双 构图方法形成接触孔图形的另一示例性方法期间所获得的所得结构的 平面图，以及图8A至8G分别说明沿着图7A至7G的线IIIa-IIIa'以及 IIIb-IIIb'所取的所得结构的截面图。更具体，图8A至8G的区域(A) 分别对应于沿着图7A至7G的线IIa-IIa'所取的所得结构的截面图，以 及图8A至8G的区域(B)分别对应于沿着7A至7G的线IIb-IIV所取 的所得结构的截面图。在图7A至7G和8A至8G中所示的接触孔图形中，应用在图1A 至1G中所述的自对准双构图方法，以形成接触孔图形。因此，在图 7A至7G和8A至8G中所示的形成接触孔图形的示例性实施例可以包 括在图1A至1G中所述的示例性方法，并且通常，下面将仅仅说明该 两个示例性实施例之间的不同。参照图7A和8A，可以提供具有高密度图形区(A)和低密度图 形区(B)的半导体衬底310。在高密度图形区(A)中，可以重复地 形成具有相同或者基本上相同的宽度的图形。可以将半导体衬底310 的剩余或者其他部分称为低密度图形区(B)。可以在半导体衬底310上顺序地形成第一蚀刻停止层311、第一蚀刻层314、第二蚀刻停止层315以及第二蚀刻停止层316。蚀刻层314 和316以及蚀刻停止层311和315可以是绝缘层317。例如，蚀刻层 314和316可以是氧化物层或者氮化物层，以及蚀刻停止层311和315 可以相对于蚀刻层314和316具有预定的蚀刻选择性，以使得用作蚀 刻停止点。蚀刻停止层311和315可以由相同的材料构成。在某些实施例中，可以忽略第一蚀刻停止层311和/或第二蚀刻停 止层315。当忽略第二蚀刻停止层315时，可以形成单层而不是第一和 第二蚀刻层314和316。可以在第二蚀刻层316上顺序地形成辅助层(未示出)和第一硬 掩模层(未示出)。可以使用第一光刻工序，在第一硬掩模层上形成 第一光刻胶图形(未示出)。可以使用第一光刻胶图形作为掩模，顺 序地蚀刻第一硬掩模层和辅助层，由此形成多个辅助图形321a和多个 第一硬掩模图形322a。每个第一硬掩模图形322a可以层叠在各个辅助 图形321a上。辅助层可以由氧化物层形成，并且第一硬掩模层可以由适于获得 垂直蚀刻外形的多晶硅层所形成。辅助图形321a可以形成为使得可以 在与将要形成的第二硬掩模层相同的XY平面上形成第一硬掩模图形 322a。第一硬掩模图形322a可以是岛型图形。在高密度图形区(A)中， 可以相应于将在高密度图形区(A)中所形成的目标接触孔图形314a， 形成第一硬掩模图形322a。可以使用在图7A至7G和8A至8G中所 示的示例性方法来形成目标接触孔图形314a。更具体，第一硬掩模图 形322a可以形成为分别对应于高密度图形区(A)中的奇数或者偶数 的目标接触孔图形314a。同时，在低密度图形区(B)中，相邻的第一硬掩模图形322a可以分别对应于将形成的目标接触孔图形314b和 314c的每一个(参照图7F)。因此，在低密度图形区(B)中，可以 仅仅使用第一硬掩模图形322a确定目标接触孔图形314b和314c的全部宽度。第一硬掩模图形322a可以形成为在高密度图形区(A)中具有最 小间距P,。该最小间距P,对应于光刻工序的解析度极限。在图7A至 7G和8A至8G中所示的示例性实施例中，在高密度图形区(A)中， 第一硬掩模图形322a的间距Pi可以是第一硬掩模图形322a的宽度 的四倍(P产4W。。同时，在高密度图形区(A)中，在第一硬掩模图 形322a的相邻一个之间，可以形成具有第一间隔宽度s^的第一间隔 SP并且可以在低密度图形区(B)中的相邻一个第一硬掩模图形322a 之间，形成具有第二至第四间隔宽度sd2、 sd3和sd4的第二至第四间隔 S2、 S3和S4。第三间隔宽度sd3可以大于第一间隔宽度sdP并且第二间隔宽度和第四间隔Sd2和sd4可以小于第一间隔宽度SC^。参照图7B和8B，可以在包括第一硬掩模图形322a的衬底310上 形成牺牲层323。牺牲层323可以是具有良好的台阶覆盖特性并且不受 下部图形的密度的影响的保形层。例如，牺牲层323可以是通过原子 层淀积方法所形成的氧化物层。在高密度图形区(A)中，牺牲层323可以具有由将要形成的目标 接触孔图形314a的接触孔之间的宽度Wx一314a (参照图7A)所确定 的厚度tp此外，在高密度图形区(A)中，具有间隔宽度gdj勺间隔 gt可以形成在第一硬掩模图形322a的侧壁之间的牺牲层323上。间隔 宽度g山，即牺牲层323的各个面对表面之间的距离，可以等于和/或基 本上等于高密度图形区(A)中的第一硬掩模图形322a的宽度Wp同时，当在第一硬掩模图形322a顶表面和侧壁上，牺牲层323晷 有一致的厚度tt时，在低密度图形区(B)中的各个第一硬掩模图形322a
的之间的第二和第四间隔宽度sd2和sd4可以等于或者小于牺牲层323 的厚度ti的两倍(sd^2t" sd^2t。。在这种情况下，可以在位于第一 硬掩模图形322a的各个侧壁之间的第二和第四间隔S2和S4中的部分 牺牲层323上形成间隙。而是，可以在位于第二和/或第四间隔S2、 S4 中的部分牺牲层323中形成空穴。然而，在第三间隔S3中，可以形成间隙g3。可以在牺牲层323上形成第二硬掩模层324。第二硬掩模层3 4 可以由具有相似于和/或等同于第一硬掩模层的那些蚀刻特性的材料所 构成。例如，与第一硬掩模层相同，第二硬掩模层324可以由适于获 得垂直蚀刻外形的多晶硅层构成。第二硬掩模层324可以具有足以填充高密度图形区(A)中的牺牲 层323上的间隙81的厚度t2。在这种情况下，可以使用第二硬掩模层 324充分地填充形成在第一间隔S,中的牺牲层323上的间隙gl，以及 可以不由第二硬掩模层324填充第二和第四间隔S2和S4，由于在第二和第四间隔S2和S4中没有形成间隙。参照图8B,在第三间隔S3中，可以在牺牲层323的各个侧壁上以 及在沿着XY平面延伸的部分牺牲层上形成第二硬掩模层324。在其中 牺牲层323和第二硬掩模层324每个分别具有基本上一致的厚度tp t2 的实施例中，沿着平行于衬底310的XY平面和限定第三空间S3的第 一硬掩模图形322a的侧壁，第三间隔宽度sd3可以大于或者等于牺牲 层323的厚度t,和第二硬掩模层324的厚度t2的总和的两倍(sd3>2 (tl+t2))。参照图7C和8C,可以通过各向同性蚀刻，部分地除去第二硬掩 模层324，直到露出在第一硬掩模图形322a的至少顶表面。在该实施 例中，可以从第三间隔S3中完全地除去第二硬掩模层324,由于在先工序的结果，第三间隔S3可以没有被完全或者基本上完全地填充，而
部分第二硬掩模层324可以保留在第一间隔S,中，由于在先工序的结 果，第一间隔S！已经被基本上或完全地填充。结果，可以形成第二硬 掩模图形324a,并且所形成的第二硬掩模图形324a可以基本上和/或完 全地沿着XY平面与第一硬掩模图形322a对齐，例如，平行于该第一 硬掩模图形322a。在本发明的实施例中，第二硬掩模图形224a的顶和 /或底表面可以分别形成在与第一硬掩模图形222a的顶和/或底表面相 同和/或基本上相同的XY平面上。当第二硬掩模层324是多晶硅层时，可以使用例如HN03和SC-1 的混合溶液来执行各向同性蚀刻(湿法蚀刻)。参照图7D和8D，可以使用第二硬掩模图形324a作为蚀刻掩模， 各向异性地蚀刻牺牲层323，以露出第一硬掩模图形322a的各个部分。 可以使用第二硬掩模图形324a以及第一硬掩模图形322a作为蚀刻掩 模，进一步各向异性地蚀刻牺牲层323，以露出第二蚀刻层316的各部 分。结果，在高密度图形区(A)中，可以形成在第一硬掩模图形322a 之间的第二硬掩模图形324a之下所层叠的牺牲层323a，并且可以露出 第一和第二硬掩模图形322a和324a之间的第二蚀刻层316的各部分。同时，在低密度图形区(B)中，在第一硬掩模图形322a之间可 以露出第二蚀刻层314的各部分。因此，在本发明的实施例中，可以 不形成第二硬掩模图形324a,例如，在低密度图形区(B)中，可以通 过调整第一硬掩模图形322a之间的第二、第三和第四间隔宽度sd2、 sd3 和sd4，完全地蚀刻第二硬掩模层324的各部分。参照图7E和8E，可以使用第二硬掩模图形324a和露出的第一硬 掩模图形322a作为蚀刻掩模，部分地蚀刻绝缘层317。更具体，可以 通过使用第二硬掩模图形324a和露出的第一硬掩模图形322a作为蚀刻掩模，并且使用第二蚀刻停止层315作为蚀刻停止点，各向异性地ti 刻第二蚀刻层316。结果，在第二硬掩模图形324a和第一硬掩模图形322a之间，可以露出第二蚀刻停止层315的各部分。在本发明的实施 例中，绝缘层317可具有一致和/或基本上一致的高度，而不管第二蚀 刻停止层315的图形密度。换句话说，当省略第二蚀刻停止层315时， 可以将蚀刻层314和316形成为单层，因此当部分地蚀刻掉绝缘层317 时，绝缘层317的高度可以基于组合的蚀刻层316、 316的图形密度而 变化。
接下来，可以在绝缘层317，即第二蚀刻停止层315上形成接触 孔蚀刻掩模层329。然后，可以回蚀接触孔蚀刻掩模层329以部分地露 出硬掩模图形322a和324a、牺牲图形323a以及辅助图形321a。接触 孔蚀刻掩模层329可以由具有良好的平整特性和相对于将要蚀刻的下 部层具有高蚀刻选择性的材料所构成。此外，接触孔蚀刻掩模层329 可以由能够通过灰化而被容易地除去的材料所形成。因此，接触孔蚀 刻掩模层329可以是有机层(具体地，有机聚合物)。例如，接触孔 蚀刻掩模层329可以是光刻胶材料层或者有机反射材料层。具体地， 接触孔蚀刻掩模层329可以是聚苯乙烯(PS)层、聚甲基丙烯酸甲酯 (PMMA)层、聚酰亚胺(PI)层、酚醛清漆树脂层或其组合。在本发 明的实施例中，可以使用例如灰化方法形成回蚀工序。
参照图7F和8F，使用接触孔蚀刻掩模层329作为蚀刻掩模以及 第一蚀刻停止层311作为蚀刻停止点，可以除去硬掩模图形322a和 324a、牺牲图形323a以及辅助图形321a，并且可以各向异性地蚀刻硬 掩模图形322a和324a之下的部分第二蚀刻层316、部分第二蚀刻停止 层315和部分第一蚀刻层314，以形成接触孔图形314a、314b以及314c。 可以通过接触孔图形314a、 314b以及314c露出第一蚀刻停止层311。
参照图7G和8G,可以除去接触孔蚀刻掩模层329以露出邻近于 接触孔图形314a、 314b以及314c的第二蚀刻停止层315。接下来，可以回蚀由接触孔图形314a、 314b以及314c露出的第一蚀刻停止层311 以及邻近于接触孔图形314a、 314b以及314c的第二蚀刻停止层315，
以使得露出第一蚀刻层314和半导体衬底310的顶表面。在当前实施例中所形成的接触孔图形314a、 314b以及314c可以 与在图5A至6F的实施例中所形成的接触孔图形214a、 214b和214c 相同。然而，在图5A至6F的实施例中，第一硬掩模图形222a可以形 成为与接触孔图形214a、 214b和214c之间的某些间隙对准，以及在当 前实施例中，第一硬掩模图形322a形成为与某些目标接触孔图形314a、 314b和314c相对准。因此，当前实施例并不需要在图5A至6F的实 施例中所需要的第二光刻工序来确定在垂直方向，例如Z方向中的接 触孔宽度。在根据本发明的形成半导体器件中的精细图形的方法中，在蚀刻 层上形成第一硬掩模图形之后，可以与第一硬掩模图形自对准地形成 第二硬掩模图形。然后，可以使用第一和第二硬掩模图形作为蚀刻掩 模，构图蚀刻层。这样，可以在高密度图形区中以低于光刻工序的解 析度极限的解析度来容易地形成精细图形。在低密度图形区中，通过 调整第一硬掩模图形之间的间隔宽度或者执行额外的光刻工序，可以 不形成第二硬掩模图形。因此，在本发明的实施例中，在低密度图形 区中，可以仅仅使用第一硬掩模图形来构图蚀刻层，使得器件图形可 以具有各种宽度和间距。在此已经公开了本发明的示例性实施例，尽管采用了特定术语，. 它们仅仅被使用并且解释为通用的和描述性的意义，而不是为了限制 的目的。此外，本领域普通技术人员将理解，可以做出形式和细节上 的各种变化，而不背离在下面的权利要求中所阐述的本发明的精神和 范围。
权利要求
1.一种用于形成图形的自对准构图方法，包括在衬底上形成第一层；在第一层上形成多个第一硬掩模图形；在第一硬掩模图形的顶表面和侧壁上形成牺牲层，由此在第一硬掩模图形的侧壁上形成牺牲层的各个面对部分之间的间隙；在该间隙中形成第二硬掩模图形；使用第二硬掩模图形作为掩模，蚀刻牺牲层，以露出第一硬掩模图形；使用所露出的第一硬掩模图形和第二硬掩模图形，露出第一层；以及使用第一和第二硬掩模图形蚀刻露出的第一层。
2. 如权利要求l的方法，其中通过原子层淀积方法形成牺牲层。
3. 如权利要求l的方法，其中形成第二硬掩模图形包括 在牺牲层上形成硬掩模层，同时使用该硬掩模层填充该间隙；并且各向同性地蚀刻硬掩模层以露出牺牲层。
4. 如权利要求3的方法，其中该各向同性蚀刻是湿法蚀刻。
5. 如权利要求l的方法，其中第一和第二硬掩模图形的每一个包 括氧化物、氮化物和多晶硅的至少一个。
6. 如权利要求1的方法，其中第一和第二硬掩模图形是多晶硅层。
7. 如权利要求l的方法，其中第一层是导电层。
8. 如权利要求7的方法，其中形成多个第一硬掩模图形包括在导电层上形成多个第一硬掩模图 形，第一硬掩模图形的每一个包括第一线掩模图形和第一焊盘掩模图 形，该第一线掩模图形具有第一线宽，该第一焊盘掩模图形具有第二 线宽，该第一焊盘图形从第一线掩模图形延伸，第一焊盘掩模图形和 第一线掩模图形之间的距离以及相邻第一硬掩模图形的第一焊盘掩模 图形之间的距离的至少一个大于相邻第一硬掩模图形的第一线掩模图 形之间的距离，形成第二硬掩模图形包括在间隙中形成第二硬掩模图形，该第二 硬掩模图形包括第二焊盘掩模图形和第二线掩模图形，在第一焊盘掩 模图形和第一线掩模图形之间或者在相邻第一硬掩模图形的第一焊盘 掩模图形之间形成第二焊盘掩模图形，在相邻的第一硬掩模图形的第 一线掩模图形之间形成第二线掩模图形，以及蚀刻所露出的第一层包括使用第一和第二硬掩模图形来形成焊盘 图形。
9. 如权利要求8的方法，其中焊盘图形一致地彼此分开。
10. 如权利要求9的方法，其中焊盘图形之间的距离对应于牺牲层的厚度。
11. 如权利要求8的方法，其中形成第一硬掩模图形包括在每个 第一硬掩模图形之下形成辅助图形。
12. 如权利要求ll的方法，其中辅助图形具有与牺牲层相同的厚度。
13. 如权利要求l的方法，其中第一层是绝缘层。
14. 如权利要求13的方法，还包括 在第二硬掩模图形上形成光刻胶图形，该光刻胶图形包括横跨第 二硬掩模图形所形成的缝隙，以露出部分第二硬掩模图形和邻接该第 二硬掩模图形的部分牺牲层，并且其中形成第一层包括在具有高密度图形区和低密度图形区的衬底上形 成绝缘层，形成多个第一硬掩模图形包括在高密度图形区的绝缘层上形成多 个第一硬掩模图形，蚀刻牺牲层包括使用光刻胶图形和第二硬掩模图形作为掩模来蚀 刻牺牲层，以露出第一硬掩模图形，露出第一层包括使用光刻胶图形、第二硬掩模图形和第一硬掩模 图形作为掩模，以除去位于第一和第二硬掩模图形之间的部分牺牲层， 以使得露出绝缘层，以及蚀刻所露出的第一层包括使用光刻胶图形、第一硬掩模图形和第 二硬掩模图形作为掩模，蚀刻所露出的绝缘层，以形成接触孔。
15. 如权利要求14的方法，其中在低密度图形区的绝缘层上形成第一硬掩模图形，以及 低密度图形区的第一硬掩模图形之间的间隔使得不在低密度图形 区上形成第二硬掩模图形。
16. 如权利要求15的方法，其中光刻胶图形还包括露出位于低密 度图形区的第一硬掩模图形之间的部分牺牲层。
17. 如权利要求14的方法，还包括在形成光刻胶图形之前，在第二硬掩模层上形成平坦化膜。
18. —种形成接触孔的方法，包括 在衬底上形成绝缘层； 在绝缘层上形成多个第一硬掩模图形；在第一硬掩模图形的顶表面和侧壁上形成牺牲层，由此在第一硬 掩模图形的相邻侧壁上所形成的牺牲层之间形成间隙； 在该间隙中形成第二硬掩模图形；使用第二硬掩模图形作为掩模蚀刻牺牲层，以露出第一硬掩模图 形，并且使用第一和第二硬掩模图形作为掩模，以除去位于第一和第 二硬掩模图形之间的部分牺牲层，以使得露出绝缘层；使用第一和第二硬掩模图形作为掩模，部分地蚀刻所露出的绝缘层；在部分地蚀刻的绝缘层上形成接触孔蚀刻掩模层；以及 通过使用该接触孔蚀刻掩模层作为蚀刻掩模，蚀刻第一硬掩模图 形、第二硬掩模图形、第二硬掩模图形之下的牺牲层以及第一和第二 硬掩模图形之下的部分绝缘层，以使得在绝缘层中形成接触孔。
19. 如权利要求18的方法，其中形成绝缘层包括 在衬底上形成第一绝缘层； 在第一绝缘层上形成蚀刻停止层；以及 在蚀刻停止层上形成第二绝缘层。
20. 如权利要求19的方法，其中部分地蚀刻所露出的绝缘层包括 蚀刻第二绝缘层以露出蚀刻停止层。
21. 如权利要求20的方法，其中接触孔蚀刻掩模层是有机层。
22. —种焊盘布局，包括在衬底上所形成的多个第一焊盘图形，多个第一焊盘图形的每一 个包括在预定方向上延伸的第一线以及从该第一线延伸的第一焊盘； 以及在第一焊盘图形之间形成的第二焊盘图形，该第二焊盘图形包括 第二线以及从该第二线延伸的第二焊盘，其中该第二线形成在相邻第一焊盘图形的第一线之间，在第一焊 盘和第一线之间或者在相邻第一焊盘图形的第一焊盘之间形成第二焊 盘，并且该第一焊盘图形和第二焊盘图形彼此均匀间隔。
全文摘要
一种用于形成图形的自对准构图方法，包括在衬底上形成第一层；在第一层上形成多个第一硬掩模图形；在第一硬掩模图形的顶表面和侧壁上形成牺牲层，由此在第一硬掩模图形的侧壁上形成牺牲层的各个面对部分之间的间隙；在该间隙中形成第二硬掩模图形；使用第二硬掩模图形作为掩模，蚀刻牺牲层，以露出第一硬掩模图形；使用所露出的第一硬掩模图形和第二硬掩模图形，露出第一层；以及使用第一和第二硬掩模图形蚀刻露出的第一层。
文档编号H01L21/00GK101159226SQ20071008860
公开日2008年4月9日 申请日期2007年3月16日 优先权日2006年10月2日
发明者张大铉, 李芝英 申请人:三星电子株式会社