专利名称：半导体器件及其制造方法
技术领域：
本发明涉及一种具有在栅极绝缘膜方面有改进的金属-绝缘体-半导体(MIS)结构的半导体器件及其制造方法。
背景技术：
为了提高大规模集成电路(LSI)的性能和速度，MOS晶体管的尺寸近来已经减小。因此，MOS晶体管的栅极绝缘膜厚度骤然减小。在常规使用的氧化硅膜(SiO2)中，流动着大量的栅极漏电流。因此，对于该氧化硅膜(SiO2)而言，非常需要栅极绝缘膜。在这些情况下，已经尝试使用介电常数比SiO2高的高介电常数材料作栅极绝缘膜来减少栅极漏电流，以使栅极绝缘膜的物理厚度变厚。
形成上述高介电膜(称为“高k膜”)的严重问题在于，当通过通常的技术形成高介电膜时，在高介电膜和硅(Si)之间的界面中形成质量差且介电常数低的界面层。使用高介电膜的主要目的是获得其介电常数高的优点。低介电常数的界面层产生致命的缺点，即，不能减小转换成SiO2(EOT)的栅极绝缘膜的厚度。
在通常的制造过程中，利用了这样一种方法，即在硅衬底上形成例如SiO2的界面层，接着在界面层上形成高介电栅极绝缘膜。这种方法存有的严重的问题是，在形成栅极绝缘膜的步骤中对界面层造成工艺损伤，以及在制造晶体管的步骤中，栅极绝缘膜劣化。
作为解决上述问题的方法，提出了使用氦气的退火方法(JP-A2003-297829(KOKAI))和使用重氢(D2)的退火方法(JP-A2005-166929(KOKAI))。尽管这两种方法有助于栅极绝缘体的高可靠性，但是两种方法对减缓界面层的生长都不能产生任何的优点。
如上所述，传统上，当形成高介电膜作为栅极绝缘体时，在高介电膜和硅衬底的界面处不可避免地形成低介电界面层。不能充分享有通过使用高介电膜获得的高介电常数的优点。而且，为了抑制电子的迁移率劣化，通常在预先形成薄SiO2膜之后形成高介电膜。但是，在形成后续的高介电膜和进行热处理以激活杂质时，SiO2膜会直接受到工艺损伤。因此，很难形成稳定的薄界面SiO2层。
发明内容
本发明的目的是提供一种半导体器件，其中可以在高介电栅极绝缘膜和半导体衬底之间形成高质量的界面层，以享有通过使用高介电栅极绝缘膜获得的优点。
根据本发明的一个实施例，提供了一种制造MIS半导体器件的方法，包括在第一导电类型的半导体衬底上形成高介电膜作为栅极绝缘体，通过在含有氢气和氧气的气氛中对半导体衬底进行热处理而在半导体衬底和高介电膜之间形成界面层，在形成界面层之后在高介电膜上形成导电膜，通过处理导电膜以具有栅极图案而形成栅电极，和用所述栅电极作为掩模，用第二导电类型的杂质对半导体衬底掺杂而形成源极/漏极区。
根据本发明的另一实施例，提供了一种制造MIS半导体器件的方法，包括在第一导电类型的半导体衬底上形成高介电膜作为栅极绝缘体，在高介电膜上形成导电膜，通过处理导电膜以具有栅极图案而形成栅电极，通过在含有氢气和氧气的气氛中对半导体衬底进行热处理而在半导体衬底和高介电膜之间形成界面层，以及在形成界面层之后，用所述栅电极作为掩模，用第二导电类型的杂质对半导体衬底掺杂而形成源极/漏极区。
根据本发明的另一实施例，提供了一种制造MIS半导体器件的方法，包括在第一导电类型的半导体衬底上形成高介电膜作为栅极绝缘体，在高介电膜上形成导电膜，通过处理导电膜以具有栅极图案而形成栅电极，在栅电极的每一侧上形成侧壁绝缘膜，通过在含有氢气和氧气的气氛中对具有栅电极和侧壁绝缘膜的半导体衬底进行热处理，而在半导体衬底和高介电膜之间形成界面层，和在形成界面层之后，用所述栅电极和侧壁绝缘膜作为掩模，用第二导电类型的杂质对半导体衬底掺杂而形成源极/漏极区。
根据本发明的另一实施例，提供了一种MIS半导体器件，包括第一导电类型的半导体衬底，在半导体衬底上形成的栅电极，在其中间具有高介电栅极绝缘膜，和在半导体衬底的表面上形成的第二导电类型的源极/漏极区，在源极/漏极区之间且栅电极下形成有沟道区，其中栅极绝缘膜的氧密度分布被控制为使得沿着栅极绝缘膜的厚度方向，在位于距离栅电极和栅极绝缘膜之间的界面0.5nm或更远处的区域中和在位于距离半导体衬底和栅极绝缘膜之间的界面0.3nm或更远处的区域中，栅极绝缘膜的氧密度的微分值是零或更大。
图1是根据第一实施例的MIS半导体器件结构的剖面示意图；图2A至2D是示出根据第一实施例的MIS半导体器件的制造过程的剖面图；图3A示出当根据第一实施例形成界面层时获得的栅电极部分的晶体结构的剖面TEM相片；图3B示出当根据现有技术的方法形成界面层时获得的栅电极部分的晶体结构的剖面TEM相片；图4示出当处理温度改变时，界面态密度Dit、S因数和nMISFET中的氧化硅膜等效氧化厚度(EOT)的变化图；图5示出当处理温度改变时，在nMISFET中的电子迁移率的有效场相关性曲线图；图6A是示出在栅极绝缘膜中的氧密度分布图；图6B示出在栅极绝缘膜中的氧密度微分值(differential value)图；图7是根据第二实施例的MIS半导体器件的剖面示意图；以及图8A至8D是示出根据第二实施例的MIS半导体器件制造过程的剖视图。
具体实施例方式
下面参考附图详细描述本发明的实施例。
(第一实施例)。
图1示出沿器件的沟道长度方向截取的MIS半导体器件的剖面示意图。
参考图1，在面取向(100)的p型硅衬底的表面区域中形成大约0.6μm深的元件隔离区11和12，以包围元件形成区域。在元件形成区域的部分上形成厚度为例如0.3nm到1nm的界面层13b，且由例如HfSiON制成的高介电栅极绝缘膜13a淀积在该界面层上。界面层13b通过淀积高介电栅极绝缘膜13a并接着使硅衬底10的表面暴露在含有H2气和O2气且压力范围从0.2Torr到2000Torr的气氛中进行热处理而形成。
在高介电栅极绝缘膜13a上形成厚度为80nm的硅化镍膜作为栅电极14。在栅电极14的每一侧上形成例如氮化硅膜的侧壁绝缘膜17。在衬底的表面区域中且侧壁绝缘膜17的下表面上形成源极/漏极延伸层(n-层)15和16。在衬底的表面区域中且源极/漏极扩散层15和16之外形成源极/漏极扩散层(n+层)18和19。在源极/漏极扩散层18和19的表面上形成硅化钛膜(未示出)。
在其上具有栅电极14和侧壁绝缘膜17的衬底的整个表面上形成氧化硅膜20作为层间绝缘膜。在层间绝缘膜20中对应于栅电极14和源极/漏极扩散层18和19的位置中形成接触孔。由此形成铝电极21、22和23，使得它们通过接触孔连接到栅电极14和源极/漏极扩散层18和19。
将在图2A至2D中描述根据第一实施例的MIS半导体器件的制造过程。
如图2A所示，制备了例如面取向(100)的p型硅衬底10，并通过通常的浅沟槽隔离(STI)方法，在p型硅衬底10的表面区域中形成大约0.6μm深的元件隔离区域11和12。例如，将氧化硅膜埋入元件隔离区域11和12内。之后，以例如1％的浓度执行稀释的氟化酸(fluorinated acid)处理，接着，通过逐层淀积和使用例如NH3气的退火(LL-D&A)方法而淀积含有铪原子、氧原子和氮原子的高介电栅极绝缘膜13a。
接着，如图2B所示，通过将具有高介电栅极绝缘膜13a的衬底在温度为1000℃和压力为10Torr的含有H2气和O2气的气氛中暴露仅5秒来执行湿氧化。由此在栅极绝缘膜13a和硅衬底10之间形成界面层13b。作为上述热处理的条件，可取的是温度范围是800℃到1000℃，压力范围是从0.2Torr到200Torr，时间范围是从1秒到10秒。
如图2C所示，在栅极绝缘膜13a上形成硅化镍膜作为栅电极14。更具体地，淀积厚度为50nm的非晶硅膜和厚度为30nm的镍膜，接着将这些膜在温度范围为400℃到700℃的氮气的气氛中暴露达10秒至一小时以形成硅化镍膜。之后，使用未示出的抗蚀剂掩模，通过活性离子蚀刻连续蚀刻硅化镍膜、栅极绝缘膜13a和界面层13b，由此形成栅电极14。用栅电极14作为掩模，在加速电压为1keV到10keV和剂量为1×1014cm-2的条件下，将砷(As)离子注入硅衬底10的表面中，由此形成第一杂质扩散区(源极/漏极延伸层)15和16。
如图2D所示，在栅电极14的每一侧上形成侧壁绝缘膜17。更具体地，去除抗蚀剂掩模，接着使用低压化学汽相淀积(LP-CVD)来淀积厚度为例如10nm的氮化硅膜。之后，氮化硅膜被回蚀以只留在栅极的每一侧上。
用栅电极14和侧壁绝缘膜17作为掩模，在加速电压为5keV到30keV和剂量为1×1015cm-2的条件下，将砷(As)离子注入硅衬底10的表面区域中，由此形成第二杂质扩散区(源极/漏极扩散层)18和19。接着，通过热处理激活第一和第二杂质扩散区15、16、18和19中的杂质，例如，在750℃到1050℃的温度下在氮气气氛中持续1秒到100分钟。
之后，通过CVD在所得结构的整个表面上淀积厚度为例如300nm的氧化硅膜作为层间绝缘膜20，接着，通过各向异性的干蚀刻在层间绝缘膜20中形成接触孔。然后，形成厚度为800nm且含有例如0.5％的硅和0.5％的铜的铝膜，并将其图案化以形成铝电极21、22和23。最后，在450℃的温度下在含有例如10％的氢的氮气气氛中对所得结构进行十五分钟的热处理。于是，如图1所示的n-沟道MISFET完成。
根据图3A，通过淀积结合了氮的氧化铪膜作为高介电栅极绝缘体13a，接着将其暴露在气压为0.2Torr的H2气和O2气的混合气中，形成界面层13b。热处理时间为1秒。为了与图3A进行比较，图3B示出通过在大约1nm的SiO2上淀积结合了氮的氧化铪膜，接着在1000℃的温度下对该膜进行退火而获得的栅电极部分的剖面TEM相片。
从图3A中可以明显看出，在结合了氮的氧化铪膜和硅衬底之间的界面处形成了厚度均匀的界面层。在图3B中，示出在淀积结合了氮的氧化铪膜之前形成SiO2，用作栅电极的硅化镍膜在多个点被短路(在图3B中圈出)。从图3B中可以清楚看出，在结合了氮的氧化铪膜和硅衬底之间的界面的不规则性比在图3A中的大。根据第一实施例，可以在结合了氮的氧化铪膜和硅衬底之间的界面中形成没有针孔(pin hole)等的稳定界面层。
作为形成界面层的热处理条件，温度很重要。当温度范围从800℃到1100℃时，可以获得上述的优点。压力不是很重要而其范围只需在从0.2Torr到200Torr的范围中。因为界面层的生长在短时间内饱和，所以作为处理时间，1秒到10秒足以。
第一实施例的稳定界面层使得能够获得好的晶体管特性。图4示出当在H2气和O2气的混合气中暴露衬底时的温度改变时，界面态密度Dit、S因数和在nMISFET中的氧化硅膜等效氧化厚度(EOT)的变化图。可以发现，在图4中，界面态密度Dit和S因数也随着温度增加而改善更多。还可以发现，尤其当温度为900℃或更高时，界面状态密度Dit是0.7或更小而S因数是80或更小。
图5示出当上述处理温度改变时，在nMISFET中的电子迁移率的有效场相关性图。可以发现，在图5中，尤其在高场区，当衬底在高温下暴露在H2气和O2气的混合气中时，电子迁移率改善更多。
从上文中可以看出，可以通过形成高介电栅极绝缘膜13a并接着将其暴露在H2气和O2气的混合气中以形成界面层13b而获得高性能晶体管。
图6A示出在通过根据第一实施例的方法形成的栅极绝缘膜(包括膜13a和层13b)中的氧密度分布图。在第一实施例中，氧密度并没有沿深度方向单调减小而是在某一深度处增加。这是一种现象，其中氧气通过在H2气和O2气的混合气中的湿氧化热处理而被积极引入绝缘膜中，但其不会超过某一深度。图6A的分布图明显不同于现有技术的方法的氧从绝缘膜表面朝向衬底单调减小的分布图。
图6B示出在图6A中示出的氧密度的微分值。如图6B所示，在栅极绝缘膜的厚度方向上，微分值在某一深度是0或更大。在现有技术的方法中还没有出现这种现象。绝缘膜中氧密度的分布使判定栅极绝缘膜是否由第一实施例的方法形成成为可能。
本发明的发明人进行了实验，并确信在前述方法制作的MISFET中，在栅极绝缘膜(包括膜13a和层13b)中距离衬底的给定距离和距离栅电极的给定距离之间限定的区域中，上述的微分值是0或更大。更具体地，发明人确信，即使改变了热处理条件，在栅极绝缘膜的厚度方向上，在距离栅电极和栅极绝缘膜之间的界面0.5nm或更远处以及在距离衬底和栅极绝缘膜之间的界面0.3nm或更远处之间限定的区域中，也会出现0或更大的微分值。
相反，如果可以控制栅极绝缘膜中的密度分布，使得在栅极绝缘膜的厚度方向上，在距离栅电极和栅极绝缘膜之间的界面0.5nm或更远处以及在距离衬底和栅极绝缘膜之间的界面0.3nm或更远处之间限定的区域中，也会出现0或更大的微分值，则可以形成第一实施例的界面层。
根据第一实施例，如上所述，在形成高介电栅极绝缘膜13a之后，硅衬底10在高温下暴露于含有H2气和O2气的混合气的湿氧化气氛中，由此将氧原子供给到膜13a和衬底10之间的界面。因此，可以在膜13a和衬底10之间形成由稳定的SiO2层制成的高质量界面层13b，而不会对形成栅电极的工艺造成损伤。因此，可以获得抑制电子迁移率劣化并减少界面态密度的高性能MISFET。换句话说，MISFET具有通过使用高介电常数材料作栅极绝缘膜获得的优点。
在第一实施例中，界面层13b通过热处理在栅电极14形成之前形成。但是，即使在栅电极14形成之后才形成界面层13b，也可以获得如上所述的相同的优点。
(第二实施例)图7是根据本发明的第二实施例的MIS半导体器件的结构的示意剖面图。剖面图沿着器件的沟道长度的方向截取。与图1相同的组件用相同的附图标记表示。
如图7所示，在面取向(100)的p型硅衬底10中形成大约0.6μm深的元件隔离区域11和12，从而包围元件形成区域。在元件形成区域上形成厚度为例如0.3nm到1nm的界面层13b作为栅极绝缘膜，且在其上面淀积高介电栅极绝缘膜13a。在形成栅侧壁绝缘膜(随后所述)之后，通过将硅衬底10的表面暴露在含有H2气和O2气的气氛中以进行湿氧化热处理，而形成界面层13b。
在高介电栅极绝缘膜13a上形成厚度为80nm的硅化镍膜作为栅电极14。在栅电极14的每一侧上形成例如氮化硅膜的侧壁绝缘膜17。在衬底的表面区域中且侧壁绝缘膜17的下表面上形成源极/漏极延伸层15和16。在衬底的表面区域中且源极/漏极延伸层15和16外部形成源极/漏极扩散层18和19。在每个源极/漏极扩散层18和19的表面上形成硅化钛膜(未示出)。
在具有栅电极14和侧壁绝缘膜17的衬底的整个表面上形成氧化硅膜20作为层间绝缘膜。在层间绝缘膜20中对应于栅电极14和源极/漏极扩散层18和19的位置形成接触孔。由此形成铝电极21、22和23使得它们通过接触孔连接到栅电极14和源极/漏极扩散层18和19。
下面将参考8A至8D描述根据第二实施例的半导体器件的制造方法。
如图8A所示，与在第一实施例中一样，制备了例如面取向(100)的p型硅衬底10，并通过通常的浅沟槽隔离(STI)方法，在p型硅衬底10的表面区域中形成大约0.6μm深的元件隔离区域11和12。之后，以例如1％的浓度执行稀释的氟化酸处理，接着，通过使用例如NH3气的LL-D&A方法淀积含有铪原子、氧原子和氮原子的高介电栅极绝缘膜13a。
在栅极绝缘膜13a上淀积厚度为50nm的非晶硅膜和厚度为30nm的镍膜作为栅电极14，并接着在400℃到700℃的温度下暴露在氮气气氛中达10秒至一小时以形成硅化镍膜。之后，使用抗蚀剂掩模25，通过活性离子蚀刻只对硅化镍膜进行蚀刻而形成栅电极14。
在去除抗蚀剂掩模25之后，通过将衬底在温度为800℃到1100℃和压力为0.2Torr到200Torr的含有H2气和O2气的气氛中暴露达1到10秒而执行湿氧化，如图8B所示。由此在栅极绝缘膜13a和硅衬底10之间形成界面层13b。
于是，如图8C所示，用栅电极14作为掩模，在加速电压为1keV到10keV和剂量为1×1014cm-2的条件下，将砷(As)离子注入硅衬底10的表面区域中。由此形成第一杂质扩散区(源极/漏极延伸层)15和16。
如图8D所示，在栅电极14的每一侧上形成厚度为例如10nm的氮化硅膜的侧壁绝缘膜。更具体地，使用LP-CVD来在衬底的整个表面上淀积厚度为例如10nm的氮化硅膜，接着，氮化硅膜被回蚀以只留在栅极的每一侧上。当氮化硅膜被回蚀时，可以去除栅极绝缘膜13a和界面层13b。在形成侧壁绝缘膜17之后，可以用膜17作为掩模而选择性去除膜13a和层13b。
用栅电极14和侧壁绝缘膜17作为掩模，在加速电压为5keV到30keV和剂量为1×1015cm-2的条件下，将砷(As)离子注入硅衬底10的表面区域中。由此形成第二杂质扩散区(源极/漏极扩散层)18和19。接着，通过热处理进行激活第一和第二杂质扩散区18和19中的杂质，例如，在750℃到1050℃的温度下在氮气气氛中持续1到100分钟。
之后，通过CVD在所得结构的整个表面上淀积厚度为例如300nm的氧化硅膜作为层间绝缘膜20，接着通过各向异性的干蚀刻在层间绝缘膜20中形成接触孔。接着，形成厚度为800nm且含有例如0.5％的硅和0.5％的铜的铝膜，并将其图案化而形成铝电极21、22和23。最后，将所得结构在450℃的温度下在含有例如10％的氢的氮气气氛中热处理十五分钟。于是，如图7所示的n-沟道MISFET完成。
根据第二实施例，如上所述，在形成高介电栅极绝缘膜13a以及形成栅电极14和侧壁绝缘膜17之后，将硅衬底10在高温下暴露在含有H2气和O2气的混合气的湿氧化气氛中，由此将氧原子供给到膜13a和衬底10之间的界面。因此，可以在膜13a和衬底10之间形成由稳定的SiO2层制成的高质量界面层13b，而不会对形成栅电极的工艺造成损伤。因此，可以获得与第一实施例相同的优点。
在第二实施例中，界面层13b和高介电栅极绝缘膜13保留在源极/漏极延伸层15和16上，且层15和16的表面在处理栅极的过程中不会受到蚀刻损伤。这对于非常浅的层15和16很有利。
(修改)本发明并不限于上述的第一和第二实施例。更具体地，实施例针对含有铪原子、氧原子和氮原子的栅极绝缘膜；但是，本发明并不限于这种栅极绝缘膜。例如，可以用镧原子、钇原子、钆原子或铯原子替代铪原子。湿氧化气氛并不限于只有H2气和O2气的气氛。可以通过在添加了N2的H2气和O2气的气氛中进行热处理而形成界面层。此外，即使当高介电栅极绝缘膜不含有氮原子时，也能获得与上述相同的优点。
第一和第二实施例针对n-沟道MISFET。不用说，本发明可以应用到p-沟道MISFET。用于形成界面层的条件如温度、压力和处理时间可以根据MISFET的规格而适当改变。衬底并不限于硅衬底，而是可以使用不同类型的半导体衬底。
本领域技术人员很容易想到另外的优点和修改。因此，本发明的更宽的方面并不限于这里示出和描述的特定细节和代表性实施例。因此，可以进行多种修改而不脱离所附权利要求及其等同物所限定的总的发明构思的精神或范围。
权利要求
1.一种制造MIS半导体器件的方法，其特征在于，包括在第一导电类型的半导体衬底上形成高介电膜作为栅极绝缘体；在具有氢气和氧气的环境中对所述半导体衬底进行热处理，以在所述半导体衬底和所述高介电膜之间形成界面层；在形成所述界面层之后，在所述高介电膜上形成导电膜；以栅极图案处理所述导电膜以形成栅电极；以及用所述栅电极作为掩模，用第二导电类型的杂质对所述半导体衬底掺杂而形成源极/漏极区。
2.根据权利要求1所述的方法，其特征在于，所述热处理包括在800℃到1100℃的温度下，在具有氢气和氧气的环境中对所述半导体衬底进行热处理。
3.根据权利要求2所述的方法，其特征在于，所述热处理包括在900℃或更高的温度下，在具有氢气和氧气的环境中对所述半导体衬底进行热处理。
4.根据权利要求1所述的方法，其特征在于，形成高介电膜作为栅极绝缘体包括用含有铪原子、氧原子和氮原子的高介电膜形成栅极绝缘膜。
5.一种制造MIS半导体器件的方法，其特征在于，包括在第一导电类型的半导体衬底上形成高介电膜作为栅极绝缘体；在所述高介电膜上形成导电膜；以栅极图案处理所述导电膜以形成栅电极；在具有氢气和氧气的环境中对具有栅电极的所述半导体衬底进行热处理，以在所述半导体衬底和所述高介电膜之间形成界面层，以及在形成所述界面层之后，用所述栅电极作为掩模，用第二导电类型的杂质对半导体衬底掺杂而形成源极/漏极区。
6.根据权利要求5所述的方法，其特征在于，所述热处理包括在800℃到1100℃的温度下，在具有氢气和氧气的环境中对所述半导体衬底进行热处理。
7.根据权利要求6所述的方法，其特征在于，所述热处理包括在900℃或更高的温度下，在具有氢气和氧气的环境中对所述半导体衬底进行热处理。
8.根据权利要求5所述的方法，其特征在于，形成高介电膜作为栅极绝缘体包括用含有铪原子、氧原子和氮原子的高介电膜形成栅极绝缘膜。
9.一种制造MIS半导体器件的方法，其特征在于，包括在第一导电类型的半导体衬底上形成高介电膜作为栅极绝缘膜；在所述高介电膜上形成导电膜；以栅极图案处理所述导电膜以形成栅电极；在所述栅电极的每一侧上形成侧壁绝缘膜；在具有氢气和氧气的环境中对具有栅电极和侧壁绝缘膜的所述半导体衬底进行热处理，以在所述半导体衬底和所述高介电膜之间形成界面层，以及在形成所述界面层之后，用所述栅电极和所述侧壁绝缘膜作为掩模，用第二导电类型的杂质对所述半导体衬底掺杂而形成源极/漏极区。
10.根据权利要求9所述的方法，其特征在于，所述热处理包括在800℃到1100℃的温度下，在具有氢气和氧气的环境中对所述半导体衬底进行热处理。
11.根据权利要求10所述的方法，其特征在于，所述热处理包括在900℃或更高的温度时，在具有氢气和氧气的环境中对所述半导体衬底进行热处理。
12.根据权利要求9所述的方法，其特征在于，形成高介电膜作为栅极绝缘体包括用含有铪原子、氧原子和氮原子的高介电膜形成所述栅极绝缘膜。
13.一种MIS半导体器件，其特征在于，包括第一导电类型的半导体衬底；在所述半导体衬底上形成的栅电极；在所述栅电极和所述半导体之间形成的高介电栅极绝缘膜，其氧密度分布被控制为使得所述栅极绝缘膜包含至少一个氧密度相对于所述栅极绝缘膜的厚度方向的微分值为0或更大的区域，所述区域位于由在从第一界面到第二界面的方向上与第一界面0.5nm或更大的距离和在从第二界面到第一界面的方向上与第二界面0.3nm或更大的距离所限定的区中，且所述第一界面是所述栅电极和所述栅极绝缘膜之间的界面，而所述第二界面是所述半导体衬底和所述栅极绝缘膜之间的界面；以及在所述半导体衬底的表面上形成的第二导电类型的源极/漏极区，在所述第二导电类型的源极/漏极区之间且栅电极之下形成有沟道区。
14.根据权利要求13所述的器件，其特征在于，所述栅极绝缘膜由含有铪原子、氧原子和氮原子的高介电膜形成。
15.根据权利要求13所述的器件，其特征在于，所述半导体衬底由在800℃到1100℃的温度下、在具有氢气和氧气的环境中进行了热处理的半导体衬底形成。
16.根据权利要求15所述的方法，其特征在于，所述半导体衬底由在900℃或更高的温度下、在具有氢气和氧气的环境中进行了热处理的半导体衬底形成。
全文摘要
一种制造MIS半导体器件的方法，包括在第一导电类型的半导体衬底(10)上形成高介电膜(13a)作为栅极绝缘体(13)；在具有氢气和氧气的环境中对半导体衬底进行热处理以在半导体衬底(10)和高介电膜(13a)之间形成界面层(13b)；在形成界面层(13b)之后，在高介电膜(13a)上形成导电膜(14)；以栅极图案处理导电膜以形成栅电极(14)；以及用栅电极(14)作为掩模，用第二导电类型的杂质对半导体衬底(10)掺杂而形成源极/漏极区(18，19)。
文档编号H01L21/28GK101038879SQ20071008857
公开日2007年9月19日 申请日期2007年3月16日 优先权日2006年3月17日
发明者佐竹秀喜, 生田目俊秀 申请人:株式会社东芝, 株式会社瑞萨科技