专利名称：半导体器件中的TiSiN层的制作方法
半导体器件中的TiSiN层技术领域本申请主张韩国专利申请第10-2006-0072667号(于2006年8月1曰提 交)的优先权，且该韩国专利申请以全文引用的形式结合到本申请中。
背景技术：
因为半导体器件的集成度越来越高，金属线的宽度随之降低，且金属线 的薄层电阻可能对应地增大。如果金属线的薄层电阻增大，集成电路中器件 的信号传输时间可能会延迟。为了避免这个问题，可将高熔点的硅化物材料 添加到晶体管的栅极和源/漏结等之中，其中高熔点的硅化物可能具有低阻抗 系数并且在高温下也可能是稳定的。这样可以降低金属线的薄层电阻和接触 电阻。通常可用与硅(Si)反应的稀土金属作为上述硅化物材料。例如，可 能包括硅化钨(WSi2)、硅化钛(TiSi2)、硅化钴(CoSi2)等的稀土金属。图1A至图1C是截面图，顺序示出制造半导体器件的TiSix层的现有技 术的方法。请参阅图1A，可在作为半导体衬底的硅衬底10中形成场氧化物层12， 用于定义器件的有源区和无源区。栅极氧化物层可形成在硅衬底10的有源区 中。可通过沉积以及图案化掺杂的多晶硅层形成栅电极14。可将低浓度杂质 注入硅衬底10的源/漏区中形成轻掺杂漏极(Lightly Doped Drain, LDD)区 16。可利用氧化硅(Si02)层或氮化硅(Si3N4)层在栅电极14的侧壁上形 成间隔件18。可将高浓度杂质注入到由间隔件18遮盖的衬底中，并可形成 源/漏区20。请参阅图1B，可通过诸如物理气相沉积(Physical Vapor Deposition, PVD)之类的工艺，将用于硅化的金属Ti层22或TiN层24沉积在所得到的 表面上。随后可执行诸如快速热处理(Rapid Thermal Process, RTP)之类的热处理工艺。请参阅图1C，可借助RTA工艺，通过栅电极14的上表面和源/漏区20
中的硅、及Ti层22或TiN层24的硅化反应，而在整个表面上形成TiS^层 26。未发生硅化反应的区域中的Ti层22或TiN层24可被除去，因此只在栅 电极14上以及源/漏区20的表面上保留TiSix层26a和26b。在现有技术中，可通过栅电极14上的TiSk层26a以及源/漏区20的表 面上的TiSix层26b来降低薄层电阻。相应地，即可降低可能与栅电极14和 源/漏区20接触的金属线的接触电阻。然而，在现有的riSix制造工艺技术中，在通过PVD法沉积Ti层22或 TiN层24之后，可能如上所述执行诸如RTA工艺之类的热处理工艺。在这 种情况下，硅原子可能表现为主要的扩散源，因此可能导致难以形成共形的 (conformal) TiSix层26。相应地，现有技术的TiSi,层的问题在于，其可能难以应用在0.25pm或 以下的高度集成半导体器件中。发明内容本发明的实施例涉及半导体制造方法。本发明的实施例涉及一种制造半 导体器件中氮化硅钛(TiSiN)层的方法，该TiSiN层在高度集成的半导体器 件中可为共形的、并可具有低接触电阻。本发明的实施例涉及一种制造半导体器件中TiSiN层的方法，其中可通 过在栅电极或源/漏区中制造TiSiN层，在高度集成的半导体器件中形成共形 的硅化物层结构。根据本发明的实施例， 一种制造半导体器件中TiSiN层的方法可包括 在半导体衬底上形成栅电极，并在所述栅电极的侧壁上形成间隔件；在所述 半导体衬底中形成源/漏区；以及分别在所述栅电极和所述源/漏区上形成 TiSiN层。
图1A 1C为现有技术制造半导体器件中TiSix层的方法的示意图； 图2为根据本发明实施例的半导体器件中氮化硅钛(TiSiN)层的垂直截 面图；图3A 图3B为根据本发明实施例的制造半导体器件中TiSiN层的方法
的截面图；图4为根据本发明实施例的制造半导体器件中TiSiN层的方法的流程图；图5A 图5C为根据本发明实施例的制造半导体器件中TiSiN层的方法 的示意图；图6为根据本发明实施例的制造半导体器件中TiSiN层的方法的流程图。
具体实施方式
图2为根据本发明实施例的半导体器件中TiSiN层的垂直截面图。请参阅图2，根据本发明实施例，具有TiSiN层的半导体器件可包括形 成在作为半导体衬底的硅衬底100之中的场氧化物层102。其可进一步包括 形成在硅衬底100中有源区上的栅电极106，其中硅衬底100中可形成场氧 化物层102。可将栅极氧化物层104插入栅电极106与硅衬底100之间。可 在硅衬底100中栅电极106的边缘处形成LDD区108，并且可在栅电极106 的侧壁上形成间隔件110。可在硅衬底100中间隔件110的边缘处形成源/漏 区112，并且可分别在栅电极106上和源/漏区112的表面上形成TiSiN层114。根据本发明实施例，可在栅电极106上和/或源/漏区112的表面上形成 半导体器件中的TiSiN层114。因此，TiSiN层114由于其共形的硅化物层材 料而可在高集成度的半导体器件中具有共形的欧姆接触结构。图3A 图3B图解了根据本发明实施例制造半导体器件中TiSiN层的方法。请参阅图3A，可在作为半导体衬底的硅衬底100中形成场氧化物层102， 并可定义器件的有源区和无源区。可在硅衬底100的有源区中形成栅极氧化 物层104。可沉积并图案化掺杂的多晶硅层以形成栅电极106。可将低浓度杂 质注入硅衬底100的源/漏区，并可形成LDD区108。利用氧化硅(Si02)层 或氮化硅(Si3N4)层，可在栅电极106的侧壁上形成间隔件110。可利用间 隔件110作为掩模，将高浓度杂质注入衬底，由此形成源/漏区112。请参阅图3B，可分别在栅电极106上以及源/漏区112的表面上形成 TiSiN层114a和114b (总的附图标记为114)，其可为金属材料的硅化物。图4为图解本发明制造半导体器件中TiSiN层的方法的流程图。,请参阅图4，根据本发明实施例，对应于步骤SIO，在TiSiN层114的制 造工艺中，可在化学气相沉积(Chemical Vapor Deposition, CVD)室内将四 二甲基氨钛(Tetrakis Dimethyl Amino Titanium, TDMAT)源热分解，以沉 积TiN层。可在从约300到约500摄氏度范围内的温度下执行TDMAT的热 分解工艺。在实施例中，可利用氦(He)气将TDMAT载入CVD室。在实 施例中，可通过直接液体注射法将TDMAT载入CVD室。对应于步骤S20，可对从TDMAT热分解得到的TiN层执行等离子体处 理，该等离子体处理包括诸如H2/N2气体之类的非挥发性材料，而这可将包 含在TDMAT中的诸如碳氢化合物(CxHy)之类的杂质除去。在实施例中，对应于步骤S30和S40，使硅垸(SiH4)以约10 5000 seem 的速率流入已经除去杂质的TiN层约20 360秒，并可形成TiSiN层114。 在实施例中，可以不执行用于除去未与硅反应的钛(Ti)的湿法蚀刻工艺。 在实施例中，可以执行湿法蚀刻工艺。在实施例中，在通过将TDMAT源热分解而在栅电极106上或源/漏区 112的表面上形成TiN层之后，可令硅烷(SiH4)流入并可形成TiSiN层。 因此即使没有利用附加的RTA工艺，也可确保共形的硅化物层。 图5A 图5C图解了本发明制造半导体器件中TiSiN层的方法。 图6为根据本发明实施例制造半导体器件中TiSiN层的方法的流程图。 可在硅衬底上方形成栅电极106、 LDD区108、间隔件110以及源/漏区 112。可在栅电极106上和源/漏区112的表面上形成TiSiN层114a和114b (114)。对应于步骤S100，可在CVD室内将TDMAT源热分解以沉积TiN层。 可在从约300到约500摄氏度范围内的温度下执行TDMAT的热分解工艺。 在实施例中，可利用氦(He)气将TDMAT载入CVD室。在实施例中，可 利用直接液体注射法将TDMAT载入CVD室。在实施例中，对应于步骤S110，可对从TDMAT热分解得到的TiN层上执行包括诸如H2/N2气体之类非挥发性材料的H2/N2等离子体处理，并可由此而将包含在TDMAT中的诸如碳氢化合物(CxHy)之类的杂质除去。对应于步骤S120和S130，使速率约为10 5000 seem的硅烷(SiH4) 流入除去杂质的TiN层约20 360秒，并可形成TiSiN层114。在实施例中， 可以不执行用于除去未与硅反应的钛(Ti)的湿法蚀刻工艺。
在实施例中，对应于步骤S140，可在TiSiN层114上执行诸如热处理工 艺之类的RTA工艺，这可获得更深的硅化物层。相应地，可进一步降低接触 电阻。在实施例中，因为能在栅电极或源/漏区之上形成TiSiN层，所以与利用 物理气相沉积(PVD)工艺和热处理工艺形成的现有技术的TiSix层相比，能 够在高度集成的半导体器件中形成共形的硅化物层结构。相应地，本发明具 有能将半导体器件的接触电阻显著降低的优点。对本领域技术人员而言，显而易见的是，可以对本发明实施例进行各种 修改和变化。因此，这意味着，本发明实施例覆盖所附权利要求书范围内的 所有修改和变化。此外还应理解，当提及某层位于另一层或衬底"上"或"上 方"时，该层可能直接在另一层或衬底上，或者也可能出现有中介层。
权利要求
1.一种方法，包括在半导体衬底上形成栅电极，并在所述栅电极的侧壁上形成间隔件；在所述半导体衬底中形成源区和漏区；以及分别在所述栅电极、所述源区、和所述漏区上形成TiSiN层。
2. 如权利要求l所述的方法，其中，形成所述TiSiN层包括 在化学气相沉积室内将四二甲基氨钛源热分解，以沉积TiN层； 对所述TiN层执行等离子体处理，以除去包含在所述四二甲基氨钛中的杂质；以及使硅垸流入已经除去所述杂质的所述TiN层，以形成所述TiSiN层。
3. 如权利要求2所述的方法，其中，所述四二甲基氨钛的热分解工艺是 在从300到500摄氏度范围内的温度下执行的。
4. 如权利要求2所述的方法，其中，所述四二甲基氨钛是利用氦气载入 所述化学气相沉积室的。
5. 如权利要求2所述的方法，其中，所述四二甲基氨钛是通过直接液体 注射法载入所述化学气相沉积室的。
6. 如权利要求2所述的方法，其中，所述等离子体处理是利用非挥发性 材料来执行的。
7. 如权利要求6所述的方法，其中，所述非挥发性材料包括H2和N2气 体中的至少一种。
8. 如权利要求2所述的方法，其中，所述硅烷以10 5000sccm的速率 流入20 360秒。
9. 如权利要求2所述的方法，还包括执行湿法蚀刻工艺，以除去未与硅 反应的钛。
10. 如权利要求2所述的方法，还包括在形成所述TiSiN层之后，对所 述TiSiN层执行热处理工艺。
11. 一种半导体器件，包括 栅电极，间隔件，形成于所述栅电极的侧壁上；以及源区和漏区；其中，在所述栅电极、所述源区、和所述漏区上分别形成有TiSiN层。
12. 如权利要求ll所述的器件，其中，形成所述TiSiN层的工艺包括 在化学气相沉积室内将四二甲基氨钛源热分解，以沉积TiN层； 对所述TiN层执行等离子体处理，以除去包含在所述四二甲基氨钛中的杂质；以及使硅垸流入从已经除去所述杂质的的所述TiN层，形成所述TiSiN层。
13. 如权利要求12所述的器件，其中，所述四二甲基氨钛的热分解工艺 是在从300到500摄氏度范围内的温度下执行的。
14. 如权利要求12所述的器件，其中，所述四二甲基氨钛是利用氦气载 入所述化学气相沉积室的。
15. 如权利要求12所述的器件，其中，所述四二甲基氨钛是通过直接液 体注射法载入所述化学气相沉积室的。
16. 如权利要求12所述的器件，其中，所述等离子体处理是利用非挥发 性材料来执行的。
17. 如权利要求16所述的器件，其中，所述非挥发性材料包括H2和N2 气体中的至少一种。
18. 如权利要求12所述的器件，其中，所述硅烷以从10到5000 sccm 的速率流入20 360秒。
19. 如权利要求12所述的器件，其中，执行湿法蚀刻工艺，以除去未与 硅反应的钛。
20. 如权利要求12所述的器件，其中，在形成所述TiSiN层之后，对所 述TiSiN层执行热处理工艺。
全文摘要
半导体器件中的氮化硅钛(TiSiN)层以及制造该氮化硅钛层的方法，上述方法可包括在半导体衬底上形成栅电极，并在所述栅电极的侧壁上形成间隔件；在所述半导体衬底中形成源区和漏区；以及在所述栅电极、源区、和漏区上分别形成TiSiN层。此外，半导体器件可包括栅电极、形成在所述栅电极侧壁上的间隔件、源区和漏区；其中在所述栅电极、源区、和漏区上分别形成有TiSiN层。本发明可形成共形的TiSiN层，并可降低接触电阻。
文档编号H01L29/78GK101118859SQ20071013837
公开日2008年2月6日 申请日期2007年8月1日 优先权日2006年8月1日
发明者全东基 申请人:东部高科股份有限公司