专利名称：形成绝缘膜的方法
技术领域：
本发明涉及通过在具有器件元件形成于其上的半导体基板或绝缘基板上真空 层压绝缘有机材料(干膜抗蚀剂)的保护膜来形成绝缘膜的方法。
背景技术：
绝缘有机材料(干膜抗蚀剂)常常被用来覆盖和保护具有形成于半导体基板 上的半导体器件元件的半导体器件的半导体器件元件的表面、或者诸如线圈和电容器的无源元件以及形成于绝缘基板上的IC (集成电路)的半导体器件元件的电子 零件的表面。在半导体基板的表面上存在由形成于其上的半导体所导致的凸起部 分，而在具有电感器的绝缘基板的表面上存在由形成于其上的、厚度为几十微米的 线圈图案所导致的凸起部分。这些凸起部分具有三维结构。在常规层压工艺中，这 种结构的间隔中俘获有气泡或空隙。为了避免包含空气，众所周知一种层压装置一真空层压机，其中绝缘有机材 料(干膜抗蚀剂)的保护膜被层压于半导体基板或绝缘基板上。真空层压机设置有 能够通过抽气在其中生成真空环境的腔室。真空层压机还在腔室中设置有可被加热并通过调节压力膨胀的薄膜。允许容 纳于腔室中的一对或多对基板与干膜抗蚀剂(下文中也简称为"抗蚀膜")被引入 到该腔室中，并且腔室被抽空，其中膨胀的薄膜将抗蚀剂粘附地紧压在基板上，从 而用抗蚀膜覆盖基板。专利文献1对真空层压进行描述，并公开了一种在光敏干膜(抗蚀膜)与具 有凸起曲面的基板之间获得基本上无空隙的界面的方法。[专利文献1]日本未经审查专利申请公开No. H2-226152。
然而，在上述常规技术中，与基板的内部区域中的平坦区相比，堆积(积聚) 于基板的周边区域中的抗蚀膜在基板的周边区域中形成抗蚀膜隆起(以下称为高度差(elevation))。位于隆起位置上的器件元件由于较厚的抗蚀膜而变得不合格。 因而，隆起位置导致缺陷器件元件的数量增加这个问题。抗蚀膜在周边区域中的隆起位置是在抗蚀膜的真空层压过程中，由抗蚀膜在 基板周边区域上的堆积(积聚)所导致的，其中经加热和软化的抗蚀膜通过例如大 气压的压力受到挤压，并向由紧压抗蚀膜的PET膜所封闭的基板的边缘往外延伸， 如图2所示以及以下将描述的。基板的外边缘用作由例如大气压的压力对基板1 之外的隔膜(在图2中未示出)部分所施加的力的支点，该隔膜通过PET膜15将 抗蚀膜5压向基板1。结果，隔膜/PET膜被紧紧地压在基板的外边缘上，并且恰 好在边缘内部的位置变形为向上凸起，从而导致受压抗蚀膜在此位置上积聚。因此， 在基板的周边区域上形成抗蚀膜的隆起位置。如果周边环形电极被设置在基板的周 边区域上，则将进一步加剧该抗蚀膜的隆起。以下将描述周边环形电极，该电极对周边区域中抗蚀膜的隆起产生影响。 在制造半导体器件或诸如电感器的电子零件的工艺中，在许多情况下采用电 镀工艺。在形成厚度具体为几十pm的金属薄膜的情形中，通常采用电镀工艺。在 采用电镀工艺的情形中，需要使电流通过要电镀的基板(例如，硅基板或铁氧体基 板)。为了施加电流，需要在基板的周边区域中形成周边环形电极。周边环形电极 在电镀工艺中与电镀装置的电极形成接触。电镀工艺也在此周边环形电极上进行电 镀。如前所述，抗蚀膜堆积(积聚)于基板的端部区域上并形成隆起，该区域中 排列有周边环形电极。这表示抗蚀膜有大高度差，即抗蚀膜表面的高度平面与连接 端子(封装端子/电极极板)的水平面之间有较大差值，该端子形成于与周边环形 电极相邻的器件元件(感应器或半导体器件元件)的边缘上。这个抗蚀膜高度差可 能过大而不能满足规范要求，从而增加了缺陷器件的数量。抗蚀膜的大高度差使得 难以在器件元件的连接端子与印刷电路板的布线图之间执行焊接。图15是抗蚀膜形成于其上的基板的基本部分的横截面视图。尽管以电镀图案 形成的凸起部分3实际上在器件元件6的表面上具有复杂的平面和截面配置，但是 为了方便起见，形成于一个器件元件上的凸起部分3的截面配置在图15中表示成 方块。在基板1上形成具有凸起部分3和周边环形电极2的电镀图案的器件元件6 之后，进行真空层压工艺。抗蚀膜5在周边环形电极2与靠近该周边环形电极2 的凸起部分3a之间的区域中形成较厚的隆起。例如，凸起部分3是电镀图案。凸起部分3a上抗蚀膜5的高度差Q约为30 pm到40 pm，并且大于凸起部分 3b上抗蚀膜5的高度差R，后者约为20 pm。超出30 pm的高度差Q在器件元件6 的连接端子(图中未示出)与印刷电路板之间导致较差的焊接特性。具有许多器件元件6的基板1涉及与相邻器件元件6上的凸起部分3之间以 较大距离排列的凸起部分3上的抗蚀膜过薄的问题。以下将对这个问题进行描述。图16(a)和16(b)示出了其上具有抗蚀膜的器件元件的结构，其中图16(a)是基 本部分的横截面视图，而图16(b)是基本部分的俯视图；图16(a)是沿图16(b)中 X1-X1线的横截面视图。在形成于基板1上的许多器件元件6之一上形成凸起部分11的电镀图案(它 示出了图15凸起部分的细节)之后，通过真空层压形成抗蚀膜5。这里的凸起部 分11倾斜地排列在矩形器件元件6中，并且采取了线圈导体的电感器。虽然为了 方便起见，图15仅示出器件元件6上形成的一个凸起部分3，但是图16示出了形 成于与实际器件元件更类似的器件元件6上的多个倾斜凸起部分11。与器件元件6中央的抗蚀膜5的厚度(高度差S，它是凸起部分的表面高度与 抗蚀膜的表面高度之间的差值)相比，器件元件6 (高度差P)的端部区域中的凸 起部分11上抗蚀膜5的厚度较薄(高度差P〈高度差S)。在最坏的情况下，凸起 部分11的电镀图案局部未覆盖有抗蚀膜。如果抗蚀膜5过薄，或者未能覆盖电镀图案，则抗蚀膜5不能用作保护膜， 从而使器件元件的可靠性退化。电镀图案的凸起部分11可不被排列成倾斜的，而 是排列成与矩形器件元件的边缘线平行。在这种情况下，器件元件6的端部区域中 的抗蚀膜5也可能过薄，或者未能覆盖电镀，从而导致退化的可靠性。图17是基本部分的沿图16(b)中X2-X2线的横截面视图。在沿X1-X1线的截 面与沿X2-X2线的截面这两种情况中，相邻器件元件6的相对凸起部分11之间的 距离Wl彼此相等。因此，图17凸起部分11上的抗蚀膜5的截面配置与图16(a) 的相同。
发明内容
(继续)本发明的一个目的是解决上述问题，并提供形成绝缘膜的方法，该方法抑制
抗蚀膜在周边环形电极上的堆积(积聚)，以便减少抗蚀膜在与周边环形电极相邻 的器件元件的凸起部分上的高度差(隆起)，并且该方法还限制了抗蚀膜厚度在器 件元件端部区域的凸起部分上的减小。为了实现上述目的， 一种根据本发明的形成绝缘膜的方法包括在基板之上真 空层压绝缘有机材料的步骤，在该基板中周边环形电极形成于基板的周边区域中且 器件元件形成于该周边区域内部、并具有包括凸起部分的表面配置，其中在基板上 的周边环形电极与器件元件之间的区域中形成第一虚拟图案。较佳地，绝缘有机材料是干膜抗蚀剂。较佳地，第一虚拟图案是形成于基板上的电镀图案、形成于基板中的通孔图 案、或者通过在基板的表面上挖出凹坑形成的凹陷图案。较佳地，第一虚拟图案是矩形图案或椭圆图案，各个图案具有直角纵向或与 周边环形电极的边缘线平行的纵向，或者各个图案具有直角纵向以及与周边环形电 极的边缘线平行的纵向的组合。第一虚拟图案可以是正方形图案或圆形图案。第一虚拟图案可以是由排列成栅格的正方形或圆形构成的图案。 较佳地，第一虚拟图案与器件元件之间的距离与形成于基板上的器件元件之 间的距离基本上相等(或者基本上具有相同间距)。 上述第一虚拟图案可组合在一起。较佳地，第一虚拟图案具有与器件元件的一部分或整个图案相同的配置，并 且第一虚拟图案具有与形成于基板上的器件元件的重复周期相同的重复周期。一种根据本发明形成绝缘膜的方法包括在基板之上真空层压绝缘有机材料的 步骤，在该基板中具有形成于其上的器件元件并具有包括凸起部分的表面配置，其 中第二虚拟图案形成于器件元件的侧面区域中。一种根据本发明形成绝缘膜的方法包括在基板之上真空层压绝缘有机材料的 步骤，在该基板中周边环形电极形成于基板周边区域中且器件元件形成于该周边区 域内部、并具有包括凸起部分的表面配置，其中第二虚拟图案形成于器件元件的侧 面区域中。一种根据本发明形成绝缘膜的方法包括在基板之上真空层压绝缘有机材 料的步骤，在该基板中周边环形电极形成于其周边区域内部中且器件元件形成 于周边区域内部、并具有包括凸起部分的表面配置，其中第一虚拟图案形成于 基板上的周边环形电极与器件元件之间的区域中，而第二虚拟图案形成于器件 较佳地，绝缘有机材料是干膜抗蚀剂。在一种根据本发明形成绝缘膜的方法中，除第二虚拟图案之外，可在基板 上的周边环形电极与器件元件之间的区域中形成第一虚拟图案。 较佳地，第二虚拟图案是形成于基板上的电镀图案。 较佳地，电镀图案是排列成与器件元件的侧面平行的矩形图案。 电镀图案可以是三角形或梯形。电镀图案可由各自具有近似矩形的多个部分构成。在本发明的方法中，虚拟图案(第一虚拟图案)被设置在周边环形电极与 器件元件之间，结果抗蚀膜的堆积(积聚)的位置存在于该虚拟图案之上，由 此减小与周边环形电极相邻的器件元件上的绝缘膜(抗蚀膜)的高度差。因此， 与周边环形电极相邻的缺陷器件元件的数量得到减小，而良好器件元件的比率 得到提高。此第一虚拟图案由电镀图案(凸起图案)或(多个)通孔构成。在根据本发明的另一个实施例中，虚拟图案(第二虚拟图案)被设置在器 件元件的侧面区域中，由此限制器件元件侧面区域中绝缘层(抗蚀膜)厚度的 减小，并防止绝缘层变薄。因此，良好器件元件的比率得到提高。此第二虚拟 图案由电镀图案(凸起图案)构成。上述效果可通过具有与由器件元件的凸起部分构成的电镀图案相同的配 置的虚拟图案来增强。此外，形成于周边环形电极与器件元件之间的虚拟图案防止器件元件的与 周边环形电极相邻的凸起部分变薄。现在将参考附图描述根据本发明的一些优选实施例。在以下描述中，类似于常规结构中的那些的部分通过与常规结构中相同的 符号给出。
图1是示出了根据本发明的形成绝缘膜的方法的一个实施例中工艺的一部分 的流程图；图2是示出了真空层压工艺中的基板、抗蚀膜和PET膜的配置的基本部分的 横截面视图；图3(a)、 3(b)和3(c)示出了抗蚀膜的厚度为最大值的位置，其中图3(a)示出了
周边环形电极与相邻于该电极的凸起部分之间的距离较窄的情况，图3(b)示出了周边环形电极与相邻于该电极的凸起部分之间的距离较宽的情况，而图3(c)在周边环形电极与相邻于该电极的凸起部分之间设置有虚拟图案的情况；图4(a)和4(b)示出了根据本发明形成绝缘膜的方法的第一实施例中的虚拟图 案的配置，其中图4(a)是绝缘膜形成于其上的基板的基本部分的横截面视图，而图 4(b)是凸起部分形成于其上的基板的基本部分的俯视图；图5示出了虚拟图案的另一种配置；图6示出了虚拟图案的又一种配置；图7示出了虚拟图案的再一种配置；图8示出了由与构成器件元件的图案相同的图案形成的虚拟图案；图9(a)和9(b)示出了根据本发明形成绝缘膜的方法的第二实施例中的虚拟图 案的配置，其中图9(a)是绝缘膜形成于其上的基板的基本部分的横截面视图，而图 9(b)是基板的基本部分的俯视图；图10(a)和10(b)示出了根据本发明形成绝缘膜的方法的第三实施例中的虚拟 图案的配置，其中图10(a)是绝缘膜形成于其上的基板的基本部分的横截面视图， 而图10(b)是器件元件的基本部分的俯视图；图11是器件元件的另一个俯视图；图12是器件元件的又一个俯视图；图13是器件元件的再一个俯视图；图14是器件元件的另一个俯视图；图15是抗蚀膜形成于其上的基板的基本部分的横截面视图； 图16(a)和16(b)示出了抗蚀膜形成于其上的常规器件元件的结构，其中16(a) 是基本部分的横截面视图，而16(b)是基本部分的俯视图；以及 图17是基本部分的沿图16(a)中X2-X2线的横截面视图。[符号描述]1: 基板2: 周边环形电极3: 凸起部分3a: 凸起部分(与虚拟图案或周边环形电极相邻)3b: 凸起部分(与虚拟图案或周边环形电极不相邻)4， 10:虚拟图案5:抗蚀膜6:器件元件7:基板的端部8:凸起元件3a的端部9:位置线11:凸起部分12:虚拟图案15:上PET膜16:下PET膜21， 22:边缘线具体实施方式
(继续)图1是根据本发明形成绝缘膜的方法的一个实施例中工艺的一部分的流程图。 在此示例中，绝缘膜是干膜抗蚀剂(下文中称为"抗蚀膜")。参看图1的流程图，首先器件元件形成于基板(S1)上。例如，此器件元件是半导体器件或电感器。半导体器件元件在适用时使得配线和连接端子形成于硅基板的 表面上。在电感器情况下，线圈导体和连接端子形成于铁氧体基板上。这些配线、 线圈导体和连接端子由例如电镀形成，并且从基板表面突出成凸起部分，即凸起部 分位于器件元件的表面上。因而，具有配线、线圈半导体和连接端子的基板的表面 上不平整，并且该基板在其表面上具有许多凸起部分。接着，具有凸起部分的基板表面使用抗蚀膜(S2)来真空层压。然后，使用光掩 模使抗蚀膜曝光，接着形成图案以露出连接端子(S4)。其后，进行紫外光辐射(UV固化)(S5)，然后是热烘干(S6)，从而完成形成 抗蚀膜保护膜的一系列工艺。图2是示出了真空层压工艺中的基板、抗蚀膜和PET(聚对苯二甲酸乙二醇酯) 膜的配置的基本部分的横截面视图。具有配线和其它部分的基板1被置于下PET膜16上。在基板1上放置抗蚀膜 5，而上PET膜15被置于抗蚀膜5上。下PET膜可被用作输运PET膜，或者另一 PET膜可被添加到输运膜上。
上PET膜和下PET膜通常被用来避免在层压工艺中由于抗蚀膜5的泄漏而对 通过PET膜15、 16紧压的隔膜(在图中未示出)所产生的粘附和污染。本发明通过在此制造工艺中在基板(和器件元件)上提供使绝缘膜(抗蚀膜5) 厚度平整(以便减少绝缘膜上的高度差)的虚拟图案来表征。图3(a)、 3(b)和3(c)示出了抗蚀膜的厚度为最大值的位置，其中图3(a)示出了 周边环形电极与相邻于该电极的凸起部分之间的距离较窄的情况，图3(b)示出了周 边环形电极与相邻于该电极的凸起部分之间的距离较宽的情况，而图3(c)在周边环 形电极与相邻于该电极的凸起部分之间设置有虚拟图案的情况。在图3(a)中，抗蚀膜5的最大厚度位置A位于凸起部分3a的端部8的附近。 抗蚀膜5在凸起部分3a上的厚度最大值Hl大于抗蚀膜5在内部凸起部分3b上的 厚度最大值H0。在图3(b)中，抗蚀膜5的最大厚度位置B位于周边环形电极2之上。抗蚀膜5 在凸起部分3a的边缘D处的厚度较薄，而抗蚀膜5在凸起部分3a上的厚度最大 值H2小于抗蚀膜5在凸起部分3b上的厚度最大值H0。在示出了本发明一个实施例的图3(c)中，抗蚀膜的最大厚度位置C位于周边 环形电极2与虚拟图案4之间。抗蚀膜5在凸起部分3a的端部E处的厚度近似等 于抗蚀膜5在凸起部分3b的端部F处的厚度。抗蚀膜5在凸起部分3a上的厚度最 大值H3近似等于抗蚀膜5在凸起部分3b上的厚度最大值H0。在图3(a)、 3(b)、 3(c)中，符号l表示基板，符号6表示器件元件，而符号9表示位置线。将参考具体示例对形成于基板1和器件元件6上的虚拟图案4进行更详细的描述。[示例1]图4(a)和4(b)示出了根据本发明形成绝缘膜的方法的第一实施例中的虚拟图 案的配置，其中图4(a)是绝缘膜形成于其上的基板的基本部分的横截面视图，而图 4(b)是该基板的俯视图。这里，绝缘膜的一个示例是抗蚀膜5。在示例1的描述中， 虚拟图案4由电镀构成。此虚拟图案4是权利要求所述的一种第一虚拟图案。如前参考图1的制造工艺所述的，在形成具有凸起部分3的电镀图案的器件 元件6、周边电极2、以及基板1上周边电极2与器件元件6之间的电镀虚拟图案 4之后，进行真空层压工艺。在图4中，为了方便起见，形成于一个器件元件6上 的电镀图案的凸起部分3的平面图案表示成正方形。实际上，该平面图案包括配线、 线圈导体和电极的图案，这些图案具有复杂的平面和截面配置。 周边环形电极2和虚拟图案4通过与在器件元件上形成的凸起部分3同时电镀来形成。虚拟图案4与凸起部分3a之间的距离L2被制成几乎等于凸起部分3a与凸起 部分3b之间的距离Ll。周边环形电极2的宽度被制成比常规的窄，以便设置虚拟图案4。由于这种配 置，所以抗蚀膜5的隆起峰值(抗蚀膜的最大厚度位置C)在周边环形电极2与虚 拟图案4之间产生。抗蚀膜5在靠近虚拟图案4的器件元件6的凸起部分3a之上 的高度差T近似等于抗蚀膜5在凸起部分3b上的高度差T。此外，抗蚀膜在凸起 部分3a的端部(位置G和J)上的厚度近似等于抗蚀膜在凸起部分3b的端部(位 置K和M)上的厚度。以下对虚拟图案4的配置进行描述。在图4(b)中，虚拟图案由矩形构成，这些矩形被排列成它们的纵向与周边环 形电极2的边缘线21平行。两个矩形被排列成与器件元件6相对应。虚拟图案4可被排列成其纵向垂直于周边环形电极2的边缘线21，如图5所 示。图案元件的数量并不限于两个。图案的矩形可用椭圆形替代，尽管未在图中示出。虚拟图案4可由可排列成图6所示栅格的正方形构成。除正方形之外，可由 圆形构成图案，尽管未在图中示出。虚拟图案可由具有任意其它排列的部分构成。 可以上述形状的任意组合形成图案。虚拟图案可通过如图7所示的、以与器件元件6相同的周期重复基本图案来 形成，即虚拟图案的间距L4等于器件元件的间距L3。这表示虚拟图案4具有与器 件元件6相同的重复周期。又如图8所示，虚拟图案4可具有与器件元件6的一部分或整个凸起部分相 同的配置，并且以与器件元件相同的周期迸行重复。结果，抗蚀膜5之下的图案类 似于虚拟图案4的区域和器件元件6的凸起部分区域两者。对于这种配置，虚拟图 案4承受基板周边区域中的抗蚀膜层压中的不连续条件的影响，并使得抗蚀膜层压 中的条件对于虚拟图案4内部的每个器件元件而言近似一致。因而，除虚拟图案4 之外，每个器件元件凸起部分上抗蚀膜5的高度差在整个基板1之上是均匀的，并 且防止在周边区域中的器件元件6上形成高度差。图8示出了电感器的器件元件6 的情形，其中"a"表示线圈导体，而"b"表示连接端子。在图8的虚拟图案中， 图案Dl和D2与器件元件6的图案的一部分是相同的；图案D3、 D4和D5与器 件元件6的整个图案是相同的；图案D6、 D7和D8与器件元件6的图案的一部分 是相同的。以与器件元件6相同的周期重复虚拟图案。提供虚拟图案带来有益的附加效果。在不具有虚拟图案的常规结构中，与周边环形电极2相邻的凸起部分3a的电镀图案倾向于形成为比内部凸起部分3b的电 镀图案薄。通过在如图4所示的周边环形电极2与凸起部分3a的这些否则将较薄 的电镀图案之间的区域中配置虚拟图案4，将使得获得与凸起部分3b的电镀图案 具有相同厚度的凸起部分3a的电镀图案成为可能，从而在所有器件元件中实现均 匀厚度的凸起部分。虽然在通过电镀形成虚拟图案4的情况中描述了示例l，但是虚拟图案并非必 须通过电镀来形成，而是也可通过蒸镀或溅镀来形成。此外，虚拟图案4可由树脂 构成。[示例2]图9(a)和9(b)示出了根据本发明形成绝缘膜的方法的第二实施例中的虚拟图 案的配置，其中图9(a)是绝缘膜形成于其上的基板的基本部分的横截面视图，而图 9(b)是基板的基本部分的俯视图。在此示例中绝缘膜是抗蚀膜5。虚拟图案10是权 利要求所述的一种第一虚拟图案。在此示例2中，虚拟图案10由替代示例1电镀的通孔构成。周边环形电极2 被制成较窄，以便在该周边环形电极2与器件元件6之间提供通孔的虚拟图案10。 在抗蚀剂5流入虚拟图案10的通孔的这个配置中，凸起部分3a之上抗蚀膜5的隆 起得到减小，从而使得与虚拟图案10的通孔相邻的器件元件6的凸起部分3a之上 的抗蚀膜5的高度差T近似等于凸起部分3b之上的抗蚀膜5的高度差T。虽然在图9(a)和9(b)中，虚拟图案10的一个通孔被配置成与相对于器件元件 6的周边环形电极2的边缘线平行，但是该通孔也可配置成与周边环形电极2的边 缘线垂直。通孔的数量可以是两个或多个。虚拟图案可由正方形且排列成栅格的通孔构成，尽管未在图中示出。除正方 形之外，通孔的形状可以是圆形。虚拟图案10可以是与器件元件6具有相同周期的重复图案，尽管未在图中示出。因为在示例2中抗蚀剂5流入通孔，所以与示例1中的距离相比，周边环形 电极2与器件元件6之间的距离可縮短。通过用凹坑替代通孔可实现相同的效果。
[示例3〗图10(a)和10(b)示出了根据本发明形成绝缘膜的方法的第三实施例中的虚拟 图案的配置，其中图10(a)是绝缘膜形成于其上的基板的基本部分的横截面视图， 而图10(b)是器件元件的基本部分的俯视图。在此示例3中，绝缘膜是抗蚀膜5。 周边环形电极(在图中未示出)形成于基板的周边区域中。虚拟图案(在图10(a) 和10(b)中未示出，但是类似于图4中的虚拟图案)形成于周边环形电极与器件元 件6之间。虚拟图案12是权利要求所述的一种第二虚拟图案。诸如线圈导体的平行四边形的六个凸起部分11形成于器件元件6上。虚拟图 案12形成于器件元件6的凸起部分11之外的侧面区域中。这六个凸起部分11 一 起对应于图4中的一个凸起部分3a或3b。如图10(a)的横截面视图所示，虚拟图 案12是一凸起，并且像器件元件6的凸起部分11 一样由电镀形成。虚拟图案12 被配置成与凸起部分11的边缘线22平行，并且具有近似四边形的形状。通过将虚拟图案12配置在器件元件6的端部区域中，由于增加了虚拟图案12 的体积，所以抗蚀膜5变得较厚，由此缓和了凸起部分11的电镀图案上抗蚀膜5 厚度的减小，该凸起部分11位于器件元件6的端部区域中。图10(a)中的抗蚀膜厚 度K2可被制成比图16中的抗蚀膜厚度P厚。抗蚀膜厚度T1 (图IO(IO)中)比T2 厚。图11示出了比器件元件6的凸起部分11的电镀图案短的虚拟图案12。较短 的虚拟图案12造成缺少虚拟图案的区域。然而，这些较短虚拟图案12也可抑制抗 蚀5的厚度的减小，因为器件元件6上的凸起部分11与相邻器件元件6上的虚拟 图案12之间的距离W2比器件元件6上的凸起部分11与相邻器件元件6上的凸起 部分11之间的距离Wl窄。然而，当存在足够的间隔时，提供长度与器件元件6 的端部区域上的凸起部分11相同的虚拟图案12是较佳的。图12示出了三角形的虚拟图案12，该虚拟图案12也具有与以上示例相同的 效果。图13示出了梯形的虚拟图案12，该虚拟图案12也具有相同的效果。 图14示出了由若干小梯形构成的虚拟图案12。这个虚拟图案也具有相同的效 果。当然，虚拟图案可由多个矩形构成。如果虚拟图案的较宽区域使得凸起部分 11的电镀部分局部厚度较薄从而引起问题，则通过由多个小块电镀构成的虚拟图 案可获得较好的结果。虚拟图案12可由多个近似四边形构成。
权利要求
1.一种形成绝缘膜的方法，包括在基板上真空层压绝缘有机材料的步骤，所述基板具有形成于所述基板的周边区域中的周边环形电极，以及形成于所述周边区域内部的器件元件，并且具有包括凸起部分的表面配置，其中第一虚拟图案形成于所述基板上的所述周边环形电极与所述器件元件之间的区域中。
2. 如权利要求1所述的形成绝缘膜的方法，其特征在于，所述绝缘有机材料是干膜抗蚀剂。
3. 如权利要求1或权利要求2所述的形成绝缘膜的方法，其特征在于，所述 第一虚拟图案是形成于所述基板上的电镀图案、形成于所述基板中的通孔图案、或 者由在所述基板的表面上挖出的凹坑形成的凹陷图案。
4. 如权利要求3所述的形成绝缘膜的方法，其特征在于，所述第一虚拟图案 是矩形图案或椭圆形图案，各个图案具有垂直或平行于周边环形电极的所述边缘线 的纵向，或者各个图案具有垂直和平行于周边环形电极的所述边缘线的纵向组合。
5. 如权利要求3所述的形成绝缘膜的方法，其特征在于，所述第一虚拟图案 是正方形图案或圆形图案。
6. 如权利要求5所述的形成绝缘膜的方法，其特征在于，所述第一虚拟图案 是由排列成栅格的正方形或圆形构成的图案。
7. 如权利要求4到6的任一个所述的形成绝缘膜的方法，其特征在于，所述 第一虚拟图案与所述器件元件之间的距离基本上等于形成于所述基板上的所述器 件元件之间的距离。
8. 如权利要求1或权利要求2所述的形成绝缘膜的方法，其特征在于，所述 第一虚拟图案由选自权利要求4到6中定义的所述图案的图案组合构成。
9. 如权利要求1或权利要求2所述的形成绝缘膜的方法，其特征在于，所述第一虚拟图案具有与所述器件元件的部分或整个图案相同的配置，并且所述第一虚 拟图案具有与形成于所述基板上的所述器件元件的重复周期相同的重复周期。
10. —种形成绝缘膜的方法，包括在基板上真空层压绝缘有机材料的步骤，所 述基板具有形成于所述基板上的器件元件并具有包括凸起部分的表面配置，其中第 二虚拟图案形成于所述器件元件的侧面区域中。
11. 一种形成绝缘膜的方法，包括在基板上真空层压绝缘有机材料的步骤，所 述基板具有形成于所述基板的周边区域中的周边环形电极和形成于所述周边区域 内部的器件元件，并具有包括凸起部分的表面配置，其中第二虚拟图案形成于所述 器件元件的侧面区域中。
12. —种形成绝缘膜的方法，包括在基板上真空层压绝缘有机材料的步骤，所 述基板具有形成于所述基板的周边区域中的周边环形电极和形成于所述周边区域 内部的器件元件，并具有包括凸起部分的表面配置，其中第一虚拟图案形成于所述 基板上的所述周边环形电极与所述器件元件之间的区域中，而第二虚拟图案形成于 所述器件元件的侧面区域中。
13. 如权利要求10到12的任一项所述的形成绝缘膜的方法，其特征在于，所 述绝缘有机材料是干膜抗蚀剂。
14. 如权利要求10或13的任一项所述的形成绝缘膜的方法，其特征在于，所 述第一虚拟图案进一步形成于所述基板上的所述周边环形电极与所述器件元件之 间的区域中。
15. 如权利要求10到14的任一项所述的形成绝缘膜的方法，其特征在于，所 述第二虚拟图案是形成于所述基板上的电镀图案。
16. 如权利要求15所述的形成绝缘膜的方法，其特征在于，所述电镀图案是 排列成与所述器件元件的所述侧面区域平行的矩形图案。
17. 如权利要求15所述的形成绝缘膜的方法，其特征在于，所述电镀图案为三角形或梯形。
18. 如权利要求15所述的形成绝缘膜的方法，其特征在于，所述电镀图案 由各自近似矩形的多个部分构成。
全文摘要
本发明的一个目的是提供一种形成绝缘膜的方法。该方法减少与周边电极相邻的器件元件之上抗蚀膜的高度差(隆起)，并限制器件元件端部的凸起部分上的抗蚀膜厚度的减小。在此方法中，虚拟图案4形成于周边环形电极2与器件元件6的凸起部分3a之间的区域中。根据这种方法，凸起部分3a上的抗蚀膜在位置G处的厚度被制成近似等于凸起部分3b上抗蚀膜在位置K处的厚度。
文档编号H01L21/31GK101131919SQ20071014221
公开日2008年2月27日 申请日期2007年8月20日 优先权日2006年8月21日
发明者佐藤启, 广濑隆之, 江户雅晴 申请人:富士电机控股株式会社