专利名称：纳米熔断器结构布置及其制造方法
技术领域：
本发明总体涉及纳米熔断器(nano-fuse)结构，并且更具体地涉 及包括纳米熔断器结构并具有对邻近器件或者其它结构的熔断器熔 断保护的布置。
背景技术：
随着电子电路尺寸的减小，对更高密度的有源和无源器件结构 的需求增加。已知各种纳米熔断器结构及其布置，例如包括可熔断 熔丝(link)，其具有约为_(±10%) 50nm且典型地约为20nm的最 大横截面直径。该熔丝包括一种或者多种导电材料，并且例如通过 在熔丝上流过过度电流而熔断。导电材料包括例如金属、金属硅化 物或者导电(例如，掺杂)半导体。图1示出了常规电可编程熔断 器(eFuse)布置的示意电路图，诸如连接至驱动晶体管的纳米熔断 器结构，其中Vdd大约3伏，并且其中大约4mA的电流I将会熔断 熔丝。
例如在下列文献中讲授了常规的或者公知的熔断器、eFuse或者 纳米熔断器结构布置2003年9月23日授权的美国专利No. 6,624,499 B2， Kothandaraman等人的SYSTEM FOR PROGRAMMING FUSE STRUCTURE BY ELECTROMIGRATION OF SILICIDE ENHANCED BY CREATING TEMPERATURE GRADIENT; 2003年8 月26日授权的美国专利No. 6,611,039 B2， Thomas C. Anthony的 VERTICALLY ORIENTED NANO-FUSE AND NANO画RESISTOR CIRCUIT ELEMENTS,以及2006年3月7日授权的美国专利No. 7,009,222 B2 , Chao-Hsiang Yang 的 PROTECTIVE METAL STRUCTURE AND METHOD TO PROTECT LOW-K DIELECTRICLAYER DURING FUSE BLOW PROCESS,这里通过参考将它们的全 部内容引入。
在熔断器熔丝熔断期间，金属或者其它颗粒材料(particulate material)从熔丝释放出(例如，熔断)，并且可能影响附近的器件 或者其它结构。而且，与熔断器熔丝接触的或者与其相距非常近的 材料会增加熔断或者断开熔断器熔丝所需的电功率或者电流。
用于实现熔断器熔丝熔断效果的几种公知布置包括例如授予 Yang的专利No. US 7,009,222 B2公开了护圈(guard ring )，其包括 围绕最上面金属间电介质(IMD)层中熔断器部分的金属互连结构； 以及授予Anthony的专利No. US 6,611,039 B2^^开了围绕绝缘插头 的纳米熔断器隔离物(spacer),该绝缘插头可以被拔出以提供用于 熔化的或者蒸发的熔断器材料进入的空间。例如，参见授予Anthony 的'039专利的第5栏，第1-8行。
尽管这些公知布置是有帮助的，但是从本发明人的角度来看， 这些公知布置并未被证明是完全满意的，因为本发明人认为例如熔
断器熔丝的将要熔断的部分与诸如低k电介质材料的各种材料保持 密切物理纟妾触。
除了诸如由于来自熔断器熔丝熔断或者断开期间释放出的颗粒 和其它材料的污染而影响所接触(例如，电介质)层的缺陷外，此 密切物理接触还影响熔断熔断器熔丝所需的功率或电流。
本发明人认为这些以及其它缺陷在本发明中得以克服。
发明内容
因此，本发明的首要目的是提供一种纳米熔断器结构布置，其 降低熔断或者断开熔断器熔丝所需的电功率或者电流。
本发明的另一目的在于提供一种纳米熔断器结构布置，其降低 由熔断器熔丝熔断释放出的材料引起的对围绕熔断器熔丝的器件或 者其它结构的不利影响。
本发明的另外目的在于提供制造以及操作这样的纳米熔断器结
构布置的方法。
本发明的前述目的和其它目的在这样的纳米熔断器结构布置中
实现，其包括其上形成有导电区域的半导体衬底；最大直径小于约 50 nm且最大长度小于约250 nm并形成在导电区域上的导电细长纳 米结构；具有与纳米结构的主要细长表面完全分隔开且完全围绕纳 米结构的主要细长表面的阻挡部分的阻挡层，阻挡部分和主要细长 表面之间的空间基本上由真空构成，并且近乎等距离分隔开，使得 导电细长纳米结构可以响应于可在其中流动的在从大约4jliA到大约 120pA范围内的电流而熔断。
在本发明的另 一个实施方式中，该空间基本上由诸如空气或者 惰性气体的流体构成，而不是基本上由真空构成。
本发明的实施方式包括纳米结构，其可以是纳米引线、纳米管 或者甚至用大马士革形成的导电体。纳米引线或者纳米管例如适当 地掺杂或者注入有诸如As、 P或者诸如Ni、 Ti或W的金属的导电 掺杂剂，和/或适当地设置(例如，镀覆)有诸如Ti、 Ta、 Ni或者W 的导电外层。
阻挡部分形成例如圆柱形空腔或者通孔。本发明的实施方式包 括纳米结构，其被置于空腔内导电区域上的大约中心位置并从该位 开。 、'… 一 '-' '、-
本发明还包括制造和操作纳米熔断器结构布置的方法。 有益地，由于纳米结构(诸如纳米引线或者纳米管)的主要部 分与周围阻挡层壁(例如电介质)通过基本上由真空或者适当绝缘 流体(例如，周围空气或者惰性气体)构成的空间分隔开，所以用 于熔断器熔丝熔断的功率或者电流的要求降低，并且对周围结构(例 如，电介质阻挡层)和任何邻近器件(例如，晶体管)的损害减轻。 但是，本发明人已经意识到美国专利申请公开No. US 2005/0104056 Al, 2003年6月18日提交、2005年5月19日乂>布的 Mizuhisa Nihei 的 ELECTRONIC DEVICE USING CARBON
ELEMENT LINEAR STRUCTURE AND PRODUCTION METHOD THEREOF,在此通过参考将其全部引入。Nihei的公开披露了一种 电子器件，其包括在过孔内部暴露的硅化物层上垂直生长的一个或
者多个碳纳米管。例如，参见Nihei的公开的图4C、第
段和第
段。
通过以下结合附图的详细说明，本发明的各种特征和方面将变 得更加明白，附图中
图1示出了常规半导体eFuse结构布置的一般示意电路图2A、 2B、 3A和3B是当执行用于制造根据本发明的如图12、 17和23所示的布置的最终实施方式的方法时形成的顺序中间结构 布置的顶部平面示意图和侧部剖面示意图4和图5是当执行用于制造根据本发明的布置的方法时形成 的又 一 个顺序中间结构布置的另外的侧部剖面示意图6A和图6B是根据本发明第一实施方式的又一个顺序中间结 构布置的另外的顶部平面示意图和侧部剖面示意图7、图8、图9、图10和图11是根据本发明第一实施方式的 另外的顺序中间结构布置的侧部剖面示意图12、图17和图23是分别根据本发明的第一、第二和第三实 施方式的最终结构布置；
图13、图14、图15和图16是根据本发明第二实施方式的顺序 中间结构布置的侧部剖面示意图18、图19、图20、图21和图22是根据本发明第三实施方式 的顺序中间结构布置的侧部剖面示意图；以及
图24是在熔断器熔丝熔断后的图12布置的侧部剖面示意图， 其中示出了颗粒材料或者熔断部分P。
具体实施例方式
现在转到附图，尤其转到图2至图12,所示为各种中间顺序结构布置的第一实施方式(图10、图11或者图12)。仅详细描述那 些理解本发明所需实施方式的特征或者方面。鉴于直接的说明和附 图，本领域技术人员容易知道并理解对于执行方法以及制造根据本 发明的布置有用的各种技术和工具。
在图2A和沿着线A-A截取的剖面视图(图2B)中，提供半导 体衬底10。衬底IO是体硅，但是可替代地是绝缘体上^圭(SOI)或 者其它合适的衬底。
在图3A和沿着线A-A截取的剖面视图(图3B)中，至少一个 MOS器件20以任何常规方式形成在衬底10上。MOS器件20包括 栅极叠层，该^H及叠层具有形成在置于衬底10上的栅极氧化物24 上的多晶硅栅才及22。可替代地，栅极22是金属栅极。隔离物26以 任意常规方式由电介质材料形成。器件20经历常规掺杂/注入以形成 源极导电区域S和漏极导电区域D以及扩展区(未示出)。
接着，器件20包括以任意常规方式在栅极22上和与MOS器件 邻近的导电区域中形成的硅化物接触28,在这种情况下，该MOS 器件是诸如NFET的MOSFET。另外的硅化物接触(未示出)可以 形成在诸如源;f及区域S的其它导电区域中。参见图4的侧部剖面示 意图。形成MOS器件20包括各种常规的、公知的且不需要进一步 讨论的步骤层沉积、刻蚀、掺杂(载流子引入)和硅化。关于MOS 或者CMOS器件制造的更多细节，可以参见例如2003年4月15日 授权的美国专利No. 6，548，877 B2, Yang等人的METAL OXIDE SEMICONDUCTOR FIELD EFFECT TRANSISTOR FOR REDUCING RESISTANCE BETWEEN SOURCE AND DRAIN;和2000年2月22 日授权的美国专利No. 6,028,339， Frenette等人的DUAL WORK FUNCTION CMOS DEVICE,在此通过参考将它们的全部内容引入。
接着，将共形绝缘层30沉积在如图5的进一步剖面示意图中所 示的中间结构布置上。 层30例如是诸如低k电介质(例如，具有小于约3.2的介电常 数)的绝缘体。例如，层30是SiCHO电介质材料，并用诸如PECVD 或者旋涂(spin-on)的任何常规技术进行沉积。
根据本发明，形成空腔或者通孔32使之穿过层30，并且在第一 实施方式中穿过硅化电接触28到达衬底10，如图6A的顶部平面视 图和侧部剖面视图(图6B)中所示。
空腔32例如通过刻蚀形成，诸如使用利用光致抗蚀剂掩膜(未 示出)的反应离子刻蚀(RIE)。在第一实施方式中，通孔32具有 近似圆柱体的形状、近似均匀的直径d和近似均匀的高度h。空腔 32的直径d选自直径范围从大约50 nm到大约100 nm。空腔32 的高度h选自高度范围从大约100nm到大约180 nm。
在图7中，示出将共形催化层40沉积在图6A和图6B中所示的 整个中间结构布置上。层40是例如Ti或者Ru，并且通过物理气相 沉积(PVD)、离子賊射或者原子层沉积(ALD)来进行沉积。PVD 是气相中的薄膜沉积工艺，其中源极材料在真空中物理地转移到衬 底IO和其它材料。衬底IO位于常规薄膜工艺设备(未示出)的适 当的腔室或者反应器中。层40在空腔32之外具有从大约5nm到大 约30 nm范围内的厚度以及在空腔32内具有从大约2 nm到大约10 nm的范围内的厚度。该厚度近似均匀。
接着，对图7中所示结构进行退火以在金属40和硅10具有直 接接触的位置11处形成金属硅化物。通过公知技术将层40的未反 应部分去除以形成图8的剖面示意图所示的种子部分42。层40的未 反应部分的去除通过例如使用含NH4OH和？1202的溶液进行选择性 湿法刻蚀来完成。
接着，在空腔32内形成并布置合适的纳米结构(例如，被进一 步处理以形成导电纳米引线50，的纳米引线50),以便可以响应于 可在纳米结构50，中流动的预定电流I而熔断。决定这种电流的因 素包括(i)纳米结构50'的组成、(ii)纳米结构的形状和尺寸(例如， 高度/长度和宽度/直径)、(iii)纳米结构的主要部分和非常相接近的 其它结构之间的空间关系，以及(iv)包括纳米结构50，的保持环境。 根据本发明的实施方式包含结构(例如，50')的主要部分MA (图11)的保持环境基本上由真空或者惰性流体构成，与纳米结构 的主要部分最邻近的结构是阻挡层(例如，30、 60)、接触28和衬 底10 (对于本发明的第一实施方式)。
再次返回图8，为了形成结构50，，将纳米引线50(例如，Si) 形成在空腔32中并完全地与形成空腔32的绝缘层30的周围壁31 分隔开。通过诸如在从400。C到600。C温度范围内，将图8的结构暴 露于含有诸如SiHU或者Si2H6的气体的硅一段合适的时间的公知技 术来形成纳米引线50。通过诸如在引线形成期间适当地掺杂该引线
或者引入其中来使引线50导电。对于Si纳米引线，典型的气体前体 包括那些通常用于Si层的CVD的气体前体，即Si2H6、 SiH4、 SiH2Cl2 和SiCl4，对它们的选择很大程度上依赖于所用的反应器以及所需的 催化生长和未催化生长的比率。可以添加掺杂剂气体，诸如硼烷 (B2H6)和磷烷(PH3)以控制纳米引线的电阻率。为了进一步的细 节，参见图9和图10以及以下的公开
a) Kawano等人的SELECTIVE VAPOR-LIQUID-SOLID EPITAXIAL GROWTH OF MICRO-SI PROBE ELECTRODE ARRAYS WITH ON-CHIP MOSFETS ON SI (111) SUBSTRATES, IEEE Transactions on Electron Devices,第51巻、第3期、2004年3月，第415-420页；
b) Yang等人的CATALYCTIC SYNTHESES OF SILICON NANO WIRES AND SILICA NANOTUBES, 2004年，4th正EE Conference on N扁technology，第448-450页；
c) Yung等人的ELECTROLESS PLATING OF NICKEL ON CARBON NANOTUBES FILM， 2005 Electronics Packaging Technology Gonfe認e，第636-638页；以及
d) Hoenlein等人的CARBON NANOTUBE APPLICATIONS IN MICROELECTRONICS, IEEE Transactions on Components and Packaging
Technologies,第27巻、第4期，2004年12月，第629-634页， 通过参考将这些公开的全部内容都在此引入。
导电纳米引线50，与衬底IO的导电区域(例如D)导电接触， 如图10所示。
接着，沉积诸如Si02或者SiCHO的另一个共形绝缘层60，并随 后在某种程度上去除层60以使得纳米引线50，的端部51暴露。该 去除通过化学机械抛光(CMP)或者其它常规去除技术完成，见图 11。在图U中，掺杂的和/或硅化的纳米引线50，具有主要细长部 分MA和次要细长部分MI。部分MA具有细长最外表面MAS,其 与阻挡层壁31近乎等距离(图12中的箭头dd)分隔开。由于在密 闭处理环境中(例如，未示出的半导体处理腔室)形成纳米引线结 构布置(例如图11)，所以完全围绕主要表面MAS的空间32，基 本上由真空或者诸如在合适压力下的惰性气体的其它期望的流体绝 缘体构成。惰性气体包括例如氩气、氮气或者氦气。
在图11中，根据本发明，形成并布置空腔32中纳米引线50， 的部分MA以响应于流过引线50，的阈值电流I而断开或者熔断， 该电流具有从大约4pA到大约120pA的范围内选出的大小。用于这 些电流的最终纳米引线50，的最外面尺寸是最大直径MAXD从大 约10nm到大约50nm的范围内选出，并且最大高度MAXH从大约 100 nm到大约250 nm的范围内选出。直径近似均匀；高度近似均匀。 当熔断时，纳米引线50，释放出颗粒或者熔化材料，这些颗粒或者 熔化材料包含在空腔32内而不影响器件20。鉴于直接的说明和附 图，形成并布置引线50'以及本发明的其它实施方式对于本领域技 术人员而言都是熟知的。
最后，在图12中，将金属导体70常规地形成为与端部51电接. 触。导体70例如是铜、鴒或者金属硅化物，并且通过电镀、化学气 相沉积或者离子賊射来形成。层80是层间电介质层，其包括SiCHO 并且使用常规CVD工艺或者旋涂方法沉积。层80典型地在形成导 体70前形成。在图13至图17中示出了制造本发明的第二实施方式，以及在 图18至图23中示出了制造本发明的第三实施方式。
根据第二实施方式，纳米结构是掺杂的和/或硅化的纳米管 CNT，。根据本发明的第三实施方式，纳米结构是金属或者金属合 金导体C。
根据第二实施方式，图13至图17示出了跟随图5所示结构之 后产生的结构。在此实施方式中，空腔321不延伸穿过硅化接触281， 如图13所示。碳纳米管CNT通过公知技术形成在接触281上(图 14)，并且随后通过公知技术进行掺杂和/或硅化(图15)。碳纳米 管的掺杂可以通过使用碱性金属，诸如但不限于Li、 Na、 K和Cs， 以及使用单 一 金属富勒烯封装镧系元素(mono-metallofullerene encapsulating lanthanide elements ),诸^口^旦不卩艮于Ce、 Nd、 Gd、 Dy 来实现，或者通过使用例如F的部分化学特质和/或^f吏用例如B和N 在碳纳米管的侧壁上进行替代掺杂来实现。也参见美国专利申请公 开No. US 2005/0167755 Al , Dubin等人的MICROCIRCUIT FABRICATION AND INTERCONNECTION,将其在此引入。沉积绝 缘体601(图16),并且随后进一步形成绝缘体801和金属布线701 (图17)。
根据第三实施方式，图18至图23示出了跟随图5所示结构之 后产生的结构。在图23中，纳米结构C是这样的导体，其具有从导 体的一端向导体的相对端变细的或者递减的最大直径，如所示。
尽管出于描述优选实施方式的目的，已经在此说明并且描述了 特定实施方式，但是本领域技术人员将理解到，在不脱离本发明范 围的情况下，为实现相同目的而计划的各种替代方案和/或等同实现 均可以替代所示出和描述的特定实施方式。本领域技术人员将容易 理解到，本发明可以用各种各样的实施方式实现。本申请意在覆盖 在此描述的实施方式的任何修改或者变体。因此，本发明显然仅由 权利要求和其等同方案所限制。
权利要求
1.一种纳米熔断器结构布置，包括半导体衬底，其上形成有导电区域；导电细长纳米结构，其具有在从大约10nm到大约50nm范围内的最大直径和在从大约100nm到大约250nm的最大长度，并且形成在所述导电区域上；阻挡层，其具有与所述纳米结构的细长外表面完全分隔开且完全围绕所述细长外表面的阻挡部分，所述阻挡层和表面之间的空间基本上由真空构成并且近乎等距离地分隔开，使得所述导电细长纳米结构可以响应于可流过所述纳米结构的在从大约4μA到大约120μA的范围内的电流而熔断。
2. 根据权利要求1所述的布置，所述导电细长纳米结构包括导 电纳米引线，并且所述近乎等距离的空间在从大约5 nm到大约20 nm的范围内。
3. 根据权利要求1所述的布置，所述导电细长纳米结构包括导 电掺杂剂。
4. 根据权利要求1所述的布置，所述外表面包括金属硅化物。
5. 根据权利要求1所述的布置，所述阻挡层包括电介质材料。
6. 根据权利要求1所述的布置，所述阻挡层包括基本上由SiCHO 构成的低k电介质材料。
7. 根据权利要求1所述的布置，所述阻挡层还包括设置在所述 空间之上的帽层。
8. 根据权利要求7所述的布置，所述导电细长纳米结构延伸至 所述帽层中。
9. 根据权利要求8所述的布置，所述帽层包括低k电介质材料。
10. 根据权利要求2所述的布置，所述导电纳米结构包括碳纳米 管，所述碳纳米管的外部表面层包括从由金属和金属硅化物组成的 组中选择的材料。
11. 根据权利要求IO所述的布置，所述外部表面层是从由Ni、 Co、 Pt或者Cu构成的组中选择的材料。
12. 根据权利要求8所述的布置，所述纳米结构完全延伸穿过所 述帽层。
13. 根据权利要求12所述的布置，还包括导电层，其设置在所 述帽层上并与所述纳米结构电接触。
14. 根据权利要求1所述的布置，所述电流不大于60pA。
15. —种纳米熔断器结构布置，包括 半导体衬底；电接触，其设置在所述衬底上；导电细长纳米结构，其形成在所述接触上，所述导电纳米结构具 有小于约20 nm的最大直径；保护阻挡层，其具有完全围绕所述导电纳米结构的最外面主要细 长部分的部分，所述阻挡层的所述部分包括电介质材料并与所述导 电纳米结构的细长部分的最外表面完全分隔开，所述纳米结构形成 并布置成使得所述纳米结构可以响应于可在其中流动的在从大约 4luA到大约120iuA的范围内的电流而熔断。
16. 根据权利要求15所述的布置，所述阻挡层还包括布置在所 述半导体衬底上的硅化物。
17. 根据权利要求15所述的布置，所述表面与所述电介质材料 之间的最小间隔在从大约5 nm到大约20 nm的范围内。
18. 根据权利要求1所述的布置，所述阻挡层和表面之间的空间 基本上由流体构成。
19. 一种熔断纳米熔断器结构的方法，包括 提供半导体衬底，其上形成有细长导电纳米结构，所述细长导电纳米结构的主要部分设置在由阻挡层的部分形成的空腔内并由所述 空腔围绕，所述纳米结构的主要部分与所述阻挡层的部分分隔开；使电流流过所述纳米结构，以便熔断所述空腔内纳米结构的至少 一部分，所述电流在从大约4pA到大约120pA的范围内，并且随后将所熔断的部分包含在所述空腔中。
20. —种形成纳米熔断器结构布置的方法，包括 提供半导体衬底；形成至少一个MOSFET器件，其具有在所述衬底上的栅极叠层； 在所述MO SFET器件的栅极叠层上和邻近所述MOSFET器件的 导电区域中都形成硅化接触以制得第 一结构布置； 在所述第一结构上设置第一绝缘层；形成穿过所述第 一绝缘层并穿过所述导电区域中的硅化接触到 达所述衬底的空腔，以制得第二结构； 在所述第二结构上设置催化层； 去除所述催化层以形成种子部分； 在所述空腔中形成纳米引线；在所述纳米引线上引入导电材料以制得第三结构布置； 在所述第三结构布置上设置第二绝缘层，使得所述空腔只含有所述纳米引线和基本上由真空构成的空间；去除所述第二绝缘层的一部分以将所述纳米引线的一端暴露，并且随后在所述一端处设置电导体，使得所述纳米引线可以响应于在从4ILiA到120 范围内的电流而熔断。
21.根据权利要求20所述的方法，所述去除催化层的步骤包括 选择性地刻蚀该层以形成所述种子部分。
全文摘要
纳米熔断器结构布置例如包括其上形成有导电区域的半导体衬底；其最大直径小于约50nm且最大长度小于约250nm的并形成在导电区域上的导电细长纳米结构；具有与纳米结构的细长外表面完全分隔开且完全围绕纳米结构的细长外表面的阻挡部分的阻挡层，该阻挡层和表面之间的空间基本上由真空构成，并且近乎等距离地分隔开，使得导电细长纳米结构可以响应于可在其中流动的在从大约4μA到大约120μA的范围内的电流而熔断。
文档编号H01L23/525GK101197346SQ20071018660
公开日2008年6月11日 申请日期2007年11月14日 优先权日2006年12月5日
发明者J·A·曼德尔曼, 杨海宁 申请人:国际商业机器公司