硅化钴膜形成方法和具有硅化钴膜半导体装置的制造方法

专利名称：：硅化钴膜形成方法和具有硅化钴膜半导体装置的制造方法
技术领域：
：本发明主要涉及半导体装置的制作，更准确地说，本发明涉及硅化钴膜的形成方法和具有硅化钴膜的半导体装置的制造方法。
背景技术：
：随着金属氧化物半导体(MOS)的栅电阻和源/漏接触电阻的增加，含有MOS晶体管的半导体器件的操作速度下降。因此，硅化膜被广泛应用来降低这些电阻。硅化钴膜，特别是二硅化一钴(CoSi2)膜，由于其低电阻(1618liDcm)、良好的热稳定性和随尺寸减少的薄片电阻(Rs)而尤其有用。硅化钴膜已被使用在静态随机存取存储器(SRAM)装置和需要高操作速度的逻辑器件中。如果在其上面形成有硅化钴膜的硅区表面存在氧化硅和氮化硅等杂质会使得硅化钴膜的特性不好。由于这个原因，在沉积硅化钴膜之前，通常先对村底表面进行湿式清洁并随后使用射频(RF)、;贱射进行蚀刻。然而，不幸的是，由于RF溅射蚀刻是使用氩离子(Ar+)的物理蚀刻过程，因此会产生衬底表面缺陷。另外，在RF溅射蚀刻过程中出现了二次賊射(resputtering)，这可能导致形成不好的硅化钴膜，在硅化钴膜中的有源区之间可能发生短路。图l是半导体器件的平面图，其中硅化钴膜在有源区之间造成短路。在图1中，参考标记3表示有源区，参考标记4表示阱区边界，参考标记5表示栅极，参考标记7表示栅极间隔层，参考标记llc表示硅化钴膜。如图所示，因为跨过阱区边界4连接邻近的有源区3，所以硅化钴膜llc是有缺陷的。图2是用于解释RF溅射蚀刻过程中二次溅射形成的视图，图3是显示由于二次賊射而形成的不好的硅化钴膜。图2和3是沿图1中线n-n，截取的剖视图。如图2所示，在RF溅射蚀刻10过程中，浅沟槽装置隔离区(STI)2的氧化物2a和/或间隔层(spacer)7的氮化物7a^皮二次溅射在有源区3或半导体装置的栅极5上。而且，有源区3的硅3a被二次溅射到间隔层7上。如图3所示，二次溅射的氧化物2a和氮化物7a使得形成在有源区3上的硅化钴膜11a和形成在栅极5上的硅化钴膜llb的厚度不均匀。而且，二次賊射的硅3a使得硅化钴膜llc沿着间隔层7的侧壁表面形成。这会导致如图1所示的有源区的短路。同时，参考图4,形成于衬底前表面上的钴膜11转化为硅化钴膜主要发生在栅极5a图案的边缘以及STI2与有源区3彼此连接的边缘。这个现象称为"边缘效应"，如图4中的参考标记13所示。边缘效应使得硅化钴膜lld的厚度增加，这反过来造成硅化膜的Rs的加载(loading)，使得很难调节Rs的值。进而，边缘效应可能在源/漏区8产生漏电流。这些缺陷在栅极临界尺寸(CD)减少到小于100nm时得到加强。如图4所示，在具有小CD的栅极5b处形成的硅化钴膜lie的厚度几乎是在具有较大CD的栅极5a形成的硅化钴膜lid的厚度的两倍。这在减少栅5b图案的长宽比方面带来限制，对后续工艺的工艺容限产生不利影响。
发明内容本发明提供一种形成具有良好特性的硅化钴膜的方法。本发明也提供一种形成硅化钴膜的方法，该硅化钴膜具有通过工艺参数的调整使薄片电阻的调节更容易的大工艺窗。本发明还提供一种使用硅化钴膜形成方法制造半导体器件的方法。根据本发明的一个方面，提供一种形成硅化钴膜的方法，该方法包括在具有绝缘区和含硅导电区的半导体衬底的表面形成含钴膜；在含钴膜上形成一个富含钛的覆盖膜来获得一个合成(resultant)结构，富含钛的覆盖膜的钛和其他元素的原子百分比比率超过1;以及对该合成结构进行退火使得含钴膜的钴和含硅导电区的硅彼此反应从而形成硅化钴膜。根据本发明的另一个方面，提供一种形成硅化钴膜的方法，该方法包括在具有绝缘区和含硅导电区的半导体衬底的表面形成含钴膜，含钴膜在一定的温度下形成，在该温度含钴膜的钴和含硅导电区的硅彼此反应从而形成由一硅化二钴或一硅化一钴构成的扩散抑制界面膜；在含钴膜上形成富含钛的覆盖膜来获得合成结构，富含钛的覆盖膜的钛和其他元素的原子百分比比率超过l;以及对合成结构退火，使得扩散抑制界面膜被转变成二硅化一钴膜，并且含钴膜的钴与含硅导电区的硅反应从而形成二硅化一钴膜。根据本发明的再一个方面，提供一种使用根据本发明的硅化钴膜的形成方法制造半导体器件的方法。在这种情况下，含硅的导电区可以是源/漏区或者形成在半导体衬底的有源区里/上的多晶硅栅极。本发明还提供一种形成硅化钴膜的方法，所述方法包括湿式清洁具有绝缘区和含硅导电区的半导体衬底的表面；在湿式清洁后的含硅导电区上形成一含钴膜，该含钴膜在一定的温度下形成，在该温度下含钴膜中的钴和含硅导电区中的硅彼此反应从而形成由一硅化二钴或一硅化一钴构成的扩散抑制界面膜；在含钴膜上面形成一富含钛的覆盖膜，该富含钛的覆盖膜的钛和其他元素的原子百分比比率超过1;在第一温度下进行初次快速热退火，使得扩散抑制面膜中的一硅化二钴被转化为一硅化一钴，以及含钴膜中的钴与含硅导电区中的硅反应，从而形成一硅化一钴膜；选择性地去除所述覆盖膜和在初次快速热退火中残留的没有反应的含钴膜；以及在高于第一温度的第二温度下进行第二次快速热退火，使得一硅化一钴膜转化为二硅化一钴膜。本发明还提供一种制造半导体装置的方法，该方法包括在半导体衬底上形成一定义一有源区的隔离区；在有源区上形成源/漏区和栅极，所述栅极具有侧壁间隔层并由掺杂有杂质的多晶硅制成；在衬底表面上形成一含钴膜；在含钴膜上形成一富含钛的覆盖膜以获得一合成结构，所述富含钛的覆盖膜具有大于1的钛/其他元素的原子百分比比率；以及退火该合成结构，使得含钴膜中的钴和栅极及源/漏区中的硅彼此反应，以形成硅化钴膜。本发明又提供一种制造半导体装置的方法，所述方法包括在半导体村底上形成一定义一有源区的隔离区；在有源区上形成一源/漏区和栅极，所述栅极具有侧壁间隔层并由掺杂有杂质的多晶硅制成；在半导体衬底表面上形成一含钴膜，该含钴膜在一定的温度下形成，在该温度下含钴膜中的钴与源/漏区及栅极中的硅彼此反应以形成由一硅化二钴或一硅化一钴构成的扩散抑制界面膜；在含钴膜上形成一富含钛的覆盖膜从而获得一合成结构，所述富含钛的覆盖膜的钛/其他元素的原子百分比比率大于1;以及退火该合成结构，使得扩散抑制界面膜被转化为二硅化一钴膜，并且含钴膜中的钴与源/漏区以及栅极中的硅反应以形成二硅化一钴膜。本发明再一种制造半导体器件的方法，该方法包括在半导体衬底上形成一定义一有源区的隔离区；在有源区上形成源/漏区和栅极，所述栅极具有侧壁隔离区并由掺杂有杂质的多晶硅制成；湿式清洁半导体衬底的表面；在半导体衬底表面上形成一含钴膜，该含钴膜在一定的温度下形成，在该温度下含钴膜中的钴与源/漏区以及栅极中的硅彼此反应以形成由一硅化二钴或一硅化一钴构成的扩散抑制界面膜；在含钴膜上面形成一富含钛的覆盖膜，该富含钛的覆盖膜的钛/其他元素的原子百分比比率超过1;在第一温度下进行初次快速热退火，使得扩散抑制界面膜被转化为一硅化一钴膜，并且含钴膜中的钴与源/漏区以及栅极中的硅反应，以形成一硅化一钴膜；选择性地去除覆盖膜和在初次快速热退火中残留的没有反应的含钴膜；以及在高于第一温度的第二温度下进行第二次快速热退火，使得一硅化一钴膜转化为二硅化一钴膜。从以下的详细描述中，并参考附图，本发明的上述和其他特征以及优点将会变得更加清楚，其中图1是显示了传统硅化钴膜形成方法造成的有源区之间短路的平面图；图2是用于解释传统硅化钴膜形成方法中发生的二次溅射的剖视图；图3是由于二次溅射形成的不良的硅化钴膜的剖视图；图4是用于解释源于传统的硅化钴膜形成方法的边缘效应，以及由于边缘效应引起的硅化膜的薄片电阻(Rs)的加载；图5是根据本发明一实施例的硅化钴膜的形成方法的流程图6A到6D是在图5所示的方法步骤中形成的中间结构的剖视图7是用于解释高温下钴膜的沉积过程中形成的界面膜的扩散抑制特性的剖视图8A和8B是根据本发明实施例的硅化钴膜的扫描电子显微照片(SEMs);图9A和9B是与图8A和8B所示的膜相对比的对照样品的硅化钴膜的SEMs;图IOA和IOB是显示根据本发明的实施例和根据传统方法的具有硅化钴膜的栅极的Rs值的曲线图11A是显示根据本发明的实施例和根据传统方法经过首次快速热退火(RTA)后的二次离子质谱测定(SIMS)结果的曲线图11B是显示根据本发明的实施例和根据传统方法经过选择性的湿式蚀刻后的SIMS结果的曲线图12是显示根据本发明的仅通过湿式清洁工艺进行预处理的测试样品的漏电流以及根据传统方法的通过湿式清洁工艺进行预处理并接着通过射频(RF)賊射进行蚀刻的对照样品的漏电流的曲线图13A是根据本发明实施例在高温下沉积钴膜后形成的样品的透射电子显微照片(TEM);图13B和13C显示了图13A中所示的通过高温沉积形成的界面膜的选区衍射(SAD)图案；以及图14是显示在根据本发明实施例在高温下沉积钴膜的情况下和根据传统方法沉积钴膜情况下的漏电流特性的曲线图。具体实施例方式本发明的实施例至少部分特征在于在先前形成的含钴(Co)膜上富含钛(Ti)膜的沉积。在覆盖膜中大量存在的Ti向钴膜和下方的含硅的膜(例如体硅膜或(多晶)硅膜)之间的界面扩散，以去除界面处的氧化物和氮化物。氧化物和氮化物的去除导致高质量的硅化钴膜。另外，本发明的一些实施例的特征还在于使用湿式预处理工艺，该工艺充分去除形成在打算形成硅化钴膜的表面上的自然氧化膜。不需要通过射频(RF)溅射蚀刻的预处理，因此氧化物、氮化物和/或硅的二次賊射得以避免。在这点上，如这里使用的一样，术语"湿式清洁被单独采用/执行，，表示RF溅射蚀刻在预处理过程中被省略了。再者，本发明的几个实施例的特征在于，在高温下形成钴膜以一卜偿边缘效应造成的用于形成硅化钴膜的小工艺窗。以下，通过示例，将描述在全CMOS(互补金属氧化物半导体)型SRAM(静态随机存取存储器)装置中的栅极和有源区上形成硅化钴膜的方法。图5是根据本发明一实施例形成硅化钴膜的方法的流程图。图6A到6D是利用图5所示的工艺步骤形成的中间产品的剖视图。参考图5和6A，首先，晶体管(Tr)被形成(步骤Sl)。具体地，在使用传统方法形成浅沟槽隔离(STI)区102后，一个N阱101和P阱(未示出)通过使用离子注入形成在P型硅衬底100上。接着，在衬底100上，形成具有厚度为110~130A的氧化膜和厚度为15002500A的多晶硅膜，随后进行图形化处理，形成栅极105和栅极氧化膜104。栅极氧化膜104可以通过使用化学气相沉积法(CVD)或者原子层沉积法(ALD)沉积例如氧化硅、氧化铪、氧化锌、氧化铝、氧化钽和氧化镧的氧化物形成。多晶硅制成的栅极105可以通过使用J氐压CVD(LPCVD)沉积4参有杂质的多晶珪形成。多晶硅可在掺入杂质的同时沉积，也可在沉积后掺入杂质。接着，进行离子注入形成轻度掺杂漏(LDD)区。NMOS晶体管的LDD106n通过注入例如As+的n型离子形成，PMOS晶体管的LDD106p通过注入例如BF2+的p型离子形成。然后，一个间隔层107被形成在栅极105的侧壁处。间隔层107可以是氮化硅膜或中间温度氧化物(MTO)膜和氮化硅膜的叠层结构。在间隔层107形成后，n+源/漏区108n通过注入例如As+的n型离子形成，p+源/漏区108p通过注入例如BF2+的p型离子形成。最后，形成了NMOS源/漏极(109n)和PMOS源/漏极(109p)。参考图5和6B，进行预处理步骤(步骤S2和S3，)。预处理步骤之后，含钴膜111被形成(步骤S3)并且富含钛的覆盖膜113被形成(步骤S4)。在预处理过程(步骤S2和S3，)中，杂质，例如形成在源/漏区109n、109p和栅极105上的自然氧化膜，和/或从间隔层107的形成中保留的氮化物颗粒被去除。对于预处理步骤，可以单独使用湿式清洁(步骤S2)或者和RF溅射蚀刻(步骤S3')—起使用。例如氧化物和氮化物的杂质也可以由于在RF溅射蚀刻后引起的二次溅射而产生。然而，如后面将要描述的那样，这些杂质通过在后续工序中形成的覆盖膜113中富含的Ti而被去除。RF溅射蚀刻能够根据需要有选择地进行。根据接下来的RF賊射蚀刻的进行与否，在湿式清洁中进行不同调整。在RF溅射蚀刻进行的情况下，湿式清洁可以被轻度进行。在另一方面，在RF溅射蚀刻被省略的情况下，进行湿式清洁以使得自然氧化膜等杂质被完全去除。在RF贼射蚀刻被省略的情况下，湿式清洁分两个步骤进行。湿式清洁的第一步骤分三步使用由去离子(DI)水稀释的氟化氢(HF)溶液(第一步)；使用氲氧化铵、双氧水(H202)、和水的混合溶液(也称SC1溶液)(第二步)；使用由DI水稀释的HF溶液。按100:1或者200:1稀释的HF溶液可以被用来作为稀释的HF溶液。第一步被进行大约10300秒，优选为大约150秒，第二步在4090摄氏度的温度下，优选为70摄氏度，进行大约160分钟，优选为30分钟，第三步进行大约10-300秒，优选为大约60秒。湿式清洁的第二步骤分为两步使用疏酸和H202的混合溶液(第一步)，使用由DI水的稀释HF溶液(第二步)。优选地，硫酸和H202的比例为6:1。100:1或者200:1的稀释HF溶液可以被用来作为稀释HF溶液。第一步在120摄氏度进行大约500-700秒，优选为600秒，第二步进行150-300秒，优选为250秒。在另一方面，在RF溅射蚀刻进行的情况下，在上述提到的两个湿式清洁步骤中的各步可以进行较短的时间。或者，湿式清洁可以只使用稀释的HF溶液进行。接下来，含钴膜111沿着衬底100的暴露的阶梯表面共形地形成(第三步S3)。含钴膜111可以是由100%的钴制成的纯钴膜或者钴合金膜制成。优选地，钴合金膜中包括原子百分比比率为20。/。或更少的选自钽(Ta)、锆(Zr)、钬(Ti)、镍(Ni)、铪(Hf)、钨(W)、柏(Pt)、4巴(Pd)、钒(V)、铌(Nb)和它们的混合物中的一种。含钴膜111通过溅射形成。含钴膜111的厚度根据栅极105的临界直径(CD)或者高度决定。例如，假如栅极的CD是100nm，最好形成厚度小于150A的含钴膜。含钴膜111可以在高于室温的温度下沉积。然而，优选在300-500摄氏度高温下沉积含钴膜111。当在高温下沉积含钴膜111时，如附图6B的放大圆中所示，含钴膜11中的钴与源/漏区109n、109p中的硅和栅极105中的多晶硅相反应，因此形成由一硅化二钴(Co2Si)或者一硅化一钴(CoSi)构成的界面膜115a。界面115a用于在接下来的退火工艺中抑制钴的扩散。后面将要对此进行详细描述。接下来，富含钛的覆盖膜113形成在含钴膜111上(步骤S4)。这里用到的术语"富含钛的覆盖膜"表示钛与其他元素的原子百分比比率大于1的膜。该富含钛的覆盖膜可以是从由钛/氮(N)原子百分比比率大于1的氮化钛膜、Ti/W原子百分比比率大于1的钛钨膜、纯钛膜和Ti/N原子百分比比率大于1的氮化钛膜的叠层结构、纯钛膜和Ti/N原子百分比比率小于1的氮化钛膜的叠层结构、纯钛膜和Ti/W原子百分比比率大于1的钛鴒膜的叠层结构、纯钛膜和Ti/W原子百分比比率小于1的钛鴒膜的叠层结构组成的组中选择的一种。富含钛的覆盖膜113也可以是由100%的钛构成的纯钛膜。覆盖膜113也通过溅射形成。例如，如果采用Ti/N原子百分比比例大于1的氮化钛膜，具有所需要组分比例的覆盖膜113可以通过沉积Ti耙同时调整供给溅射装置的氮气的流速来形成。覆盖膜113的功能将在后面加以描述。更好地，RF溅射蚀刻(步骤S3，)、含钴膜的形成(步骤S3)和富含钛的覆盖膜的形成(步骤SA在原处(in-situ)进行。参考图5和6C,具有含钴膜111和富含钛覆盖膜113的合成结构在低温下退火(步骤S5)。低温退火可以是在350-650摄氏度下进行的快速热退火(RTA)。在低温退火开始的时候，覆盖膜113中的钛首先有效去除与含钴膜111相接触的源/漏区109n和109p以及栅极105的上表面上的残留杂质。钛去除在含钴膜111形成之前进行的用于预处理的RF賊射蚀刻而产生的如氧化物、氮化物、硅等杂质。当RF溅射蚀刻被省略时，钛也去除在湿式清洁和形成含钴膜111之间的延迟时间中产生在衬底100的暴露表面上的杂质。这样一个延迟时间是因为湿式清洁和含钴膜的形成不是在原处进行而导致的。因此，富含钛的覆盖膜113用于防止低质量硅化钴膜的形成，否则通过RF溅射蚀刻产生的杂质将会导致低质量的硅化钴膜。另外，在单独使用湿式清洁预处理来防止杂质产生的情况下，即使衬底100的表面在湿式清洁后被长时间暴露在空气中，钛也能去除由于暴露而产生在衬底100表面的杂质。因此，用于在湿式清洁和含钴膜111形成之间的延迟时间的工艺窗可以增大。当钛有效地去除杂质时，含钴膜111中的钴向源/漏区109n、109p和栅极105扩散并与(多晶)硅反应，因而形成高质量的CoSi膜115b。同时，在300-500摄氏度形成含钴膜111时形成的由Co2Si或CoSi制成的扩散抑制界面膜115a用于减小钴的扩散速度，因此延緩硅化钴膜的形成。也就是，参考图7，组成扩散抑制界面膜115a的Co2Si或CoSi呈多晶相。由于这个原因，置于在界面膜115a上的含钴膜111中的钴仅仅能通过扩散路径200也就是多晶晶粒边界向衬底100扩散。在存在界面膜115a时扩散路径200的数量少于不存在界面膜115a时扩散路径250的数量。由于这个原因，在界面膜115a存在的情况下，较少的钴与硅反应。因此，Rs加载和由于边缘效应导致的漏电流的增加受到抑制。由于低温退火，界面膜115a的Co2Si被转变成CoSi。参考图5和6D，进行湿式蚀刻来有选择地去除通过低温退火仍然没有反应的覆盖膜113和含钴膜lll(步骤S6)。湿式蚀刻采用了硫酸和氩氧化铵的混合溶液或磷酸、乙酸、硝酸和11202的混合溶液来进行。接下来，进行高温退火(步骤S7)。由于高温退火，CoSi膜115b被转化为具有低电阻的CoSi2膜115c。与CoSi膜115b相比，CoSi2膜115c更加稳定并具有更低电阻。高温退火可以是在700-900摄氏度范围下的快速热退火(RTA)。参照图5-7描述的实施例与自对准硅化物工艺有关。当需要的时候，可以形成硅化物阻挡膜来保护不需要将钴进行硅化处理的区域。在动态随机存取存储器(DRAM)中，硅化膜仅仅形成在栅极上，以减少栅电阻并保持最佳的刷新。因此，硅化膜不在有源区上形成。对于近来在高性能和小芯片尺寸方面表现不佳的带逻辑的合并DRAM(MDL)，在外围电路和逻辑线路中，硅化膜被形成在有源区和栅极上或者形成在有源区的一部分和栅极上的一部分以减d、栅极和源/漏区的接触电阻或者薄片电阻。在另一方面，在存储单元阵列中，硅化膜仅被形成在栅极上以保持最佳的刷新。对于非易失性存储装置，硅化膜仅仅在栅上形成以防止由于随着图形密度增加栅极长度的减小而导致的电阻增加。另外，在需要的时候，可以仅在源/漏区上形成硅化膜以代替在栅极上形成硅化膜。因此，硅化物阻挡膜被用来仅仅暴露打算形成硅化膜的区域。硅化物阻挡膜的形成可以先于湿式清洁进行。至此，已经描述了在源/漏极上和栅极上形成的硅化钴膜。然而，需要指出的是硅化钴膜可以在任何由(多晶)硅制成的需要低电阻的导电区上形成。以下，参考非限制性的实施例对本发明加以更加详细地描述。第一实施例使用下述根据本发明的硅化钴膜的形成方法，根据110nm的设计标准，在半导体晶片衬底上制作6晶体管(6Tr)SRAM单元，从而制备测试样品。具有多晶硅栅极图案的带有侧壁间隔层和源/漏区的衬底的前表面(以下，称为"底层结构")通过使用SC1溶液和接下来的HF溶液进行湿式清洁。衬底通过使用氩(Ar)气利用RF溅射来蚀刻以便去除氧化膜到厚度为50埃，通过溅射来形成厚度为100A的钴膜，并且在一定氮气流速的情况下富含钛的氮化钛覆盖膜形成厚度为100A。RF溅射蚀刻，钴膜的形成，以及氮化钛覆盖膜的形成都在原处进行。根据卢瑟福背散射光语学(RBS)分析，在覆盖膜中Ti/N原子百分比比是3.33。初次RTA在450摄氏度下进行了90秒，覆盖膜和没有反应的钴膜通过疏酸和H202的混合溶液被去除，接着第二次RTA在800摄氏度下进行30秒。如此获得的CoSi2膜的扫描电子显微照片(SEMs)如图8A和8B所示。图8A是栅极的俯视图，图8B是被接触图形暴露的有源区的俯视图。同时，除了在85sccm氮气流速形成覆盖膜外，对照样品在上述工艺条件下制得。根据RBS分析，对照样品的覆盖膜的Ti/N原子百分比比率是0.89。对照样品的CoSi2膜的SEMs如图9A和9B所示。图9A是栅极的俯视图，图9B是有源区的俯^L图。经比净交测试才羊品的SEMs(图8A和8B)和对照才羊品的SEMs(图9A和9B)，通过使用根据本发明的富含钛的覆盖膜而形成的CoSi2膜展现出比那些通过使用富含氮的覆盖膜形成的CoSi2膜具有更好的形态。第二实施例在第一实施例中制备的测试样品和对照样品中的NMOS栅极和PMOS栅极的薄片电阻(Rs)被测试，其结果如图10A和10B所示。图IOA显示了NMOS栅极的Rs,图IOB显示了PMOS栅极的Rs。在图IOA和图10B中-〇-代表测试样品，_□_代表对照样品。如图IOA和图IOB所示，在测试样品展示了很低并且均匀的Rs分布的同时，对照样品展示了很高并且不一致的Rs分布。这个结果说明富含钛的覆盖膜有效地去除了氧化物、氮化物等存在于钴膜和源/漏区或栅的界面中的杂质。第三实施例以与第一实施例同样的方式制备测试样品和对照样品。经过初次RTA后和经过选择性的湿式蚀刻后的二次离子质量光谱分析(SIMS)被分别显示在图IIA和11B中。在图11A和11B中--和-T-代表测试样品，-〇-和-□-代表对照样品。如图IIB所示，测试样品(使用富含钛的覆盖膜)的表面比对照样品(使用富含氮的覆盖膜)的表面具有更高的钛含量，多达102倍。在图IIB中，深度为0微米的区域对应初次RTA前硅区的表面，以及同时，对应选择性的湿式蚀刻前的钴膜和硅化钴膜的界面。从钴向着硅区扩散时硅区被转化为硅化钴膜的事实和图11B的结果来判断，能发现大量的钛向着钴膜和源/漏区或者栅区之间的界面扩散，并随后有效去除所述界面处的杂质。第四实施例以除了在预处理过程中单独进行湿式清洁，也就是预处理不包括RF溅射蚀刻外，测试样品以与第一实施例中的测试样品相同的方法制备。湿式清洁通过使用200:1的稀释HF溶液进行150秒，使用SC1溶液处理30分钟，接着使用200:1的稀释HF溶液处理卯秒。在硅化钴膜形成后，p+/n结漏电流在PMOS中测试。作为对照样品，具有底层结构的衬底的前表面通过先后使用SC1溶液和HF溶液进行湿式清洁，以及通过在氩气中使用RP賊射进行蚀刻。于是，通过溅射形成一个厚度为100A的钴膜，并且在氮气的流速为85sccm时形成一个厚度为100A的富含氮的氮化钛覆盖膜。接下来进行的工艺与上述测试样品相同。p+/n结漏电流在PMOS中测试。测试出的漏电流如图12所示。在图12中-□-代表测试样品，-〇-代表对照样品。测试样品展示了增强的漏电流和均匀的漏电流分布。第五实施例在400摄氏度的高温下在硅衬底上沉积厚度为80A的钴膜，并且所获得的结构的透射电子显微照片(TEM)被显示在图13A中。如图13A所示，可以在钴膜和硅衬底之间看到一个厚度为20-28A的界面膜。为了确定形成的界面膜的类型，界面膜的选区衍射(SAD)图案被测试，其结果显示在图13B和13C中。可以证明通过高温沉积形成的界面膜由Co2Si和CoSi构成。第六实施例具有底层结构的硅衬底先后受到SC1溶液和HF溶液的处理，接着在氩气中通过RF溅射进行蚀刻。于是，在400摄氏度下沉积了厚度为100A的钴膜，并且沉积厚度为100A的富含钛的覆盖膜。接着，在450摄氏度时进行初次RTA90秒，覆盖膜和没有反应的钴膜使用硫酸和11202的混合溶液被去除，接着在800摄氏度下进行第二次RTA30秒。其结果是，制成测试一羊品1。测试样品2的制备除了初次RTA进行30秒外，其他都与测试样品1的制备相同。对照样品1除了钴膜在150摄氏度下沉积外，其他都与测试样品1的准备相同。对照样品2除了钴膜在150摄氏度下沉积外，其他都与测试样品2的准备相同。下面的表1给出了测试样品1和2以及对照样品1和2的导电区的Rs值。在对照样品i中，0.13微米栅极的Rs值小于0.65微米片册的Rs值。从这个结果可以看出随着栅的CD减少，硅化钴膜的厚度增加。因此，可以预料当栅的CD减少到不到100nm时，这种现象将会加强。对比对照样品1和2,当初次RTA的持续时间由90秒减少到30秒时，根据CDRS值的变化减少。然而，减少比率是可以忽略的。表1薄片电阻(Rs)(Q/sq.)<table>tableseeoriginaldocumentpage19</column></row><table>CD:临界尺寸比较对照样品1和测试样品1，可以看到当根据本发明在高温下(400摄氏度)沉积钴膜时，Rs值的变化随着CD而显著减少，因此使硅化膜的Rs的加载最小化。这个结果证明了通过高温沉积产生的硅化钴界面膜可作为扩散抑制膜。比專交测试样品1和2，当初次RTA的持续时间由90秒减少到30秒时，0.13微米栅的Rs值大于0.65微米栅的Rs值。这个结果说明即使栅的CD减少到不足lOOnm，硅化膜的Rs的加载也能够通过调整沉积温度和RTA的延续时间得到解决。也就是，这意味着根据本发明在高温下形成硅化钴膜的方法提供了很大的工艺窗。第七实施例在第六实施例中制备的测试样品1和对照样品1的漏电流特性受到测试，其结果显示在图14中。在图14中-□-代表测试样品l，-〇-代表对照样品1。测试样品1相对于对照样品1表现出显著提高的漏电流特性。在测试样品1的有源区和STI边缘区形成厚度为300~360A的硅化钴膜，而在对照样品1的有源区和STI边缘区深深地形成厚度为370700A的硅化钴膜。这些事实证明了在高温钴沉积情况下形成的硅化钴界面膜有效地抑制了钴扩散到含硅的导电区。从上述描述中明显看到，本发明提供了一种硅化钴膜的形成方法。根据这种方法，覆盖膜以富含钛的膜的形式形成并且产生杂质的RF溅射蚀刻可被省略。因此，防止了由在钴膜和含硅导电区之间的界面处的杂质导致的低质量的硅化钴膜的形成。此外，用于形成硅化钴膜的反应速度可以通过使用在高温下形成钴膜时形成的界面膜来调整。因此，由边缘效应产生的用于形成硅化钴膜的小工艺窗被有效解决了。虽然本发明特别地参考示意性的实施例被加以显示和描述，但本领域技术人员应能理解的是，在不脱离所附权利要求中的限定的本发明的精神和范围的情况下，其中在形式和细节上可以做出各种变化。权利要求1.一种形成硅化钴膜的方法，所述方法包括在具有绝缘区和含硅导电区的半导体衬底的表面上形成含钴膜，该含钴膜在一定的温度下形成，该温度使得含钴膜中的钴与含硅导电区中的硅彼此反应从而形成由一硅化二钴或一硅化一钴构成的扩散抑制界面膜；在所述含钴膜上面形成富含钛的覆盖膜来获得一合成结构，所述富含钛的覆盖膜具有超过1的钛/其他元素的原子百分比比率；以及退火该合成结构，使得所述扩散抑制界面膜被转化为二硅化一钴膜，并且所述含钴膜中的钴与含硅导电区中的硅反应从而形成二硅化一钴膜。2.如权利要求l所述的方法，其中所述覆盖膜是从由纯钛膜、钛/氮原子百分比比率大于1的氮化钛膜、钛/鵠原子百分比比率大于1的钛钨膜、纯钛膜和钛/氮原子百分比比率大于1的氮化钛膜构成的叠层结构、纯钛膜和钛/氮原子百分比比率小于1的氮化钛膜构成的叠层结构、纯钛膜和钛/鴒原子百分比比率大于1的钛钩膜构成的叠层结构以及纯钛膜和钛/钨原子百分比比率小于1的钛鴒膜构成的叠层结构所组成的组中选择的一种。3.如权利要求2所述的方法，其中所述覆盖膜是具有大于1的钛/氮原子百分比比率的氮化钛膜。4.如权利要求2所述的方法，还包括在所述含钴膜形成前，消除形成在所述含硅导电区上的自然氧化膜和杂质的至少一种的预处理步骤。5.如权利要求4所述的方法，其中所述预处理步骤包括湿式清洁所述半导体衬底的表面；以及通过射频溅射蚀刻湿式清洁后的半导体衬底的表面。6.如权利要求4所述的方法，其中所述预处理步骤中没有使用射频溅射蚀刻。7.如权利要求6所述的方法，其中所述预处理步骤包括使用由去离子水稀释的HF溶液湿式清洁半导体衬底的表面；使用氢氧化铵、11202和水的混合溶液湿式清洁半导体衬底的表面；以及使用由去离子水稀释的HF溶液湿式清洁半导体衬底的表面。8.如权利要求6所述的方法，其中所述预处理步骤包括使用硫酸和H202的混合溶液湿式清洁半导体衬底的表面；以及使用由去离子水稀释的HF溶液湿式清洁半导体衬底的表面。9.如权利要求2所述的方法，其中所述含钴膜是纯钴膜，或者是含有原子百分比比率为20%或更小的从由钽、锆、钛、镍、铪、鴒、粕、4巴、钒、铌及它们的混合物所组成的组中选择的一种的钴合金膜。10.如权利要求2所述的方法，其中所迷扩散抑制界面膜在300~500摄氏度的温度下形成。11.如权利要求2所述的方法，其中所述退火包括在第一温度下进行初次快速热退火，使得扩散抑制界面膜中的一硅化二钴转化为二硅化一钴膜，并且含钴膜中的钴和含硅导电区中的硅反应，形成一硅化一钴膜；选择性地去除所述覆盖膜和在初次快速热退火中残留的没有反应的含钴膜；以及在高于第一温度的第二温度下进行第二次快速热退火，使得一硅化一钴膜转化为二硅化一钴膜。12.如权利要求11所述的方法，其中所述第一温度的范围是350~650摄氏度，所述第二温度的范围是700900摄氏度。13.—种形成硅化钴膜的方法，所述方法包括湿式清洁具有绝缘区和含硅导电区的半导体衬底的表面；在湿式清洁后的含硅导电区上形成一含钴膜，该含钴膜在一定的温度下形成，在该温度下含钴膜中的钴和含硅导电区中的硅彼此反应从而形成由一硅化二钴或一硅化一钴构成的扩散抑制界面膜；在含钴膜上面形成一富含钛的覆盖膜，该富含钛的覆盖膜的钛和其他元素的原子百分比比率超过1;在第一温度下进行初次快速热退火，使得扩散抑制面膜中的一硅化二钴被转化为一硅化一钴，以及含钴膜中的钴与含硅导电区中的硅反应，从而形成一硅化一钴膜；选择性地去除所述覆盖膜和在初次快速热退火中残留的没有反应的含钴膜；以及在高于第一温度的第二温度下进行第二次快速热退火，使得一硅化一钴膜转化为二硅化一钴膜。14.一种制造半导体装置的方法，所述方法包括在半导体衬底上形成一定义一有源区的隔离区；在有源区上形成一源/漏区和栅极，所述栅极具有侧壁间隔层并由掺杂有杂质的多晶硅制成；在半导体衬底表面上形成一含钴膜，该含钴膜在一定的温度下形成，二钴或一硅化一钴构成的扩散抑制界面膜；在含钴膜上形成一富含钛的覆盖膜从而获得一合成结构，所述富含钛的覆盖膜的钛/其他元素的原子百分比比率大于1;以及退火该合成结构，使得扩散抑制界面膜被转化为二硅化一钴膜，并且含钴膜中的钴与源/漏区以及栅极中的硅反应以形成二硅化一钴膜。15.如权利要求14所述的方法，其中所述覆盖膜是从由纯钛膜、钛/氮原子百分比比率大于1的氮化钛膜、钛/鴒原子百分比比率大于1的钛钨膜、纯钛膜和钛/氮原子百分比比率大于1的氮化钛膜构成的叠层结构、纯钛膜和钛/氮原子百分比比率小于1的氮化钛膜构成的叠层结构、纯钛膜和钛/鵠原子百分比比率大于1的钛钨膜构成的叠层结构以及纯钛膜和钛/钨原子百分比比率小于1的钛鴒膜构成的叠层结构所组成的组中选择的一种。16.如权利要求15所述的方法，其中所述覆盖膜是钛/氮原子百分比比率大于1的氮化钛膜。17.如权利要求15所述的方法，还包括在含钴膜形成前，去除形成在源/漏区和栅极上的自然氧化膜和杂质的至少一种的预处理步骤。18.如权利要求17所述的方法，其中所述预处理步骤包括湿式清洁半导体衬底的表面；以及通过射频溅射蚀刻湿式清洁后的半导体衬底的表面。19.如权利要求17所述的方法，其中所述预处理步骤中没有使用射频賊射蚀刻。20.如权利要求19所述的方法，其中所述预处理步骤包括使用由去离子水稀释HF溶液湿式清洁半导体衬底的表面；使用氢氧化铵、&02和水的混合溶液湿式清洁半导体衬底的表面；以及使用由去离子水稀释HF溶液湿式清洁半导体衬底的表面。21.如权利要求19所述的方法，其中所述预处理步骤包括使用硫酸和H202的混合溶液湿式清洁半导体衬底的表面；以及使用由去离子水稀释HF溶液湿式清洁半导体衬底的表面。22.如权利要求15所述的方法，其中所述含钴膜是纯钴膜，或者是含有原子百分比比率为20%或更小的从由钽、锆、钛、镍、铪、钨、柏、4巴、钒、铌及它们的混合物所组成的组中选择的一种的钴合金膜。23.如权利要求15所述的方法，其中所述扩散抑制界面膜在300-500摄氏度的温度下形成。24.如权利要求15所述的方法，其中所述退火包括在第一溫度下进行初次快速热退火，使得扩散抑制界面膜中的一硅化二钴转化为一硅化一钴，并且含钴膜中的钴与源/漏区以及栅极中的硅反应，从而形成一硅化一钴膜；选择性地去除覆盖膜和在初次快速热退火中残留的没有反应的含钴膜；以及在高于第一温度的第二温度下进行第二次快速热退火，使得一硅化一钴膜转化为二硅化一钴膜。25.如权利要求24所述的方法，其中所述第一温度的范围为350~650摄氏度，所述第二温度的范围为700-900摄氏度。26.—种制造半导体器件的方法，该方法包括在半导体衬底上形成一定义一有源区的隔离区；在有源区上形成源/漏区和栅极，所述栅极具有侧壁隔离区并由摻杂有杂质的多晶硅制成；湿式清洁半导体村底的表面；在半导体衬底表面上形成一含钴膜，该含钴膜在一定的温度下形成，在该温度下含钴膜中的钴与源/漏区以及栅极中的硅彼此反应以形成由一硅化二钴或一硅化一钴构成的扩散抑制界面膜；在含钴膜上面形成一富含钛的覆盖膜，该富含钛的覆盖膜的钛/其他元素的原子百分比比率超过1;在第一温度下进行初次快速热退火，使得扩散抑制界面膜被转化为一硅化一钴膜，并且含钴膜中的钴与源/漏区以及栅极中的硅反应，以形成一硅化一钴膜；选择性地去除覆盖膜和在初次快速热退火中残留的没有反应的含钴膜；以及在高于第一温度的第二温度下进行第二次快速热退火，使得一硅化一钴膜转化为二硅化一钴膜。全文摘要本发明公开硅化钴膜的形成方法和具有硅化钴膜的半导体装置的制造方法。在含硅导电区上有一含钴膜，并且一富含钛的覆盖层形成在含钴膜上。其中所述覆盖层是钛/氮原子百分比比率大于1的氮化钛层。对该合成结构进行退火，使得含钴膜中的钴和含硅导电区中的硅彼此反应，从而形成一硅化钴膜。当在高温下形成硅化钴膜的时候，也形成一扩散抑制界面膜。文档编号H01L21/28GK101179019SQ20071019962公开日2008年5月14日申请日期2003年10月17日优先权日2002年10月17日发明者具景谟,具滋钦,朴惠贞申请人:三星电子株式会社