专利名称：改进的晶体管构装结构的制作方法
技术领域：
本实用新型涉及一种晶体管构装结构，尤其涉及一种利用导接件减 短焊线所需长度，使其稳固且便于堆栈构装芯片的改进的晶体管构装结 构。
背景技术：
电子构装(electronic packaging)是将已制作完成的集成电路与 其它相关的电子组件，共同连接于一系统中，并维持合宜的环境，以发 挥此系统设计的功能。电子构装有提供「电能的传送」、「讯号的传递」、
「热的去除」与「机械承载及保护」等四种主要的功能，构装形式若依 封装的材料进行区分，分为塑料构装(plastic packaging)与陶瓷构装
(ceramic packaging);若是依照印刷电路板上连接的型式区分，则可 分为引脚穿过印刷电路板的插件式组件(pin-through hole device), 与引脚不穿过印刷电路板而是焊接在其表面的表面黏着组件(surface mount device)。 一般常见的塑料构装中，二边边缘引脚(peripheral type)型式的DIP (dual in-line package)属于针插孔组件、SOP (small out-line package)、 SOJ (small out-line package J-leaded)、 四边 边缘引脚的QFP (quad flat package)与面型式(area type)的BGA (ball grid array)皆属于表面黏着组件，其中的球栅数组构装(ball grid army， BGA)由于是利用整个面的引脚连接，因此所能发挥效益更佳， 被业界广泛的采用；
一般球栅数组构装包括多个呈数组方式排列的焊球植设于基板的另 一侧，其与接设有芯片与焊线的一侧相对，该焊球是作为输入/输出
(i叩ut/oiitput， 1/0)端，借之以使载设于封装件中的芯片得与外界装 置如印刷电路板(printed circuit board, PCB)呈电性连接关系；但 半导接件封装件的高度包括用以包覆芯片与焊线的封装体的厚度、基板 厚度、焊球高度，而使整体封装尺寸难以縮小；因此为能有效縮小半导接件封装尺寸，遂有开窗式(window-type) 封装件，其如
图1所示， 一半导接件芯片a借由胶黏剂f接置于基板b 的上表面，且遮覆于基板b的开孔g，该芯片a并借由多个穿通于开孔 g中的焊线c电性连接至基板b的下表面，同时，芯片a与焊线c分别 被上封装体e及下封装体e所包覆，且多个焊球d植设于基板b下表面 上为设有下封装体e的区域。
然而，为了配合现今信息社会，使用者均追求高速度、高质量、多 功能性的电子商品，因此就产品外观而言，电子商品的设计也倾向轻、 薄、短、小的趋势设计，因此系统化概念导入电路设计中，使单颗芯片 可以具备多重功能，以节省配置在电子产品中的芯片数目，因此亦发展 出多芯片模块(皿lti-chip module, MCM)的封装设计概念、芯片尺寸 构装(chip scale package, CSP)的封装设计概念以及堆栈型多芯片封 装设计概念，如图2及图3所示的现有球栅数组封装示意图所示，是于 上述的一般开窗式封装件的芯片a上表面设置胶黏剂f ，并设置其上堆 栈第二芯片a，该第二芯片a上表面中央是接置焊线c，该焊线c是由 第二芯片a两侧弯折延伸并向下接置基板b ，则下封装体e是依旧包覆 芯片a及芯片a下表面的焊线c ，而上封装体e是包覆芯片a 、第二芯 片a以及第二芯片a上表面的焊线c，运用原理相同，是完成图3的四 层芯片a堆栈设计，如此可将芯片堆栈而使功能增加或提升；
然而，此种现有堆栈型多芯片封装设计最底层芯片以上的芯片皆是 利用上表面焊线与基板连接，而为使焊线连接基板，因此焊线势必朝向 芯片两侧弯折，并延伸至芯片外缘再次向下弯折，如此使焊线经过多次 弯折、距离延长，焊线整体结构随之脆弱，使得注塑封装体时容易毁坏 焊线，造成不良率提高；且由于为符合縮小封装设计的需求，芯片与芯 片间的空间势必相对狭隘，如此空间压縮焊线与芯片接置，当芯片不断 堆栈累加时，上层芯片更容易使下层焊线于堆栈过程中造成毁损；
故，针对上述现有封装结构所存在的问题点，如何开发一种结构更稳 固，使用效果更佳的创新结构，实为消费者殷切企盼，亦是相关业者须 努力研发突破的目标及方向。
有鉴于此，本发明人本于多年从事相关产品的制造开发与设计经验，针对上述的目标，详加设计与审慎评估后，终于研制成一确具实用性的
本实用新型。
实用新型内容
本实用新型所要解决的主要技术问题在于，克服现有技术存在的上 述缺陷，而提供一种改进的晶体管构装结构，其可达到焊线结构稳固、 多层次堆栈构装、及提升良率的功效。
本实用新型解决其技术问题所采用的技术方案是
一种改进的晶体管构装结构，其特征在于包括一底层芯片、 一上封 装体、 一下封装体、以及一基板，该基板朝上端面是设为第一表面，该 基板朝下端面是设为第二表面，其中该基板中央部分是穿设有一开孔， 该基板第一表面是接设底层芯片，该底层芯片中间部分朝下端面接设有 焊线，该底层芯片的焊线是穿设于开孔中与基板呈电性连接；该底层芯 片上是至少皆设有一上层芯片，该上层芯片朝上端面内侧是接设有焊线， 而该上层芯片朝上端面外侧接设有导接件，该上层芯片内侧的焊线是与 导接件呈电性连接，而该导接件外侧亦接设有焊线，该导接件外侧的焊 线与基板呈电性连接；该上封装体是接设包覆于基板第一表面，该上封 装体包覆基板朝上端面的所有构件，包含底层芯片、上层芯片、上层芯 片内侧的焊线、导接件以及导接件外侧的焊线；该下封装体是接设包覆 于基板第二表面，该下封装体包覆开孔、以及底层芯片朝下端面的焊线； 借由该上层芯片内侧焊线电性连接导接件，该导接件外侧的焊线电性连 接基板，如此，使上层芯片与基板电性连接，借此使上层芯片堆栈于底 层芯片上，达到有效堆栈封装芯片、较佳焊线连接方式的功效。
前述的改进的晶体管构装结构，其中基板第二表面设有多个焊球， 该焊球围绕于基板的开孔周缘，并呈数组方式排列。
前述的改进的晶体管构装结构，其中下封装体底部端面与第二表面 间的最大高度，是小于焊球与第二表面的最大高度。
前述的改进的晶体管构装结构，其中焊球主要由锡构成。
前述的改进的晶体管构装结构，其中基板为双面印刷电路基板 (Double Side PCB Substrate)。
前述的改进的晶体管构装结构，其中底层芯片的作用面是朝下方端面设置。
前述的改进的晶体管构装结构，其中上层芯片的作用面是朝上方端 面设置。
前述的改进的晶体管构装结构，其中底层芯片与基板第一表面间设 有黏接层，且该底层芯片与上层芯片间亦设有黏接层，该上层芯片与导 接件间亦设有黏接层，借由该黏接层结合底层芯片与基板、底层芯片与 上层芯片、以及上层芯片与导接件。
前述的改进的晶体管构装结构，其中黏接层由绝缘物质构成，借此 使该黏接层所结合的构件彼此间不呈电性连接。
本实用新型的有益效果是，其可达到焊线结构稳固、多层次堆栈构装， 提升良率的功效。以下结合附图和实施例对本实用新型进一步说明。 图1是现有技术单层芯片装设示意图。
图2是现有技术二层芯片堆栈装设示意图。 图3是现有技术四层芯片堆栈装设示意图。
图4是本实用新型改进的晶体管构装结构二层芯片堆栈装设示意图。 图5是本实用新型改进的晶体管构装结构多层芯片堆桟装设示意图。 图中标号说明
1 基板 11 第一表面 12第二表面 121下封装体
2 底层芯片 3 上层芯片
3 2第二上层芯片3 3第三上层芯片 5 焊线 6 焊球 b 基板 c 焊线 e 封装体 f 胶黏剂
具体实施方式
本实用新型是有关于一种改进的晶体管构装结构，请参照图4所示， 其包括一上封装体111、 一下封装体12 1、 一基板1，该基板1朝 上端面设为第一表面l 1，该基板1朝下端面设为第二表面1 2，其中
111上封装体
1 3 开孔
3 1导接件
4 黏接层 a 芯片
d 焊球 g 开孔该基板1为双面印刷电路基板1 (Double Side PCB Substrate), 且该基板l中央部分是穿设有一开孔l 3，该开孔l 3可为方形、圆形、 椭圆形、波浪形等可据以实施的态样，该基板l第一表面l l的开孔l 3外周缘设有黏接层4，该黏接层4是由绝缘物质构成，该基板l第一 表面1 1是借由黏接层4结合一底层芯片2 ;
该底层芯片2的作用面是朝向第一表面1 1，亦即该底层芯片2的 作用面是朝向下方端面，该底层芯片2朝下端面位于基板1的开孔1 3 内的中间部分是电性连接有焊线5 ，该底层芯片2的焊线5是穿设于开 孔l 3中与基板1呈电性连接，该底层芯片2朝上端面亦设有绝缘的黏 接层4 ，该底层芯片2朝上端面是利用黏接层4结合一上层芯片3 ;
该上层芯片3的作用面是朝向上方端面，该上层芯片3朝上端面内 侧的中央部分是定义一区域，该上层芯片3朝上端面中央区域是电性连 接有焊线5，且该上层芯片3中央区域外周缘设有绝缘的黏接层4，该 上层芯片3是利用朝上端面的黏接层4结合有导接件3 1 ，该上层芯片 3内侧中央区域的焊线5与导接件3 l呈电性连接，而该导接件3 l外 侧亦电性连接设有焊线5，该导接件3 l外侧的焊线5弯折并向下延伸 与基板1呈电性连接，如此该上层芯片3是借由中央区域的焊线5连接 导接件3 1，并借由导接件3 l连接导接件3 l外侧的焊线5，再利用 焊线5与基板1呈电性连接，则使该上层芯片3间接与基板1呈电性连 接；
该上封装体1 1 1是接设包覆于基板1第一表面1 1 ，该上封装体 1 1 1包覆基板1第一表面1 1朝上端面的所有构件、包含底层芯片2 、
黏接层4 、上层芯片3 、上层芯片3内侧的焊线5 、导接件3 1以及导
接件31外侧的焊线5;
该下封装体1 2 1是接设包覆于基板1第二表面1 2 ，该下封装体 1 2 1是包覆开孔1 3 、以及底层芯片2朝下端面的焊线5 ，且该基板 l第二表面l 2设有多个焊球6，该焊球6主要是由锡构成，该焊球6
是围绕于基板l的开孔l 3周缘，并呈数组方式排列，该下封装体l 2 1底部端面与基板1第二表面1 2间的最大高度，是小于焊球6与第二
表面l 2的最大高度，使基板l第二表面l 2的焊球6突出于下封装体12 1，以便于焊球6作为半导接件3 1构装的输入/输出 (input/output， I/O)端；
借由该上层芯片3朝上端面内侧中央区域的焊线5电性连接导接件
3 1 ，该导接件3 1外侧亦电性连接有焊线5 ，该焊线5是朝外弯折并 朝下延伸电性连接基板1 ，如此，是使该上层芯片3间接与基板1电性 连接；又，该底层芯片2朝下端面中央部分位于基板1开孔1 3处是电 性连接有焊线5 ，该焊线5是朝外侧弯折电性连接基板1第二表面1 2 ， 且该基板l为双面印刷电路基板l ，如此，是使该上层芯片3、底层芯 片2堆栈设置，并使该上层芯片3 、底层芯片2皆与基板1电性连接， 达到有效率堆栈封装芯片，且焊线5结构更加稳固的功效。
请参照图5所示，欲进行多层芯片堆栈时，是于前述结构的上层芯 片3上再继续堆栈一第二上层芯片3 2，利用该第二上层芯片3 2朝下 端面是覆设有黏接层4，该第二上层芯片3 2朝下端面的黏接层4与上 层芯片3中央区域并非连接而有空隙，使该上层芯片3朝上端面内侧中 央区域的焊线5 、以及上层芯片3朝上端面的导接件3 1外侧焊线5不 与第二上层芯片3 2直接接触亦不呈电性连接，达到该上层芯片3与第 二上层芯片3 2绝缘的效果；该第二上层芯片3 2的作用面亦朝上方端 面设置，而该第二上层芯片3 2朝上端面亦相同于上层芯片3于内侧中 央区域电性连接有焊线5，且该第二上层芯片3 2中央区域外周缘设有 黏接层4，该黏接层4结合导接件3 l于第二上层芯片3 2上，该导接 件3 l外侧电性连接有焊线5，并使焊线5朝外弯折并朝下延伸电性连 接基板l，则该第二上层芯片3 2电性连接中央区域焊线5，该第二上 层芯片3 2中央区域的焊线5电性连接外周缘导接件3 1 ，该导接件3
1外侧亦电性连接焊线5，该导接件3 l外侧的焊线5朝下电性连接基 板1 ，如此，使该第二上层芯片3 2间接电性连接基板1 ，达到第二上 层芯片3 2与上层芯片3绝缘，并分别与基板l电性连接的功效；利用 相同原理，使该第三上层芯片3 3亦堆栈于第二上层芯片3 2上，该第 三上层芯片3 3的作用面亦朝上方端面设置，且该第三上层芯片3 3朝 下端面设有黏接层4，使第三上层芯片3 3与第二上层芯片3 2不呈电 性连接，而该第三上层芯片3 3亦电性连接基板1 ，如此，该底层芯片2 、上层芯片3 、第二上层芯片3 2 、第三上层芯片3 3皆彼此绝缘且 独立电性连接基板1 ，并利用上封装体1 1 1将基板1第一表面1 1以 上所有构件封装，达到多层堆栈构装的功效。
以上所述，仅是本实用新型的较佳实施例而已，并非对本实用新型 作任何形式上的限制，凡是依据本实用新型的技术实质对以上实施例所 作的任何简单修改、等同变化与修饰，均仍属于本实用新型技术方案的 范围内。
综上所述，本实用新型在结构设计、使用实用性及成本效益上，完 全符合产业发展所需，且所揭示的结构亦是具有前所未有的创新构造， 具有新颖性、创造性、实用性，符合有关新型专利要件的规定，故依法 提起申请。
权利要求1.一种改进的晶体管构装结构，其特征在于包括一底层芯片、一上封装体、一下封装体、以及一基板，该基板朝上端面是设为第一表面，该基板朝下端面是设为第二表面，其中该基板中央部分是穿设有一开孔，该基板第一表面是接设底层芯片，该底层芯片中间部分朝下端面接设有焊线，该底层芯片的焊线是穿设于开孔中与基板呈电性连接；该底层芯片上是至少皆设有一上层芯片，该上层芯片朝上端面内侧是接设有焊线，而该上层芯片朝上端面外侧接设有导接件，该上层芯片内侧的焊线是与导接件呈电性连接，而该导接件外侧亦接设有焊线，该导接件外侧的焊线与基板呈电性连接；该上封装体是接设包覆于基板第一表面，该上封装体包覆基板朝上端面的所有构件，包含底层芯片、上层芯片、上层芯片内侧的焊线、导接件以及导接件外侧的焊线；该下封装体是接设包覆于基板第二表面，该下封装体包覆开孔、以及底层芯片朝下端面的焊线；借由该上层芯片内侧焊线电性连接导接件，该导接件外侧的焊线电性连接基板，如此，使上层芯片与基板电性连接，借此使上层芯片堆栈于底层芯片上。
2. 根据权利要求l所述的改进的晶体管构装结构，其特征在于 所述基板第二表面设有多个焊球，该焊球围绕于基板的开孔周缘，并呈 数组方式排列。
3. 根据权利要求2所述的改进的晶体管构装结构，其特征在于 所述下封装体底部端面与第二表面间的最大高度，是小于焊球与第二表 面的最大高度。
4. 根据权利要求2所述的改进的晶体管构装结构，其特征在于 所述焊球主要由锡构成。
5. 根据权利要求l所述的改进的晶体管构装结构，其特征在于-所述基板为双面印刷电路基板。
6. 根据权利要求l所述的改进的晶体管构装结构，其特征在于 所述底层芯片的作用面是朝下方端面设置。
7. 根据权利要求l所述的改进的晶体管构装结构，其特征在于 所述上层芯片的作用面是朝上方端面设置。
8. 根据权利要求l所述的改进的晶体管构装结构，其特征在于 所述底层芯片与基板第一表面间设有黏接层，且该底层芯片与上层芯片 间亦设有黏接层，该上层芯片与导接件间亦设有黏接层，借由该黏接层 结合底层芯片与基板、底层芯片与上层芯片、以及上层芯片与导接件。
9. 根据权利要求8所述的改进的晶体管构装结构，其特征在于所述黏接层由绝缘物质构成，借此使该黏接层所结合的构件彼此间不呈 电性连接。
专利摘要一种改进的晶体管构装结构，包括一上封装体、一下封装体、一基板，其中该基板中央部分是穿设有一开孔，该基板第一表面是借由黏接层结合一底层芯片；该底层芯片朝下端面是电性连接有焊线，该焊线是穿设于开孔中与基板呈电性连接；该上层芯片朝上端面中央区域是电性连接有焊线，该上层芯片的焊线是与导接件呈电性连接，而该导接件外侧是亦电性连接设有焊线并向下延伸与基板呈电性连接；该上封装体是接设包覆于基板第一表面；该下封装体是接设包覆于基板第二表面，且该基板第二表面设有若干焊球；如此是可达到焊线结构稳固、多层次堆栈构装，提升良率的功效。
文档编号H01L25/00GK201311930SQ20072030505
公开日2009年9月16日 申请日期2007年12月7日 优先权日2007年12月7日
发明者白金泉, 资重兴 申请人:利顺精密科技股份有限公司