专利名称：芯片元件的制作方法
技术领域：
本发明涉及在电介质基板上构成电路图案的芯片元件。
背景技术：
—直以来，作为芯片元件的制作方法，公知有一种在电介质基板上 印刷感光性导电膏，通过曝光、显影，形成高精度的电路图案的光刻法。 (参照专利文献1)
以光刻法来形成电路图案的芯片元件，电路图案对电介质基板的粘合 强度弱，并且由于热的和力学的原因，曾引起电路图案的脱落。 一旦在电 路图案中产生脱落，会使电路图案的导通受损，因此引发芯片元件可靠性 降低的问题。因此，为了防止电路图案的脱落，并改善对于湿度，温度，力学损 伤的耐环境性，按照覆盖电介质基板和电路图案的方式涂布绝缘体糊，通 过焙烧来形成绝缘层(玻璃层)是周知的技术。这种技术，用比电路图案对 电介质基板的粘合强度更大的绝缘层覆盖电路图案，可防止电路图案的脱 落。
专利文献l:特开2001—210541号公报 —般，构成绝缘层的绝缘体和构成电路图案的导体的线膨胀系数不 同。而且，绝缘体与构成电介质基板的电介质的线膨胀系数也不同。因此， 当用绝缘层覆盖芯片元件的时候，由于热处理时的热应力，会在绝缘层留 下应力。而且， 一旦因包含在绝缘体糊上的树脂剂的燃烧等而产生的气体 的气泡残留在绝缘层内，则会在这个气泡的附近残留大的应力。
当残留应力作用于电路图案时，会招致电路图案的变形及电路图案 的部分剥落。由此，芯片元件的电气特性将恶化。尤其当在高频频带使用 元件时，频率特性变化大，难以得到所期望的频率特性。而且，因每个产
品(芯片元件)的电路图案的变形和电路图案的部分剥落位置等的偏差，会 产生产品间的电气特性和频率特性等的偏差，从而引发合格率的低下。因此，本发明的目的是提供一种与以往相比降低了电路图案的变形
和部分剥落的芯片元件。
发明内容
(1)本发明是一种半导体芯片，具备电介质基板和覆盖上述电介质 基板的主面的第1绝缘层，并在上述电介质基板和上述第1绝缘层的层间 设置电路图案，在上述第l绝缘层上具备不含导电体的孔。
由于在第1绝缘层上设置不含导电体的 L，因此在第1绝缘层的焙 烧时产生的气体从孔中逃出，从而减少焙烧后的孔附近的气泡数和大小。 而且，因第1绝缘层的焙烧和其后的热处理而产生的第1绝缘层的变形被 孔吸收，残留在第l绝缘层的应力会变小。因此，从第l绝缘层作用到电 路图案的应力也将变小。由此，电路图案的变形会比原来减少，会抑制电 路图案的部分剥落。 (2)本发明，具备将上述第1绝缘层的整个面覆盖的第2绝缘层。
在这个构成中，通过设置第2绝缘层，从而将从上述第l绝缘层的 上述孔露出的电路图案及第1绝缘层覆盖。因此，会提高电路图案和第l 绝缘层的耐环境性。 (3)而且，本发明中的上述孔是在与上述电路图案的边界以内一侧 相对的位置配置的。在这个构成中，将上述孔设置到与电路图案相对的位置，会有效地 降低残留在第l绝缘层电路图案附近的应力和气泡。而且，用孔的外沿部 盖住电路图案的边沿部，可防止从电路图案外侧的边界部分往电路图案内 侧产生的电路图案的剥落。 (4)而且，本发明的芯片元件是把多个上述孔沿上述电路图案的延 伸方向排列的。在该构成中，可将第l绝缘层的变形沿着电路图案降低。 (5)另外，本发明的芯片元件为，在上述电路图案的边界以内一侧
具有电极非形成部，并通过上述电极非形成部，使上述电介质基板和上述
绝缘层连接。 —般地，与构成第1绝缘层的绝缘体和构成电介质基板的绝缘体之 间的粘合强度相比，构成第1绝缘层的绝缘体和构成电路图案的导体的之 间的粘合强度差。因此，在电路图案的内侧设置电极非形成部分，从而可 使电路图案的内侧分布大粘合强度，从而有效地抑制电路图案的剥落。 (6)而且，本发明的芯片元件，至少在上述电介质基板和上述第1 绝缘层的侧面设置了侧面电极。 —般在设置侧面电极时，是在对电介质基板焙烧第l绝缘层之后， 进行侧面电极的焙烧。因此，在侧面电极的焙烧时，对第1绝缘层施加热 应力。但是，采用本发明的结构，即使在设置侧面电极时，也可以抑制电 路图案的变形和剥落。 (7)另外，本发明的芯片元件是根据上述电路图案构成了带状线型 共振器的共振线路。 —般在带状线型共振器，因电路图案的变形和剥落而引起的共振特 性的变动大。因此，采用本结构，可以抑制包含带状线型共振器的芯片元 件共振特性的变动。根据本发明，可以提供一种降低电路图案的变形和剥落的芯片元 件。而且，可以防止产品间的电气特性和频率特性等的偏差和合格率的低 下。
图1为表示芯片元件一例的立体图。
图2是该芯片元件的分解立体图。
图3是该芯片元件的3面图。
图4是说明该芯片元件的制造工序的图。
图5是说明芯片元件的其他构成的图。
1-电介质基板，2-第l玻璃层，3-第2玻璃层，4， 5-侧面电极， 12-电路图案，13-下面电极，14， 15， 24， 25， 34， 35-侧面电极图案， 16-端子电极，31，32-伸出电极，100-芯片元件，101-绝缘性母基板，131-圆形电极，H-孔
最佳实施方式关于本发明第1实施方式的芯片元件，参照各图进行明。在此，用 图中所示的正交坐标系(X-Y-Z轴)来说明。图1是芯片元件100的外观图。 该图(A)是将芯片元件100的正面朝左前侧配置的立体图。该图(B)是使芯 片元件100从图(A)的状态以Y轴为中心旋转180度的立体图。
在本实施方式中说明所采用的芯片元件100是长方体状的芯片滤 波元件。将长方形平板状电介质基板1的上主面侧用第1玻璃层2覆盖， 将第1玻璃层的上主面侧用第2玻璃层3覆盖。在电介质基板1和第1玻 璃层2的层间设置带状线共振器的电路图案(未图示)，构成滤波器。关于 电路图案的构成将在后面叙述。该芯片元件100是一种实现GHz频段的滤波特性的小型芯片元件， 电介质基板1的基板厚度(Z轴尺寸)是500pm，第1玻璃层2的厚度(Z轴 尺寸)是15 30,，第2玻璃层3的厚度(Z轴尺寸)是15~30,,芯片元件 100的外形尺寸的X轴尺寸是约9.5mm, Y轴尺寸是约2.2mm, Z轴尺寸是 约0.56mm。电介质基板1是由酸化鈦等的陶瓷电介质构成的相对介电常数110 的基板。另外，第1玻璃层2是由结晶性Si02以及硼硅酸玻璃等绝缘体构 成。该第1玻璃层2是由光刻法形成的。而且，通过调整组成，实现与构 成电介质基板1的电介质的线膨胀系数大致相同的线膨胀系数，并使电介 质基板1和第1玻璃层2之间的热应力小。第2玻璃层3，使结晶性Si02及硼硅酸玻璃等绝缘体中含有A1203 等无机颜料。在这里，通过使第2玻璃层3里含有无机颜料，而使第2玻 璃层3具有遮光性。由于有遮光性，从而能在表面上印上产品名等(未图 示)。此外，第2玻璃层3也适合进行压纹状的印字。而且，也可以使第 2玻璃层3和第1玻璃层2含有易吸收紫外线的颜色的无机颜料。通过提 高紫外线的吸收效率，从而易实现采用光刻法的细微图案的成形。但是， 需注意的是，根据无机颜料的种类，所定的线膨胀系数会实现不了。而且，电介质基板l，第1玻璃层2，第2玻璃层3的各自组成及尺寸，可在考 虑必要的滤波特性和耐环境性以及电介质基板与玻璃层之间的粘合度等 后，适当设定即可。在第2玻璃层3的上主面，形成多个伸出电极31A 31F,32A 32E。 伸出电极31A 31F， 32A 32E是在后述侧面电极的印刷时，在主面伸出的 电极。根据印刷条件，也有可能不形成这些电极。而且，在芯片元件100 的背面，当印刷侧面电极时也会伸出电极。在背面伸出的电极是与下面电 极13和端子电极16A, 16B —体化的。由于在基板l的上主面层叠着玻璃层2和玻璃层3，可防止伸出电 极31A 31F， 32A 32E在主面图案的不需接续部分短路。而且，通过玻璃 层2和玻璃层3，可提高元件100对来自外部的力学原因和使用时的热原 因方面的耐环境性能。在电介质基板1的下主面，设置着下面电极13和端子电极16A， 16B。下面电极13是在安装基板上安装芯片元件100时，连接在节点电位 上的。而且，端子电极16A， 16B是把芯片元件100安装在安装基板时， 连接在高频信号入出力端子上的。下面电极13设置在电介质基板1的下 主面侧的约整个面，端子电极16A， 16B，分别在接近左侧面的两个角落 附近与下面电极13分离而配置。下面电极13和端子电极16A， 16B是将 导体膏通过网板等印刷并焙烧而成的，厚度(Z轴方面)约15pm的电极。
在芯片元件100的右侧面和左侧面，分别设置有侧面电极4A 4F, 侧面电极5A 5E。侧面电极4A 4F和5A 5E将在电介质基板1和第1玻 璃层2的层间设置的电路图案(未图示)和下面电极13或端子电极16A， 16B 导通。这些电极的厚度(X轴尺寸)约15pm，而且是从电介质基板1的下 主面向第2玻璃层3的上主面架设并延伸在Z轴方向的长方形状，并且是 用网板印刷等方法印刷并焙烧而成的。侧面电极4A 4F分别与伸出电极 3仏 31F和下面电极13导通。而且，侧面电极5B 5D分别与伸出电极 32B 32D和下面电极13导通。侧面电极5A， 5E分别与伸出电极32A， 32E和端子电极16A， 16B导通。此外，也可以不设置侧面电极4A 4F， 5A 5E而设置贯通电介质基板1的过孔，将电路图案与下面电极13或与 端子电极16A， 16B导通。
其次，芯片元件100的分解立体图，如图2所示，芯片元件100的 三面图如图3所示。图3(A)是上主面图，图3(B)是主视图，图3(C)是右视图。首先，说明电介质基板1的构成。在电介质基板1的右侧面，设置着构成侧面电极4A 4F的侧面电 极图案14A 14F。而且，在左侧面，设置着构成侧面电极5A 5E的多个 侧面电极图案15A 15E。而且，在电介质基板1的上主面侧，形成着电 路图案12A 12G。电路图案12A 12G分别是电极厚度(Z轴尺寸)约6pm 的银电极，是釆用感光性银膏的光刻法形成的电极。电路图案12A 12G 分别构成1/4波长共振器。电路图案12A是银电极。具体来说，是平行地形成两个长方形电 极，并且在电介质基板1的上主面的右侧面连接的形状。而且，两个长方 形电极，是将将侧面电极图案14A， 14B分别以相同的宽度延伸在上主面 的形状。这两个长方形电极分别与下面电极13 —起构成微型带状线共振 器。这些长方形电极，经由侧面电极图案14A， 14B与下面电极13导通， 从而相互间梳状线耦合(comb line couple)。电路图案12A的两个带状线 型共振器中正面一侧的带状线型共振器，通过侧面电极图案"A使开放端 侧与端子电极16A导通。电路图案12G也是与电路图案12A大致相同形状的银电极。即，平 行地形成两个长方形电极，并且在电介质基板1的上主面的右侧面一侧连 接的形状。而且，两个长方形电极，是将侧面电极图案14E， 14F分别以 相同的宽度延伸在上主面的形状。这两个长方形电极分别与下面电极13 一起构成微型带状线共振器。这些长方形电极，分别经由侧面电极图案 14E， 14F与下面电极13导通，从而相互间梳状线耦合。电路图案12G的 两个带状线型共振器中背面侧的带状线型共振器，通过侧面电极图案15E 使开放端侧与端子电极16B导通。电路图案12B 12F分别为长方形银电极，与下面电极13—起构成 微型带状线共振器，电路图案12C， 12E分别通过侧面电极图案14C，14D 与下面电极13导通。电路图案12B， 12D， 12F分别通过侧面电极图案15B， ,15C， 15D与下面电极13导通。电路图案12A 12G的Y轴方向的电极尺寸(线路宽度)和Y轴方向 的配置间隔(线路间隔)，是为了实现所需要的频率特性调节而成的。线路 宽度和线路间隔未必相等。在这里，两端以外的带状线的线路宽度约 1000,电路图案12A的两个微型带状线共振器相互间梳状线耦合。电路 图案12A的背面侧的微型带状线共振器，与电路图案12B的微型带状线 共振器叉指式耦合(interdigital coupling)。电路图案12B的微型带状线共 振器，与电路图案12C的微型带状线共振器叉指式耦合。电路图案12C 的微型带状线共振器，与电路图案12D的微型带状线共振器叉指式耦合。 电路图案12D的微型带状线共振器，与电路图案12E的微型带状线共振器 叉指式耦合。电路图案12E的微型带状线共振器，与电路图案12F的微型 带状线共振器叉指式耦合。电路图案12F的微型带状线共振器，与电路图 案12G的正面一侧的微型带状线共振器叉指式耦合。电路图案12G的两 个微型带状线共振器相互间梳状线耦合。因此，这个芯片元件构成具备9段共振器的带通滤波器。此外，电 路图案12A 12G的形状依据于产品规格。各图案可以是依据产品规格的 任何形状。而且，除了滤波器外，也可适用与多种结构的电路图案。尤其 是，利用根据电路图案产生的共振的元件，例如，应用于滤波元件，平衡 转换器元件(balun)，振荡元件，LC共振元件等为佳。
其次，说明第1玻璃层2的构成。在第1玻璃层2的右侧，设置着构成侧面电极4A 4F的侧面电极 图案24A 24F。而且，在左侧，设置着构成侧面电极5A 5E的侧面电极 图案25A 25E。而且，在这个第1玻璃层2，分别在对应于设置在电介质基板1的 电路图案12A 12G的位置上，备有多个孔H。这个第1玻璃层2是由感 光性玻璃膏的光刻法形成的，通过采用感光性玻璃膏，能够形成由曝光而 产生的孔H。在此，在各电路图案(带状线)的各个长度方向，排列着3个 孔H 。而且，各孔H，从主面一侧看去，是长宽尺寸比电路图案的宽度 方向尺寸1000|jm更小的约800pm的正方形，并在四角附有R。各孔H 配置在从电路图案的宽度方向的两边缘分别距离约100fjm处，用外侧玻
璃盖住电路图案的宽度方向边缘。在此实施方式的芯片元件100中，由于将设有孔H的第1玻璃层2 层叠并粘合在电介质基板1上，使孔H附近的气泡(未图示)变小，变少。 而且，电路图案附近的应力变小。因此，保持电介质基板1和电路图案 12A 12G之间的粘合。而且，提高电路图案12A 12G对于湿气，温度， 力学损伤等的耐环境性能。不管第1玻璃层2的厚度如何，本发明的构成 效果都等同。此外，孔H的形状并不局限于是正方形，也可以是正方形以 外的矩形，圆形，多角形。此外，在未设置孔H时，如果电路图案在宽度方向的尺寸为约 400pm以上，则第1玻璃层2和电介质基板1间的粘合强度将特别变小， 难以实现芯片元件100的滤波特性。但通过如本发明那样应用孔H，便可 实现芯片元件100的滤波特性。
其次，说明第2玻璃层3的构成。第2玻璃层3是通过玻璃膏的网板印刷和焙烧而形成的，具有遮光 性的玻璃层。在其右侧面，设置有构成侧面电极4A 4F的侧面电极图案 34A 34F。在左侧面，设置有构成侧面电极5A 5E的多个侧面电极 35A 35E。并且，在上主面形成有伸出电极31A 31F， 32A 32E。使该第 2玻璃层3具有遮光性，从而能向表面印字。而且，由于不能从表面看到 电路图案等，会提高保密性。由以上这样的电介质基板l、第1玻璃层2和第2玻璃层3，构成 本实施方式的芯片元件100。因为按照覆盖电路图案12A 12G的方式形成 第1玻璃层2和第2绝缘层，因此构成对湿气、温度、和力学损伤等的耐 环境性能高的芯片元件。而且，通过设置多个孔H，从而减少芯片元件100 中的电路图案的变形和剥落。其次，说明芯片元件100的制作工序。图4是在制造工序各阶
段中说明芯片元件100的图。在芯片元件100的制作工序中，
(A)首先，在绝缘性母基板101的上主面侧，经过采用光刻法的印刷、 曝光、显影，形成感光性玻璃膏的图案，并焙烧，从而形成银电极的电路 图案12。而且，在下主面侧采用网板印刷形成导电体膏的图案，并焙烧，
从而形成下面电极13和端子电极(未图示)。 (B)其次，在绝缘性母基板IOI的上主面侧，经过采用光刻法去印 刷、曝光、显影，形成感光性玻璃膏的图案，并焙烧，从而形成第1玻璃 层2。在曝光时，除了孔H的位置以外进行紫外线的照射，并在显影时， 把孔H位置的玻璃膏洗净，除去。在焙烧时，焙烧气体将从孔H逃出， 而在各孔附近，即在电路图案12A~12G的附近发生的气泡将会被抑制。 而且，感光性剥离膏的膨胀会被孔H吸收。因此，在其后的硬化时产生的 应力会减少。 (C)其次，在第1玻璃层2的上主面侧，采用网板印刷来堆积玻璃 膏，并焙烧从而形成第2玻璃层3。在焙烧时，第1玻璃层2因热压力会 膨胀，但第1玻璃层2的膨胀会孔H吸收。因此，因该热压力而生成的应 力会降低。 (D)其次，从如上述构成的电介质母基板101切割出多个芯片元件 歸。 (E)最后，对于芯片元件IOO的侧面，采用网板印刷形成银膏的图 案，并焙烧，从而形成侧面电极4， 5。在焙烧时，第1玻璃层2因热压力 会膨胀，但是第1玻璃层2的膨胀被孔H吸收。因此，由于该热压力而产 生的应力会降低。采用以上各工序制造本实施方式的芯片元件100，能防止产品(芯片
元件)间的电气特性和频率特性等的偏差和合格率的低下。下面，基于图5说明第二个实施方式。该图(A)是本实施方式的芯
片元件200的上透视图。该图(B)是电介质基板1的立体图。本实施方式的芯片元件200在电路图案12A-12G的边界以内一侧
设置了多个电极非形成部S。在这点上，与元件100的结构不同。在电介质基板1上设置的各个电路图案12A 12G上，分别以不与
孔H相对的形式，设置着4个电极非形成部S。多个电极非形成部S分别是圆形，且分别设置在电极的中央部分。 设置在中央部，是为了避开产生电流集中的电路图案的外沿部分。这样会 抑制由于设置电极非形成部S而产生的电路图案的电气特性的变动。而且， 电介质基板1和第1玻璃层2经由电极非形成部S而连接，可在电路图案
的内侧分布大粘合强度。此外，电极非形成部并不局限于仅是圆形，矩形， 菱形，椭圆形等也可以。因此，比第一实施方式更能减少芯片元件中电路图案的变形和剥落。应该认为以上说明是从所有方面进行例示的，并非对本发明的限 制。本发明的范围，并非上述实施方式，而是由权利要求的范围来表示的。 进而，在本发明的范围意图包含与权利要求的范围等同的意义以及范围内 的所有变更。
权利要求
1、一种芯片元件，具备电介质基板和在上述电介质基板的主面设置的第1绝缘层，在上述电介质基板和上述第1绝缘层之间设置了电路图案，在上述第1绝缘层中具备不含有导电体的孔。
2、 根据权利要求1所述的芯片元件，其特征在于， 具备将上述第1绝缘层的整个面覆盖的第2绝缘层。
3、 根据权利要求1或2所述的芯片元件，其特征在于， 上述孔配置在与上述电路图案的边界以内一侧相对的位置。
4、 根据权利要求1 3中任一项所述的芯片元件，其特征在于， 将多个上述孔沿着上述电路图案的延伸方向排列。
5、 根据权利要求1 4中任一项所述的芯片元件，其特征在于， 在上述电路图案的边界以内一侧具有电极非形成部，并经由上述电极非形成部使上述电介质基板和上述第1绝缘层连接。
6、 根据权利要求1 5中任一项所述的芯片元件，其特征在于， 至少在上述电介质基板以及上述第1绝缘层的侧面设置侧面电极。
7、 根据权利要求i 6中任一项所述的芯片元件，其特征在于， 根据上述电路图案构成带状线型共振器的共振线路。
全文摘要
芯片元件(100)，层叠了电介质基板(1)，在电介质基板(1)的上主面设置的第1绝缘层(2)和覆盖第1绝缘层(2)整体的第2绝缘层(3)。并在电介质基板(1)和第1绝缘层(2)之间设置了含有共振线路的电路图案(12)。在第1绝缘层(2)上，在与电路图案(12)的边界以内一侧相对的位置处，沿电路图案(12)的延伸方向排列着不含有导电体的多个孔(H)。
文档编号H01P3/08GK101341628SQ20078000086
公开日2009年1月7日 申请日期2007年7月13日 优先权日2006年8月2日
发明者北市幸裕, 辻口达也 申请人:株式会社村田制作所