用复合盖改善硅化物形成的空气断开的制作方法

专利名称：用复合盖改善硅化物形成的空气断开的制作方法
技术领域：
本发明总的涉及硅化物形成工艺，更具体地，涉及一种结构和方
法， 桥联,
背景技术：
随着互补型金属氧化物半导体器件被规模化，具体地，随着沟道 长度被规模化，在这种器件中的寄生电阻增加。为了最小化寄生电阻， 在多晶硅栅极导体上、在硅源极/漏极扩散区上形成硅化物区，并且硅 化物区还用作器件之间(例如， 一个器件的硅源极/漏极扩散区和另一 器件的多晶硅栅极导体之间)的本地互连。这些硅化物区提供了低电
阻，并且能够抵挡高温。因此，它们可用于改善CMOS器件速度， 因此改善器件性能。
在传统自对准硅化物形成工艺期间，在器件结构上(例如，在例 如绝缘体上硅(SOI)晶片的半导体晶片上形成的场效应晶体管上) 沉积金属层(例如，6-10nm镍、钛或钴层)。具体地，可在硅源极/ 漏极扩散区上、多晶硅栅极导体上以及与栅极导体邻近的侧壁间隔件 上沉积金属层。在这一步骤之后是沉积保护盖层(例如，氮化钛)， 以防止在随后的热退火期间金属层的污染。采用第一退火，以在热反 应中在包括多晶硅-金属界面的硅-金属界面处形成硅化物区，从而导 致明显的体积变化。然后，去除保护盖层和剩余金属。可采用第二热 退火，以将富金属相的任意硅化物转化成单硅化物。
在硅化物形成工艺期间应考虑多种因素，以保证最佳CMOS器 件性能。首先，该工艺应避免硅桥联到不必要的区域，以防止短路。 例如，由于在金属与硅进行热反应以形成金属硅化物时存在明显的体
积变化，所以具有有限柔性的保护盖层会使得空隙张开，以补偿体积 改变。这种空隙可使得硅能够移动或桥联到器件的不必要的区域(例
如，在侧壁间隔件上)，因此潜在地削弱了器件性能。其次，CMOS 器件性能可通过在硅化物区形成时调节它们的拉伸应力或压缩应力 来优化。例如，受到更大拉伸应力的硅化物使得硅或多晶硅底层处于 压缩状态，因此处于对于n型场效应晶体管(n-FET)性能而言更好 的状态。或者，受到更大压缩的硅化物使得硅或多晶硅底层处于拉伸 状态，因此处于对于p-FET性能而言更好的状态。因此，需要一种结 构和方法，用于在自对准硅化物形成工艺期间同时控制硅桥联和调节 硅化物应力。

发明内容
以下描述的本发明的方面包括一种自对准硅化物形成方法，以及 结合该方法使用的相关结构。
所述自对准硅化物形成方法的第一实施例包括在半导体晶片 (例如，块状硅或SOI晶片)上形成的n型场效应晶体管(n-FET) 上形成第一金属层(例如，大约9nm镍层)。具体地，可以在真空中， 在多晶硅栅极导体上、在邻近于栅极导体的侧壁间隔件上、在硅源极 /漏极扩散区上以及在邻近于源极/漏极扩散区的浅沟槽隔离区上沉积 笫一金属层。然后，可在第一金属层上形成(例如，在真空中沉积) 保护盖层(例如，大约3nm氮化钛层)，以防止笫一金属层在随后退 火期间污染。保护层可形成为其厚度仅是第一金属层的大约1/3。
在沉积保护盖层之后，对器件进行空气断开。具体地，从沉积室 将在其上形成器件的晶片去除预定的一段时间(例如，大于l分钟的 一段时间)。从沉积室对晶片的去除使得保护层的顶面暴露于空气， 因此根据推测会具有向保护盖层中或上引入例如氧和/或水汽的杂质 的效果。
一旦经过预定的一段时间，在保护层的顶面上形成(例如，在真 空中沉积)第二金属层(例如，大约3nm的第二镍层)。第二金属层
可形成为具有与保护层大约相同的厚度。此外，可将第一金属层-保 护层-第二金属层叠层形成为具有预先选择的组合厚度，所迷厚度被 设计以最小化在硅本体和邻近绝缘体之间的任意不均匀结处(例如， 在栅极导体和侧壁间隔件之间的结处)累积的机械能。具体地，小于
约20nm的第一金属层—保护层 一 第二金属层叠层的组合厚度对于在 自对准硅化物形成工艺期间避免空隙形成以及跨越硅-绝缘体结的 硅桥联是最佳的。
在形成第一金属层—保护层—第二金属层叠层之后，执行第一退 火工艺，以在硅-金属界面处形成有拉伸应力的硅化物区。具体地，用 氧和/或湿气对保护层的顶面的污染影响了在保护层和第二金属层之 间的粘附性，因此改变了在硅化物形成时施加在其上的外部机械应 力。更具体地，在退火工艺期间，用使用空气断开形成的保护层-第 二金属层叠层在第一金属层上施加的拉伸应力将大于没有使用空气 断开而用具有相同厚度的相同层形成的类似叠层。得到的硅化物区具 有与压缩应力相反的拉伸应力(例如，得到的硅化物区可形成有大于 约+2.0(^109达因/ 112的拉伸应力)。这种有拉伸应力的硅化物区将 压缩下面的硅本体(例如，多晶硅栅极导体)，以优化n-FET的性能。
本发明的另一实施例提供了一种用于在n-FET的至少一个硅本 体(例如，多晶硅栅极导体和硅源极/漏极扩散区)上形成有拉伸应力 的硅化物区的结构。该结构包括第一金属层(例如，大约9nm的镍层)， 其是沉积的n-FET结构(即，在硅本体和任意邻近绝缘体(例如，侧 壁间隔件、浅沟槽隔离区等)上沉积的)。在第一金属层上是保护层 (例如，大约3nm的氮化钛层，其厚度是第一金属层的大约1/3)。 保护层具有污染的顶面。具体地，保护层具有用氧和/或湿气污染的顶 面。附着于保护层的污染顶面的是第二金属层(例如，大约3nm的第 二镍层，其厚度与保护层大约相同)。第一金属层-保护层-第二金 属层叠层的组合厚度被预先选择(例如，小于约20mn)，以最小化 在不均匀的硅-绝缘体结处的结构中累积的机械能。因此，该结构在 硅化物形成工艺期间避免空隙形成以及跨越硅—绝缘体结的硅桥联。
此外，作为对该结构应用退火工艺的结果，在硅-金属界面处形成有 拉伸应力的硅化物区。具体地，对上述形成的结构应用的退火工艺将
得到具有拉伸应力的硅化物区，所述拉伸应力大于在n-FET的硅本体 上(即，在多晶硅栅极导体和源极/漏极扩散区上)形成的大约+2.00 xl(^达因/cm2。这种有拉伸应力的硅化物区将压缩硅，以优化晶体管 的性能。
当结合以下说明和附图考虑时，将更好地获知和理解本发明的这 些和其它方面以及实施例。然而，应该理解，尽管以下说明指出了本 发明的优选实施例及其大量具体细节，但是仅是作为示例，而不是限 制。可以在本发明的范围内进行许多变化和改变，并且本发明的实施 例包括所有这些改变。


参照附图，作为实例，以下更详细地描述本发明的实施例，其中 图1A-图1D是示出自对准硅化物形成工艺步骤的截面示意图； 图2是示出在场效应晶体管的多晶硅栅极导体和侧壁间隔件之
间的示例性不均匀结的截面示意图3是示出在自对准硅化物形成期间潜在的空隙以及跨越硅本
体和绝缘体之间的结的硅桥联的截面示意图4是示出本发明的方法的实施例的流程图；和
图5A-图5F是示出图4的工艺步骤的截面示意图，具体地，图
5D-图5E示出结合到图4的工艺步骤中的本发明结构的实施例。
具体实施例方式
参照在附图中所示以及在以下说明书中详细描述的非限制性实 施例更完整地说明本发明实施例及其各种特点和优点细节。应注意， 在附图中示出的特征不一定按比例绘制。公知部件和处理技术的描述 被忽略，以避免不必要地使本发明的实施例不分明。这里使用的实例 仅旨在便于理解可实现本发明实施例的方式并进一步使得本领域普 通技术人员能够实现本发明的实施例。因此，这些实例不应理解为对 本发明实施例范围的限制。
如上所迷，需要一种结构和方法，用于在自对准硅化物形成工艺
期间同时调节硅化物应力和控制硅桥联。参照图1A-1B，在传统自对 准硅化物形成工艺期间，在真空中，在金属氧化物半导体(MOS)器 件100上(例如，在例如绝缘体上硅(SOI)晶片或块状硅晶片的半 导体晶片上形成的场效应晶体管上)沉积金属层114 (例如，6-10nm 镍、钛或钴层)。具体地，可在硅源极/漏极扩散区106上、多晶硅栅 极导体110上、与栅极导体IIO邻近的侧壁间隔件112 (例如，氧化 物或氮化物间隔件)上、以及与源极/漏极扩散区106邻近的浅沟槽隔 离结构103 (STI)上沉积金属层114。在这一步骤之后是同样在真空 中沉积保护盖层116 (例如，氮化钛)，以防止在随后的热退火期间 金属层114的污染。采用第一退火，以在热反应中在包括多晶硅-金属 界面的硅-金属界面处形成硅化物区118 (例如，硅化钴、硅化镍或硅 化钛)，从而导致明显的体积变化(见图1C)。然后，去除保护盖 层116和剩余金属114 (见图1D)。可采用第二热退火，以将富金属 相的任意硅化物118转化成单硅化物。
可选择的硅化物形成方法在美国专利No.7，129，169( 2004年5月 12日提交的申请No.10/709，534)作了描述，该专利结合于此以资参 考。所描述的方法被设计为在硅化物形成期间控制空隙和硅桥联。具 体地，由于在硅化物形成工艺期间的体积变化，具有有限柔性的保护 盖将使得空隙张开。这种空隙可使得硅移动到不期望的区域(例如， 在侧壁间隔件上)，导致电桥联，从而可潜在地削弱器件性能。所述 可选择方法在FET上形成反应力层(例如，钴层)-氮化钛-金属 层叠层。然后，执行退火工艺，以在硅-金属界面处形成硅化物。在形 成的硅化物/氮化钛/钴膜中的净存储能量被降低，从而防止了可导致 桥联的空隙的形成。
如上所迷，CMOS器件性能可通过在它们形成时调节硅化物区 的拉伸应力或压缩应力来优化。例如，受到更大拉伸应力的硅化物使
得硅或多晶硅底层处于压缩状态，因此处于对于n型场效应晶体管 (n-FET)性能而言更好的状态。或者，受到更大压缩应力的硅化物 使得硅或多晶硅底层处于拉伸状态，因此处于对于p-FET性能而言更 好的状态。使用上述用于硅化物形成的可选择方法，需要相对厚的反 应力层来降低第一金属层/保护盖层叠层的压缩应力，以最终提供对于 n-FET的性能最佳的受到更大拉伸应力的硅化物。然而，参照图3， 厚的反应力层115在围绕器件100的突边(sharp)结构(例如，在 多晶硅栅极导体110和侧壁间隔件112之间的不均匀结120中(见图 2))累积的机械能中出现问题。具体地，在硅化物形成期间，氮化 钛盖116必然在有源区IIO上偏斜，而不在绝缘体112上偏斜。它必 须行进的距离是金属厚度和在退火工艺期间形成的硅化物相的函数。 可使用以下公式确定在该偏斜期间累积的机械能Mdef: Mdef = J(EI) k2dt Et3仁
其中，E是杨氏系数，I是惯性弯矩，k是膜的曲率，t是膜厚度，
dt是由偏斜引起的膜厚度的变化，Mdef是存储在膜中的能量。随着第
一金属层114-保护盖层116-反应力层125叠层的组合厚度增加， 将突边周围的叠层缠绕在例如侧壁间隔件112和栅极导体110之间的 不均匀结120中所需的机械能也增加。随着机械能增加，在建立空隙 131的硅化物118中累积的应力也增加，从而可导致硅的过度生长物 133和硅化物132桥联到不必要的区域(例如，侧壁间隔件112、 STI 等)上。因此，n-FET的性能难以提高。此外，原位镍的情况下反应 力随镍厚度的变化率不太高。甚至使用密集跃迁栅极设计也不能获得 有拉伸应力的盖。
根据上述内容，公开了一种结构和方法，用于在自对准硅化物形 成工艺期间调节硅化物应力，具体地，用于在n-FET的栅极导体上生 长有拉伸应力的硅化物区，以优化n-FET的性能。所述结构和方法还 可在硅化物形成工艺期间同时控制硅桥联。
参照图4，自对准硅化物形成方法的实施例包括形成n-FET 500。 例如，n-FET 500可以用高掺杂(N+)硅源极/漏极扩散区506、部署
在源极/漏极扩散区506之间的沟道区、在沟道区上的栅极电介质、在 栅极电介质上的多晶硅栅极导体510和邻近于多晶硅导体510的绝缘
(例如，氧化物或氮化物)侧壁间隔件512形成(401，参见图5A)。 然后，在多晶硅栅极导体上形成拉伸应力大于约+2.00xl09达因/cm2 的硅化物区，以压缩栅极导体，从而优化n-FET 500的性能(402 )。 同时，通过限制用以形成硅化物的金属层 一保护盖层 一金属层叠层的 组合厚度来最小化在硅化物形成工艺期间跨越硅-绝缘体结桥联的 硅，以控制空隙(410-412)。
更具体地，可在半导体晶片(例如，SOI晶片)上形成的n型场 效应晶体管(n-FET) 500上形成第一金属层514 (403，见图5B )。 所迷第一金属层514可包括厚度521大约为6-10nm的钴、镍或钛层。 例如，在真空中，可在n-FET 500上，具体地，在多晶硅栅极导体510
(即，硅本体)上、在邻近于栅极导体510的侧壁间隔件512 (即， 绝缘体)上、在n-FET的硅源极/漏极扩散区506 (即，另一硅本体) 上以及在邻近于源极/漏极扩散区506的浅沟槽隔离区503 (即，另一 绝缘体)上沉积大约9nm的镍层514。然后，可在第一金属层5"上 形成保护盖层516,以防止第一金属层514在随后退火期间的污染
(404，见图5B)。保护盖层516可包括厚度522为3-9nm的氮化钛 层。例如，可在约9nm的第一镍层514上在真空中沉积约3nm的氮 化钛层516，从而氮化钛层516的厚度521仅是第一镍层514的大约 1/3。
在沉积保护盖层516 (在工艺404)之后，对器件500进行空气 断开(405)。具体地，从沉积室将在其上形成器件500的晶片去除 预定的一段时间(例如，大于l分钟的一段时间)。从沉积室对晶片 的去除使得保护盖层516的顶面525暴露于空气540,因此根据推测 会具有向保护盖层516中或上引入例如氧和/或水汽的杂质517 (即， 外来物质)的效果(见图5C)。
一旦经过预定的一段时间，在保护层516的顶面525上形成第二 金属层515 (406,见图5D)。第二金属层515可包括具有3-10nm厚
度的另一镍层(或者，可以是钴或钛层)。例如，可将晶片重新加载
到沉积工具中，并且可以在真空中在保护层516上沉积大约3nm的镍 层515,从而第二金属层515和保护层514具有大约相同的厚度522。 然而，本领域普通技术人员将认识到，第二金属层515可形成为比保 护盖层516厚大约1至5倍，以增加在第一金属层514上施加的机械 应力，而不引起劣质硅化物形成。
此外，可形成第一金属层-保护层-第二金属层叠层，使其具有 预先选择的组合厚度523，所述厚度被设计以最小化在硅本体(例如， 多晶硅栅极导体510)和邻近绝缘体(例如，侧壁间隔件512)之间 的任何不均匀结550处累积的机械能(410-420，见图5D)。具体地， 小于约20nm的第一金属层-保护层-第二金属层叠层的组合厚度 523对于在自对准硅化物形成工艺期间避免空隙形成以及跨越硅 - 绝 缘体结550的硅桥联是最佳的。
在形成第一金属层-保护层-第二金属层叠层(在工艺406)之 后，执行第一高温加热退火工艺，以在硅-金属界面处的硅本体510、 506上形成有拉伸应力的硅化物区518 (407，见图5E )。具体地，根 据推测，将保护盖层516的顶面525暴露于空气540会具有向保护盖 层516中或上引入例如氧和/或水汽的杂质517 (即，外来物质)的效 果。这样改变了在保护层516和第二金属层515之间的粘附性，因此 改变了在第一金属层-保护层-第二金属层叠层中的机械应力。在叠 层中机械应力的改变进而改变了在硅化物518形成时在其上施加的外 部机械应力，从而能够形成具有更大拉伸应力的硅化物区。在机械应 力上的空气断开(在工艺405)的明显效果可归因于在保护层516的 顶面525上第二金属层515的不同晶粒结构。
更具体地，如上所述，在退火工艺期间，用保护层516的污染顶 面525形成的保护层 一 第二金属层叠层在第一金属层514上施加的压 缩应力将小于用没有污染顶面的具有相同厚度的相同层形成的类似 叠层。得到的硅化物区具有与压缩应力相反的拉伸应力(例如，具有 大于约+2.00xl(^达因/cn^的拉伸应力)。例如，仅具有3nm氮化钛
盖的9nm镍层可得到具有大约-7.69 x 109达因/(:1112的压缩应力的珪化 物区。如果在不提供空气断开的情况下向该结构增加3nm第二镍层， 则压缩应力可被进一步降低到约-3.65xl09达因/cm2的静压缩应力。 如上所述，可通过进一步增加第二金属层的厚度来实现更低的压缩应 力。然而，这种技术由于机械应力的增加还增加了硅桥联的可能性。 或者，使用这里公开的方法，如果在空气断开之后向9nm镍层-3nm 氮化钛层叠层增加3nm第二镍层，则硅化物应力可改变为+5.46达因 /0112的拉伸应力。因此，如果硅本体是n型场效应晶体管500的多晶 硅栅极导体510，则有拉伸应力的硅化物区518将压缩多晶硅栅极导 体510，从而一旦完成则优化了晶体管的性能。
一旦形成硅化物区518，则可(例如，通过选择蚀刻工艺)去除 剩余金属层514和515，以及保护层516 (408,见图5F)。此外，如 果作为第一高温加热退火(在处理407)的结果形成的硅化物是富金 属相，则可执行最后高温加热退火，以将硅化物区518转化成单硅化 物区。
本领域普通技术人员将认识到，上述方法可用于仅形成n-FET， 或形成结合了 n-FET和p-FET的互补型金属氧化物半导体(CMOS ) 器件。如上所述，可使用栅极导体上的有拉伸应力硅化物区来优化 n-FET的性能，以及可使用在栅极导体上的有压缩应力硅化物区来优 化p-FET的性能。这可以通过提供用于从n-FET蚀刻掉物质的p-FET 来实现，和/或通过在CMOS硅化物形成工艺期间的一个或多个阶段 阻止物质形成在p-FET上来实现。例如，可通过在p-FET上提供更 厚(20-60nm厚)的氮化钛盖来改善的p-FET性能。可通过提供更薄 的氮化钛盖和更厚的第二金属层来进一步改善n-FET的性能。
参照图5D-5E，根据上述本发明实施例，还公开了用于在邻近于 至少一个绝缘体(例如，邻近于栅极导体的侧壁间隔件512或邻近于 源极/漏极扩散区的STI 503 )的至少一个硅本体(例如，多晶硅栅极 导体510或硅源极/漏极扩散区506)上形成硅化物区518的结构的实 施例。该结构包括具有6-10nm厚度的第一金属层514。例如，第一
金属层可包括大约9nm厚的镍、钴或钛层。在第一金属层514上是具 有3-9nm厚度522的保护层516。例如，保护层516可包括大约3nm 的氮化钛层，其厚度约为第一金属层514的厚度522的1/3。保护层 516还包括污染的顶面525。具体地，在形成工艺期间将保护层516 暴露于空气540，因此根据推测，保护层的顶面525包括例如氧和/或 水汽517的杂质。附着于保护层516的污染顶面525的是第二金属层 515，其厚度比所述保护盖层516厚大约1至5倍(例如，大约3-10nm 厚)。例如，第二金属层可包括大约3nm第二镍、钴或钛层，其厚度 与保护层516的厚度522大约相同。该结构(即，第一金属层514-保护层516 -第二金属层515叠层)的组合厚度523被预先选择(例 如，小于约20nm)，以最小化该结构中在硅本体510、 506和绝缘体 512、 502之间的不均匀结500处累积的机械能。因此，该结构在硅化 物形成工艺期间避免空隙形成以及在硅-绝缘体结550处的硅桥联。 此外，作为对该结构应用高温加热退火工艺的结果，在硅本体510、 506上形成有拉伸应力的硅化物区518P具体地，对上述形成的结构 应用的退火工艺将得到具有拉伸应力的硅化物518，所述拉伸应力大 于在n-FET的硅本体(即，多晶硅栅极导体510和源极/漏极扩散区 506)上形成的大约+2.00xl(f达西/cm、这种有拉伸应力的硅化物区 518将压缩硅本体，具体地，压缩栅极导体510，从而一旦完成则优 化了晶体管的性能。
因此，上文公开了一种结构和方法，用于调节硅化物应力，以及 具体地用于在n-FET的栅极导体上生长有拉伸应力的硅化物区，以优 化n-FET的性能。更具体地，在n-FET结构上形成第一金属层 -保 护盖层-第二金属层叠层。然而，在第二金属层的沉积之前，将保护 层暴露于空气。这一空气断开步骤改变了在保护盖层和第二金属层之 间的粘附力，从而影响了在硅化物形成期间在第 一金属层上施加的应 力。得到的结果是对于n-FET的性能最佳的有更多拉伸应力/更少压 缩应力的硅化物。此外，该方法使得能够使用相对薄的第一金属层-保护盖层 一第二金属层叠层，具体地使用相对薄的第二金属层来形成
这种有拉伸应力的硅化物区，以最小化在栅极导体和侧壁间隔件之间 的结处累积的机械能，从而避免硅桥联。
具体实施例的以上描述将完全展现本发明的一般特征，其它方面 可通过应用当前知识在不脱离一般概念的情况下容易地修改和/或适 应这些具体实施例的各个应用，因此这种应用和^f务改应该并且意欲,皮 理解为在所公开实施例的含义和等同范围内。应该理解，这里采用的 措辞和术语为的是说明的目的，而不是限制。因此，虽然根据实施例 已经描述了本发明，但是本领域普通技术人员将认识到，在所附权利 要求的范围内可以通过修改来实现本发明。
权利要求
1.一种自对准硅化物形成方法，包括以下步骤在硅本体上形成第一金属层；在所述第一金属层上形成保护层；将所述保护层的顶面暴露于空气一段时间；在所述保护层的所述顶面上形成第二金属层；和执行退火，以在所述硅本体上形成有拉伸应力的硅化物区。
2. 权利要求l所述的方法，其中所述硅本体包括n型场效应晶 体管的多晶硅栅极导体，以及所述有拉伸应力的硅化物区压缩所迷多 晶硅栅极导体，以优化所迷晶体管的性能。
3. 权利要求l或权利要求2所述的方法，其中将所述保护层暴 露于空气的步骤改变了在执行所述退火期间由所述保护层和所述第 二金属层施加在所述第一金属层上的机械应力。
4. 权利要求l、 2或3所迷的方法，其中形成的所述第二金属层 比所述保护层厚大约1至5倍。
5. 权利要求1至4中任一所述的方法，其中形成的所述保护层 的厚度是所述第一金属层的厚度的大约1/3。
6. —种自对准硅化物形成方法，包括以下步骤 在硅本体上形成金属层； 在所述金属层上形成氮化钛层；将所述氮化钛层的顶面暴露于空气 一段时间；在所述氮化钛层的所述顶面上形成镍层；和执行退火，以在所述硅本体上形成有拉伸应力的硅化物区。
7. 权利要求6所述的方法，其中所述硅本体包括n型场效应晶 体管的多晶硅栅极导体，并且所述有拉伸应力的硅化物区压缩所述多 晶硅栅极导体，以优化所述晶体管的性能。
8. 权利要求6或权利要求7所述的方法，其中将所述氮化钛层 暴露于空气的步骤改变了在执行所述退火期间由所迷氮化钛层和所 述镍层施加在所述金属层上的机械应力。
9. 权利要求6至8中任一所迷的方法，其中形成的所述镍层的 比所述氮化钛层厚大约1至5倍。
10. 权利要求6至9中任一所述的方法，其中形成的所迷氮化钛 层的厚度是所述金属层的厚度的大约1/3。
11. 一种自对准硅化物形成方法，包括以下步骤 在硅本体和邻近绝缘体上形成第一金属层； 在所述第一金属层上形成保护层； 将所述保护层的顶面暴露于空气一段时间； 在所述保护层的所述顶面上形成第二金属层，其中所述第一金属层、所述保护层和所迷第二金属层形成为具有预先选择的组合厚度， 以最小化在所述硅本体和所迷邻近绝缘体之间的不均匀结处累积的 机械能；和执行退火，以在所述硅本体上形成有拉伸应力的硅化物区。
12. 权利要求ll所述的方法，其中所迷硅本体包括n型场效应 晶体管的多晶硅栅极导体，并且所述有拉伸应力的硅化物区压缩所述 多晶硅栅极导体，以优化所迷晶体管的性能。
13. 权利要求11或权利要求12所述的方法，其中将所述保护层 暴露于空气的步骤改变了在执行所述退火期间由所述保护层和所述 第二金属层施加在所述第一金属层上的机械应力。
14. 权利要求11至13中任一所述的方法，其中形成的所述第二 金属层比所迷保护层厚大约1至5倍。
15. 权利要求11至14中任一所述的方法，其中形成的所述保护 层的厚度是所述第一金属层的厚度的大约1/3。
16. —种在硅本体上形成硅化物区的结构，所述结构包括 在所述硅本体上的第一金属层；在所述第一金属层上的保护层，其中所述保护层具有污染的顶 面^ 和附着于所述污染的顶面的第二金属层，其中作为对所述结构应用退火的结果，在所述硅本体上形成有拉伸应力的硅化物区。
17. 权利要求16所述的结构，其中所述硅本体包括n型场效应 晶体管的多晶硅栅极导体，并且所述有拉伸应力的硅化物区压缩所迷 栅极导体，以优化所述晶体管的性能。
18. 权利要求16或权利要求17所述的结构，其中所述污染的顶 面改变了在所述退火期间由所迷保护层和所述第二金属层施加在所 迷第 一金属层上的机械应力。
19. 权利要求16至18中任一所述的结构，其中所述第二金属层 比所述保护层厚大约1至5倍。
20. 权利要求16至19中任一所述的结构，其中所述第二金属层 的厚度是所述第一金属层的厚度的大约1/3。
21. —种在邻近于绝缘体的硅本体上形成硅化物区的结构，所述 结构包括在所述硅本体和所述绝缘体上的第一金属层； 在所述第一金属层上的保护层，其中所述保护层具有污染的顶 面；和附着于所述污染的顶面的第二金属层，其中所迷结构的组合厚度 被预先选定，以最小化在所述结构中在所述硅本体和所述绝缘体之间 的不均匀结处累积的机械能，并且作为对所述结构应用退火的结果， 在所述硅本体上形成有拉伸应力的硅化物区。
22. 权利要求21所述的结构，其中所述硅本体包括n型场效应 晶体管的多晶硅栅极导体，并且所迷有拉伸应力的硅化物区压缩所述 栅极导体，以优化所迷晶体管的性能。
23，权利要求21或权利要求22所述的结构，其中所述组合厚度 小于约20nm。
24. 权利要求21至23中任一所述的结构，其中所述污染的顶面 改变了在所述退火期间由所述保护层和所述第二金属层施加在所述 第一金属层上的机械应力。
25. 权利要求21至24中任一所述的结构，其中所迷第二金属层 比所述保护层厚大约1至5倍。
26.权利要求21至25中任一所述的结构，其中所述第二金属层 的厚度是所述第一金属层的厚度的大约1/3。
全文摘要
公开一种结构和方法，用于调节硅化物应力，具体用于在n-FET的栅极导体上生长(402)有拉伸应力的硅化物区以优化n-FET的性能。更具体地，在n-FET结构上形成第一金属层-保护盖层-第二金属层叠层(403-406)。在第二金属层的沉积(406)之前，将保护层暴露(405)于空气。这一空气断开步骤改变了在保护盖层和第二金属层之间的粘附力，从而影响了硅化物形成期间在第一金属层上施加的应力。结果是对于n-FET的性能最佳的有更多拉伸应力/更少压缩应力的硅化物。此外，该方法能够使用相对薄的第一金属层-保护盖层-第二金属层叠层，具体地使用相对薄的第二金属层形成这种有拉伸应力的硅化物区，以最小化在栅极导体和侧壁间隔件之间的结处累积的机械能，从而避免硅桥联。
文档编号H01L21/336GK101361172SQ200780001474
公开日2009年2月4日 申请日期2007年1月9日 优先权日2006年1月9日
发明者K·洸汉·黄, R·波泰尔 申请人:国际商业机器公司