专利名称：薄膜半导体装置的制造方法
技术领域：
本发明涉及一种薄膜半导体装置的制造方法，更具体地，涉及 一种底栅型薄膜半导体装置的制造方法。
背景技术：
诸如液晶显示器和有4几EL显示器的平4反显示器具有作为用于 驱动像素电极的元件的薄膜晶体管(TFT)，在这些TFT中，其中 构成有源层的半导体薄膜由多晶硅制成的多晶硅TFT正逐渐引起 关注，这是因为它们形成了驱动电路并能够在面板中嵌入高性能电 3各，/人而4是供了所谓的玻璃上系统(system-on-glass )的结构。已 尝试通过在600°C以下执行所谓的低温多晶硅处理来在低成本的玻 璃基板上形成多晶硅TFT。通过低温多晶硅处理制造多晶硅TFT会受到包含在绝缘基板 (例如，玻璃)中的杂质(例如，金属离子)的污染。通常，通过 氮化硅膜来避免这种杂质污染，从而排除介于基板和多晶硅膜之间 的杂质的扩散。然而，与氮化硅膜直接接触的多晶硅膜会由于氮化 石圭膜中的固定电荷和由多晶石圭膜的界面带来的界面态而4吏元件的特性退化。
一般通过将氧化硅膜加到位于多晶硅膜下的氮化硅膜上来克JIl这种状况(参考第2003-124469号的日本专利公开)。然而，上述的两层结构并不适用于底4册型TFT (在底冲册型TFT 中，栅电极作为有源层形成在多晶硅膜下)，其中，在多晶石圭膜下 的绝缘膜用作栅极绝缘膜。两层的栅极绝缘膜不可避免的变厚，这 对高性能的底4册型TFT来说是不利的。目前提出的解决这个问题的一种方式是将氮氧化硅(SiON )膜 用作栅极绝缘膜或多晶硅膜的下绝缘膜。由于氮氧化硅(SiON )具 有比氧化硅(Si02)更大的相对介电常凄丈，所以氮氧化硅(SiON) 膜能够使较大的导通电流(ON current)流过相同的栅电极。另夕卜， 氮氧化石圭(SiON)还阻止流动离子(例如，Na+)，这有助于4是高 TFT的可靠性。(参看第2003-209261号曰本专利7>开)以以下方式制造底4册型TFT。首先，在基一反上形成4册电才及，用 氮氧化硅的栅极绝缘膜覆盖栅电极，并且用半导体薄膜覆盖4册极绝 缘膜。接下来，通过用于保护背栅侧的界面的氧化硅保护膜来覆盖 半导体薄膜。最后，通过保护膜来处理半导体薄膜。发明内容如上所述，具有氮氧化硅(SiON )膜(作为多晶硅膜的下栅极 纟色缘月莫)的底才册型TFT的缺点在于，虽然氮氧化石圭(SiON)膜具 有比氮化硅(SiN)膜更少的界面态，但氮氧化硅(SiON)膜仍具 有比氧化硅(Si02)膜更多的固定电荷和界面态。因此，氮氧化硅 (SiON )膜中的固定电荷4吏得TFT的Vth才及大地移向负侧，同时 导通电流随时间而退4匕。本发明的实施例提供了 一种薄膜半导体装置或高可靠性的底栅型TFT的制造方法，在无需增加作为有源层的硅膜的下栅极绝缘 膜的厚度、也无需增加处理步骤数的情况下，不4旦减少了棚-才及绝缘 膜中的固定电荷，还减少了界面态。为了达到上述目的，根据本发明的实施例， 一种薄膜半导体装 置的制造方法包括以下的步骤。第一步，在基板上形成栅电极。第 二步，在基板上形成覆盖栅电极的氮氧化石圭膜或氧化硅膜中的至少 一个。第三步，在栅极绝缘膜上形成半导体膜。第四步，在含氧的 氧化性气氛中执行热处理，从而将氧与构成栅极绝缘膜的氮氧化硅 膜或氮化硅膜中的缺氧部分相结合来执行改性。根据本发明的实施例，上述方法包括用于在半导体薄膜覆盖栅 才及绝纟彖膜时在含氧的气氛中扭J亍热处理的第四步驶《。这个步-骤〗吏氧 化性气氛中的氧通过半导体薄膜到达栅极绝缘膜，从而将氧4是供给 栅极绝缘膜中的缺氧部分。这个过程使氮氧化硅的栅极绝缘膜中的 固定电荷和半导体膜与栅极绝缘膜之间的界面态得以消减。另外，上述的热处理使氧化膜随着半导体薄力莫表面的氧4b而生 长。所得到的热氧化膜保护了半导体薄膜的表面(或背栅面)。体薄膜下的氮氧化硅膜的改性。在无需使栅极绝缘膜变厚的情况 下，这种改性减少了氮氧化硅的栅极绝缘膜中的固定电荷并且也减 少了界面态。此外，这种改性还在半导体薄膜的表面上形成保护膜。 在没有额外步骤的情况下，实现了栅极绝^彖膜中的固定电荷的减少 和界面态的减少。从而，得到了高可靠性的底栅型TFT。
图1A~图1C是示出了薄膜半导体装置的制造方法的第一实施 例中的步骤的截面图(部分l);图1D~图1G是示出了薄膜半导体装置的制造方法的第一实施 例中的步骤的截面图(部分2);图1H 图1J是示出了薄膜半导体装置的制造方法的第一实施 例中的步骤的截面图(部分3);图2是示出了第 一 实施例在随时间退化的TFT特性方面的效果 的曲线图；图3A~图3C是示出了薄膜半导体装置的制造方法的第二实施 例的步-腺的截面图(部分l);图3D~图3F是示出了薄膜半导体装置的制造方法的第二实施 例的步驶《的截面图(部分2);图4A和图4B是示出了薄膜半导体装置的制造方法的第三实 施例的步骤的截面图(部分l);以及图4C~图4E是示出了薄膜半导体装置的制造方法的第三实施 例的步艰《的截面图(部分2)。
具体实施方式
下面，将参考附图详细描述本发明的实施例。<第一实施例>图1A 图1J是示出了根据本发明实施例的薄膜半导体装置的 制造方法的第一实施例中的步骤的截面图。下述实施例适合于配置 有CMOS形式的平面底4册型TFT的显示单元的驱动面板。图1A所示的第一步-骤乂人准备绝缘基^反1开始。例如，该绝續^ 基4反可以是来自Asahi Glass CO. LMT.的"AN100，，或者来自Corning Incorporated的"Code 1737，，。在基板1上通过图样化形成有栅电极3。通过溅射然后图样化， 用Mo、 W、 Ta、或Cu月莫形成4册电才及3。另夕卜，才册电才及(*属月莫)的，A应为30~200nm。图IB所示的下一步-骤意名欠通过等离子体CVD或LPCVD来在 栅电极3上形成氮氧化硅(SiOxNy )的栅极绝缘膜5 (下文中称为 SiON栅极绝缘膜)。利用等离子体CVD形成SiON栅极绝缘膜5 可以采用无机硅烷气、 一氧化二氮(N20)、以及氮气(N2)来进行 膜沉积。另外，在膜沉积期间，基^反应优选i也^f呆持约350。C~450。C。下一步骤意欲通过等离子体CVD、反应性热CVD、或者减压 CVD,用厚度为10 nm ~ 100 nm (优选地，厚度为40 nm )的硅或 硅锗的半导体薄膜7涂覆SiON栅极绝缘膜。半导体薄膜7可以是 非晶相、纟效晶相、或多晶相的。在下一步骤中，用脉冲准分子激光或光束、或氱弧光灯辐射非 晶相的半导体薄膜7,或者用等离子体射流来喷镀非晶相的半导体 薄膜7，从而使无晶相结晶。同样，也可以才艮据需要以与上面相同 的方式用能量辐射晶相、或微晶或多晶相的半导体薄膜7。通过融化然后用于增大晶粒的再结晶、或者无需进行融化的情况下，该步骤消除了构成半导体薄膜7的多晶体的缺陷，并提升了构成半导体 薄膜7的材料的结晶度。可以通过^f吏用发出具有波长为308 nm和月永冲重复频率约为 200Hz的直线光束的氯化氛(XeCl)准分子激光器来实现能量辐射。 辐射的能量密度应该为200 ~ 400 mJ/cm2。上述步骤之后是图1C所示的步骤，其为本发明实施例的特征。 这个步骤在含氧的氧化性气氛中进行热处理，旨在使SiON栅极绝 缘膜5改性以及在半导体薄膜7的表面上生长热氧化膜9。这个热 处理采用以2MPa以上加压的蒸汽，乂人而它产生"加压蒸汽退火，， 的效果。应在温度为200。C 600。C(优选地，450。C以上且600。C以下) 以及压力大于1 MPa的条件下进4于加压蒸汽退火。对于在半导体薄 膜7下面的SiON栅极绝缘膜5的改性来说，必需使温度高于450°C 且压力大于lMPa。对于^皮璃基才反1，加热温度应^f氐于600°C。加压蒸汽退火的目的是使氧与在半导体薄膜7下面的SiON栅 极绝缘膜5中的缺氧部分相结合，从而消除由于氧缺乏而产生的固 定电荷。另 一个目的是在半导体薄膜7的表面上生长热氧化膜9(具 有0.5纳米至几纳米的厚度)。在蒸汽退火后，用B+离子(约0.1E12-4E12/cm2剂量)进行任 意离子注入，从而所得到的薄膜晶体管具有完全受控的Vth。应以 约20-200keV的电压来加速离子束。图1D所示的下一步骤意欲通过基板1的背面曝光来在热氧化 月莫9上形成抗蚀图(resist pattern ) 201 ，其中，4册电才及3用作掩膜的。然后，执行用于通过作为掩膜的抗蚀图201导入杂质的离子注 入，以在半导体薄膜7中形成用于n型MOS晶体管的LDD扩散层 7-1。应以约为20~200keV的加速电压、6E12-5E13/cm2的P+离子 剂量来进行离子注入，该离子注入可以是质量分离型或非质量分离 型的。在进行离子注入后，剥离抗蚀图201。图1E所示的下一步骤意欲形成覆盖p沟道区lp中的栅电极3 的顶部还完全覆盖n沟道区ln的抗蚀图203。然后，#^亍用于通过 作为掩膜的抗蚀图203导入杂质的离子注入，以形成p沟道薄膜晶 体管的源-漏才及7-2 。 应以约为5 ~ 100keV的力口速电压、 lE14-3E15/cn^的B+离子剂量来进行离子注入，该离子注入可以是 质量分离型或非质量分离型。在进行离子注入之后，剥离抗蚀图 203。图1F所示的下一步骤意欲形成完全覆盖p沟道区lp还覆盖n 沟道区i或ln中的4册电才及3的顶部的4元蚀图205。然后，寺丸4亍用于通 过作为掩膜的抗蚀图205导入杂质的离子注入，以形成n沟道薄膜 晶体管的源-漏才及7-3。应以约10 ~ 200 keV的力口速电压、 1E15-3E15/cm2的P+离子剂量来进行离子注入。因此，形成了n沟 道薄膜晶体管(nTFF)。在离子注入后，剥离抗蚀图205。在离子注入后，活化导入半导体薄膜7中的杂质。通过在600°C 以下的N2气氛中进行红外灯加热、RTA (燃炉中的快速热退火)、 激光退火、或炉内退火来实现活化。图1G所示的下一步骤意欲同时热氧化膜9和半导体薄膜7执 4亍图样蚀刻。该图样化形成了分隔的薄膜晶体管(pTFT和nTFT)。在图1D~ 1G所示的上述步骤中，热氧化膜9用作半导体薄膜 7的表面(背栅面)上的保护膜。保护膜保护半导体薄膜7的背栅 面在处理期间不祐L损坏。图1H所示的下一步骤意欲形成覆盖单独分隔的薄膜晶体管 pTFT和nTFT的层间绝》彖膜11 。层间绝缘层11应是由以上述顺序 向上排列的氧化硅薄膜以及含氢的氮化硅薄膜构成的分层结构。例 如，该处理可以通过等离子体CVD实现。在这个阶4殳，可选地，中间产品在惰性气体或合成气体中进行 退火处理。为进行氢化，该退火处理使层间绝缘膜11中的氢气(具 体地，氮化硅中的氢气)扩散到半导体薄膜7中。优选的退火条件 是400。C和2小时。该氢化处理除去了微晶硅的半导体薄膜7中的 自由键，从而提高了TFT特征。如果图1C所示的加压蒸汽退火产 生了令人满意的氩化效果，则可以省略该退火处理。图II所示的下一步-骤意名欠形成分别4妄触层间绝纟彖膜11和热氧 化膜9中的半导体薄膜7的源-漏极7-2和7-3的接触孔13。然后， 在层间绝^彖膜11上形成通过4妄触孔13连4妄至源-漏才及7-2和7-3的 配线电极15。通过溅射形成配线电才及的Al-Si膜然后图样化因而形 成的爿莫来实现该处理。图1J所示的下一步骤意欲用丙烯酸有机树脂来形成平坦绝缘 膜17 (约1 |um厚)。在该平坦绝缘膜17中形成接触配线电极15 的才妻触孑L 19。在该平坦绝纟彖月莫17上形成通过4妄触孔19连4妄至配线 电极15的像素电极21。通过由透明导电材料的ITO (氧化铟锡) 进行'减射来形成像素电极21,然后进行图样化。在氮气氛中，以约 220。C使由ITO形成的像素电极21退火30分钟。因此，得到了用 于显示的驱动面片反。如图1J所示，显示单元的驱动面板具有作为像素晶体管来驱动4象素电才及的n沟道薄膜晶体管nTFT、 CMOS结构的外围电-各、 和构成一部分外围电if各的p沟道薄月莫晶体管pTFT。上述步骤得到了驱动面板。随后的步骤视将形成的显示单元的 类型而变化。对于液晶显示单元，用对准层覆盖^f象素电才及21。在对 准层之上，；汶置具有电才及和以与如上所述相同的方式形成的对准层 的另一个基板，其中，对准层^f皮此面对，并且它们之间的间隙填充 有液晶。对于具有有4几电致发光元件的有才几EL显示单元，用包含 发光层的有机层覆盖像素电极21，然后，在有机层上形成电极。最 后，如果必要，用保护膜覆盖电极，从而得到了显示单元。上述制造方法的特征在于，如图1C所示，在SiON栅极绝缘 膜5上形成半导体薄膜7之后进行加压蒸汽退火。以这种方式的退 火使蒸汽透过半导体薄膜7并到达下层的SiON栅极绝缘膜5，使 得氧与SiON栅极绝缘膜5中的缺氧部分相结合。氧的结合消除了 SiON栅极绝缘膜5中的固定电荷以及半导体薄膜与栅极绝缘膜之 间的界面态。这防止了阈〗直电压的偏移。另外，以这种方式的加压蒸汽退火还氧化了半导体薄膜7的表 面，从而形成了用作半导体薄膜7的顶部(背栅面)的保护膜的热 氧化膜9。在才册极绝纟彖膜没有变厚的情况下，上述处理在作为有源层的半 导体薄膜7下面形成了栅极绝缘膜，并且还在使SiON栅极绝缘膜 改性的同时，在半导体薄膜7的表面上形成了用作保护膜的热氧化 膜9。因此，在无需增加步骤数的情况下，得到了高可靠性的底栅 型TFT。因此，底栅型TFT (相对介电常数大于SiCb的SiON栅极绝缘 膜)提供了良好的可靠性、稳定特性、以及增大的导通电流。图2是示出了在根据第 一 实施例制造的n沟道型薄膜晶体管的 情况下和在省略了栅极绝缘膜的改性的比较实例中制造的薄膜晶 体管(n沟道型)的情况下，特性如何随着时间退化的曲线图。前 者用"Ref，表示，而后者用"本发明的实施例，，表示。在图2中， 横轴表示时间，以及纵轴表示比率Id力。方面的电流，其中，I()是横 轴上的时间0秒处的初始电流。通过〗吏斥册才及电压和漏才及电压^f呆持 15V来施压。在这种条件下的压力的施加使n沟道型(pTFT)薄膜 晶体管由于注入到栅极绝缘膜中的热电子而退化。从图2中显而易见，比较实例在施压之后的 一秒内就开始退化， 但是才艮据本发明实施例的实例在施压后1000秒的时期内电流都几 乎没有变化。这就证明根据第一实施例的步骤使氧与SiON栅极绝 缘膜中的缺氧部分相结合，从而形成了紧密层(compact layer)并 使SiON 4册极绝缘膜对正被注入的热电子有^氐抗力。也可以确信，就标准偏差来i兌，才艮据本发明实施例的实例的在 基才反表面中的阈值(Vth)变化上比比4交实例少30%以上。还可以 进一步确信，当受到具有大电流的压力作用时，如上所述准备的实 例不容易退化。<第二实施例>图3A~图3F是示出了根据本发明实施例的薄膜半导体装置的 制造方法的第二实施例中的步骤的截面图。下述实施例适用于设置 有仅具有n沟道的沟道截止(channel stop )型的底栅TFT的显示单 元的驱动面板。重复如上所述与参考图1A~ 1C的第一实施例相同的过程，从 而在绝缘基板1上覆盖栅电极3，然后再以SiON栅极绝缘膜5及 半导体薄膜7覆盖，然后执行加压蒸汽退火，以使SiON栅极绝缘 膜5改性并在半导体薄膜7的表面上生长热氧化膜9。图3A所示的下一步骤意名大形成通过穿过基^反1的背面曝光来 重叠热氧化膜9上的斥册电极3的抗蚀图207,其中，栅电4及3用作 掩膜。然后，通过作为掩膜的抗蚀图207蚀刻热氧化膜9,从而图 样化与栅电极3重叠的热氧化膜9。在蚀刻后，剥离抗蚀图207。图3B所示的下一步骤意欲通过将硅烷(SiH4 )和磷化氢(PH3) 用作摻杂剂的等离子体CVD或热反应CVD形成包含活化n型杂质 的硅的n型半导体薄膜23 (厚度为10-500 nm )。如果用乙硼烷 (B2H6 )代替掺杂剂，则所得到的n型半导体薄膜将包含p型杂质。现在，将之前形成的半导体薄膜7用作沟道层7，以及将已在 该步艰《中形成的含杂质的n型半导体薄力莫23用作源-漏一及层23。图3C所示的下一步骤意欲才艮据源-漏极层23上的图样来对源-漏极层23和沟道层7进行蚀刻，从而将薄膜晶体管分成单独的区 域。源-漏极层23的蚀刻将热氧化膜9用作蚀刻阻挡层(etching stopper)来保护沟道层(半导体薄膜)7,从而在热氧化膜9上分 割源-漏极层23。以这种方式，形成与沟道层(半导体薄膜)7接触 的源-漏极23a以使其开口与栅电极3—致。在上述步骤之后，形成 沟道截止型的n型薄膜晶体管nTFT,其中，热氧化膜9保护在沟 道层7中和在4册电才及3之上的沟道部分。图3D-图3F所示的后续步-骤与以上参照图1H 图1J所述的 第 一实施例中的步骤相同。图3D所示的步骤意欲形成覆盖前一步骤中形成的薄膜晶体管 nTFT的层间绝缘膜11。在这个步骤之后进行氢化。图3E所示的下一步骤意欲对层间绝缘膜11进行处理以在其中 形成接触源-漏才及23a的接触孔13。然后，用配线电才及15插入4妄触 孑匕13, 乂人而4妄触〉源、一漏才及23a。图3F所示的下一步骤是用平坦绝缘膜17进行涂覆，接着，对 其进行处理以在其中形成接触作为像素晶体管的薄膜晶体管nTFT 的配线电极15的接触孔19。然后，用像素电才及21插入接触孑L 19， 以连4妄至配线电才及15。因此，上述步骤得到了驱动面板。然后，以与第一实施例中所 l吏用的方式相同的方式，在驱动面4反上形成显示单元。第二实施例与第一实施例一样有效，这是因为如后面第一实施 例中的图1C所示，第二实施例也包括在SiON栅极绝缘膜5上形 成半导体薄膜7的情况下执行的加压蒸汽退火。虽然第二实施例示出了只具有一个n沟道的沟道截止型底部栅-极TFT，但是如果对于n型和p型两次形成微晶硅薄膜23，仍然可 以得到CMOS结构的晶体管。此外，可以使该晶体管与4壬何其他类 型的p沟道薄膜晶体管相结合。<第三实施例>图4A ~图4E是示出了根据本发明实施例的薄膜半导体装置的 制造方法的第三实施例中的步骤的截面图。以下所述的实施例适用 于设置有CMOS型的乂又对册TFT的显示单元的马区动面4反。重复如上所述与参考图1A至图1C的于第一实施例相同的过 程，从而在绝纟彖基板1上覆盖栅电极3,然后再以SiON栅极绝纟彖 膜5及半导体薄膜7覆盖，然后执行用于使SiON栅极绝缘膜5改 性并在半导体薄膜7的表面上生长热氧化膜9的加压蒸汽退火。杂 技上述步骤后，在与如上参考图1D~ 1G所述相同的过程，通过该 过程来使热氧化膜9和半导体薄膜7经过图样蚀刻，从而将它们分 成单独的薄力莫晶体管pTFT和nTFT。图4A所示的下一步"骤意名夂通过等离子体CVD形成氧化石圭、氮 氧化硅、或氮化硅的绝缘膜31。绝缘膜31结合先前形成的热氧化 膜9构成了上绝缘膜33。图4B所示的下一步骤意欲在上栅极绝缘膜33上形成上栅电极 35，从而使其叠盖栅电极3。上栅电极35是通过溅射以及随后图样 4匕而由Mo、 W、 Ta或Cu形成的金属月莫(30nm 200nm厚)。上述步-骤得到了双4册结构的薄月莫晶体管pTFT和nTFT,其中， 在栅电极3和35之间保持具有半导体薄膜7。图4C~图4E所示的后续步^^与已参考图1H~图1J所述的第 一实施例中的步骤相同。图4C所示的步骤意名爻形成覆盖已在之前步骤中形成的双4册结 构的薄膜晶体管pTFT和nTFT的层间绝缘膜11。图4D所示下一步骤意欲对层间绝缘膜11进行处理以在其中形 成4妻触源-漏才及7-2和7-3或半导体薄力莫7的4妄触孔13。然后，用配 线电才及15插入4妄触孑L 13,该配线电才及15 4妄触源-漏才及7-2和7-3 。图4E所示的下一步骤为用平坦绝纟彖膜17进行涂覆，随后对其 进行处理以在其中形成接触作为像素晶体管的薄膜晶体管nTFT的配线电冲及15的4妄触孑L 19。然后，用《象素电才及21插入4妾触孑L 19， 从而使其连接至配线电极15。因此，上述步骤得到了驱动面板。随后以与第一实施例中所使 用的相同方式，在驱动面板上形成显示单元。第三实施例与第 一 实施例 一样有效，这是因为如第 一 实施例中 的图1C所示，它包括在SiON 4册才及绝缘膜5上形成半导体薄膜7 的情况下进4于的加压蒸汽退火。由于第三实施例中所述的双斥册结构的pTFT和nTFT在沟道层7 的两侧上都具有沟道，所以在相同的栅极电压下，它们产生比单栅 结构的TFT更大的导通电流。另外，它们具有与由热氧化膜9形成 的半导体薄膜7接触的上绝缘膜33部分，从而即使作为上栅极绝 缘膜33的组分的上绝缘膜31由易于引起缺陷能级的氮氧化硅或氮 化硅形成，它们仍能使上层栅极绝缘膜33和半导体薄膜7之间的 界面态保持较低。上述的所有实施例都是关于其中在半导体薄膜7下面的栅极绝 缘膜是单层结构的SiON栅极绝缘膜5的TFT的。然而，本发明的 实施例并不限于这种结构的那些TFT,而是包括SiON 4册极绝纟彖膜 5为层压结构的那些TFT。甚至在这种情况下，本发明的实施例的 方法包括在使构成一部分栅极绝缘膜的SiON膜改性的同时在半导 体薄膜的表面上生长热氧化膜作为保护膜的步骤，因此，本发明实 施例的方法提供了无需增加步骤数的高可靠性的底栅型薄膜半导 体装置。本领域的技术人员应了解，根据设计要求和其他因素，可以有 多种修改、组合、子组合和改进，均应包含在本发明的权利要求或 等同物的范围之内。
权利要求
1.一种薄膜半导体装置的制造方法，包括第一步骤，在基板上形成栅电极；第二步骤，以覆盖所述栅电极的方式，在所述基板上形成氮氧化硅的栅极绝缘膜；第三步骤，在所述栅极绝缘膜上形成半导体薄膜；以及第四步骤，在含氧的氧化性气氛中执行热处理，从而通过使氧与构成所述栅极绝缘膜的氮氧化硅膜中的缺氧部分相结合来进行改性。
2. 根据权利要求1所述的薄膜半导体装置的制造方法，其中，在 所述第二步骤中形成的所述栅极绝纟U莫是氮氧化硅月莫。
3. 根据权利要求1所述的薄膜半导体装置的制造方法，其中，所 述第四步骤是在加压的蒸汽气氛中执行的热处理。
4. 根据权利要求1所述的薄膜半导体装置的制造方法，其中，在 所述第四步骤之后执行另外的步骤，通过对含有杂质的半导体 薄膜进行图样化来形成源-漏极，所述源-漏极与所述半导体薄 膜接触，并且在所述半导体薄膜上其下存在有所述栅电极的位 置处4丸4亍所述图样化。
5. 根据权利要求1所述的薄膜半导体装置的制造方法，其中，在 所述第四步骤之后执行另外的步骤，在所述半导体薄膜上形成 上栅极绝缘膜，然后在所述栅电极之上形成上栅电极，其中， 所述上冲册极绝缘膜介于所述上栅电才及和所述4册电极之间。
6. 根据权利要求1所述的薄膜半导体装置的制造方法，其中，所 述第四步骤在已通过所述热处理在所述第三步骤中形成的所 述半导体薄膜的表面上生长热氧化膜。
7. 根据权利要求6所述的薄膜半导体装置的制造方法，其中，在 所述第四步骤之后执行另外的步骤，通过将所述热氧化膜作为 保护膜，对所述半导体薄膜执行图样化。
8. 根据权利要求6所述的薄膜半导体装置的制造方法，其中，在 所述第四步骤之后执行另外的步骤，通过以与所述栅电才及重叠 的形状对所述热氧化膜进行图样化、并通过进一步对含有杂质 的半导体薄膜进行图样化来形成源-漏极，所述源-漏极与所述 半导体薄膜接触，并且在所述半导体薄膜上其下存在有所述栅 电极的位置处执行所述图样化。
9. 根据权利要求6所述的薄膜半导体装置的制造方法，其中，在 所述第四步骤之后执行另外的步骤，在所述4册电极之上以及在 作为上栅极绝缘膜的所述热氧化膜上形成上栅电极。
全文摘要
本发明公开了一种薄膜半导体装置的制造方法，该方法包括第一步骤，在基板上形成栅电极；第二步骤，以覆盖栅电极的方式，在基板上形成氮氧化硅的栅极绝缘膜；第三步骤，在栅极绝缘膜上形成半导体薄膜；以及第四步骤，在含氧的氧化性气氛中进行热处理，从而通过使氧与构成栅极绝缘膜的氮氧化硅膜中的缺氧部分相结合来进行改性。
文档编号H01L27/092GK101236900SQ200810000259
公开日2008年8月6日 申请日期2008年1月30日 优先权日2007年1月31日
发明者国井正文 申请人:索尼株式会社