专利名称：集成电路装置及电子设备的制作方法
技术领域：
本发明涉及集成电路装置及电子设备。
技术背景近年来，利用电》兹感应，在没有金属部分触点的情况下即可以 实现电力传输的无触点电力传输(非接触电力传输)的技术广受关 注。作为该无触点电力传输的适用例，现有技术中有便携式电话机 或家庭用设备(例如电话机的子机)的充电技术等。作为无触点电力传输的现有技术有专利文件i。在该专利文件 i中，由连接于送电驱动器的输出的电容和一次线圈构成共振电路， 从送电装置(一次侧)向受电装置(二次侧，用户端)提供电力。此外，作为半导体功率模块的现有技术有专利文件2。专利文件1的送电控制装置是通过数字-模拟混合存在的集成 电路装置实现的。在这种情况下，存在当数字电路的噪声传达到模 拟电路时，会导致模拟电路错误动作的问题。另一方面，为了降低 这样的噪声的恶劣影响，拉开数字电路和模拟电路之间的距离，又会导致集成电路装置的面积增大。专利文件1:日本特开2006-60909号公净艮 专利文件2:日本特开平6-21330号公报发明内容鉴于上述技术问题，本发明的目的在于提供一种在较低噪声的 不好影响的同时^是高布局效率的集成电^各装置以及包含该集成电 路装置的电子设备。本发明所涉及的集成电路装置包括数字电源调整电路，用于 进行数字电源的调整；模拟电源调整电路，用于进行模拟电源的调 整；控制逻辑电路，具有逻辑单元，供给有由所述^t字电源调整电 路调整过的f欠字电源，并进4于动作(通过^皮供纟合有由所述lt字电源 调整电路调整过的数字电源而进行动作)；模拟电路，具有比较器 和运算》文大器中的至少 一 个，供给有通过所述才莫拟电源调整电3各调 整过的才莫拟电源，并进行动作(通过纟皮供给有由所述才莫拟电源调整 电i 各调整过的才莫拟电源而进4亍动作)；以及电源布线区，至少布线 有凌t字电源线和才莫拟电源线，所述lt字电源线用于供给通过所述凝: 字电源调整电路调整过的所述数字电源，所述才莫拟电源线用于供给 通过所述模拟电源调整电路调整过的所述模拟电源，其中，在所述 控制逻辑电路的第一方向侧配置有所述数字电源调整电路、所述模 拟电路和所述模拟电源调整电路，当将与所述第一方向正交的方向 作为第二方向时，所述电源布线区在所述控制逻辑电路与所述数字 电源调整电路、所述才莫拟电路及所述才莫拟电源电^各之间的区域上沿 着所述第二方向形成。才艮据本发明，在控制逻辑电^各和才莫拟逻辑电^各之间形成有电源 布线区。因此，有刻j也利用该电源布线区在第一方向上的宽度，能 够分开控制逻辑电路和模拟电路之间的距离，能够既实现降低噪声 的不好影响又4是高布局效率。此外，在本发明中，优选在所述凄t字电源调整电路的所述第二 方向侧配置有所述才莫拟电路，在所述才莫拟电路的所述第二方向侧配 置有所述才莫拟电源调整电路。根据上述结构，能够实现电源对模拟电路和控制逻辑电路的有 效布线。此外，冲艮据本发明，当将所述第二方向的相反方向作为第四方 向时，在所述数字电源调整电^^的所迷第四方向侧配置有第 一 电源 焊盘，所述第 一 电源焊盘用于输入作为所述数字电源调整电路的调 整对象的电源，在所述模拟电源调整电^^的所述第二方向侧配置有 第二电源焊盘，所述第二电源焊盘用于输入作为所述模拟电源调整 电^各的调整对象的电源。根据上述结构，能够以短路总线(short bus)将来自第一、第 二电源焊盘的电源向凄t字电源调整电^各、才莫拟电源调整电路布线， 能够提高布局效率。在上述集成电路装置中，还包括复位电路，生成复位信号， 并输出到所述集成电路的各个电路，所述复位电路被配置在所述数 字电源调整电^各和所述才莫拟电^各之间。根据上述结构，利用该复位电路的配置，能够降低数字噪声对 模拟电路的不好影响。在上述集成电路装置中，还包括温度检测电路，所述温度检 测电^各供给有通过所述数字电源调整电路调整过的所述数字电源， 并进行动作(所述温度检测电路通过被供给有通过所述数字电源调 整电路调整过的所述数字电源而进行动作)，用于进行温度检测处 理，所述温度检测电路被配置在所述数字电源调整电路和所述模拟 电^各之间。根据上述结构，能够降低来自温度检测电路的噪声对模拟电路 的影响，防止才莫拟电^各的性能劣化。在上述集成电路装置中，所述温度检测电路包括基准测量用 晶体管，在作为基准电容器一端的节点的振荡节点和所述数字电源 之间与基准阻抗串联设置；电容器温度测量用晶体管，在所述振荡 节点和所述数字电源之间与所述电容器温度测量用热敏电阻串联 设置；周围温度测量用晶体管，在所述振荡节点和所述ft字电源之 间与所述周围温度测量用热敏电阻串联设置；放电用晶体管，所述 放电用晶体管的漏极被连接在所述振荡节点上；以及检测电路，当 所述振荡节点的电压超过给定的阈值电压时，输出4企测脉冲。根据上述结构，通过利用了基准电阻、电容器温度测量用热敏 电阻、周围温度测量用热敏电阻的CR振荡，能够精度高地测量电 容器温度和周围温度。在上述集成电路装置中，还包括第一预驱动器，用于驱动由 第一N型功率MOS晶体管和第一P型功率MOS晶体管构成的第 一外部驱动器的所述第一N型功率MOS晶体管；以及第二预驱动 器，用于驱动所述第一外部驱动器的所述第一P型功率MOS晶体 管，当将所述第一方向的相反方向作为第三方向时，所述第一预驱 动器和所述第二预驱动器一皮配置在所述电源布线区的所述第三方 向侧。本发明另一方面所涉及的集成电路装置，包括控制逻辑电路， 具有逻辑单元，供给有数字电源并进行动作；模拟电路，具有比较 器和运算放大器中的至少一个，供给有模拟电源并进行动作；电源 布线区，布线有电源线；第一预驱动器，用于驱动由第一N型功率 MOS晶体管和第一 P型功率MOS晶体管构成的第 一外部驱动器的 所述第一N型功率MOS晶体管；以及第二预驱动器，用于驱动所述第一外部驱动器的所述第一 P型功率MOS晶体管，在所述控制 逻辑电路的第一方向侧配置有所述模拟电路，当将与所述第一方向 正交的方向作为第二方向时，所述电源布线区在所述控制逻辑电^各 和所述才莫拟电3各之间的区域上沿着所述第二方向形成，当将所述第 一方向的相反方向作为第三方向时，所述第一预驱动器和所述第二 预驱动器^皮配置在所述电源布线区的所述第三方向侧。才艮据本发明，能够将作为噪声源的第一、第二预驱动器和控制 逻辑电路集中配置在电源布线区的第三方向侧，在降低噪声的不好 影响的同事提高布局效率。在上述的集成电^各装置中，所述第一预驱动器和所述第二预驱 动器的低电位侧电源线和高电位侧电源线与所述集成电路装置的 其他电路的低电位侧电源线和高电位侧电源线分离配置。这样一来，能够防止在第一、第二预驱动器侧产生的噪声通过 低电位侧电源线或高电位侧电源线传输给其他电路。在上述的集成电路装置中，在所述第一预驱动器的配置区域， 配置有构成所述第一预驱动器的第一 N型晶体管和第一 P型晶体 管，在所述第二预驱动器的配置区域，配置有构成所述第二预驱动 器的第二 N型晶体管和第二 P型晶体管，所述第一 N型晶体管、 所述第一P型晶体管、所述第二N型晶体管、所述第二P型晶体管 的各个晶体管由并联连接的多个单元晶体管构成，所述集成电路装 置还包括第一N型用栅极控制电路，输出多个栅极控制信号，各 个栅极控制信号被分别输入到构成所述第一 N型晶体管的多个单 元晶体管的各个栅极；第一P型用栅极控制电路，输出多个栅极控 制信号，各个栅极控制信号被分别输入到构成所述第一 P型晶体管 的多个单元晶体管的各个栅极；第二N型用栅极控制电路，输出多 个栅极控制信号，各个栅极控制信号被分别输入到构成所述第二 N型晶体管的多个单元晶体管的各个栅极；以及第二 P型用栅极控制 电路，输出多个栅极控制信号，各个栅极控制信号被分别输入到构 成所述第二 P型晶体管的多个单元晶体管的各个栅极。根据本发明， 能够使用栅极控制信号详细控制第一N型晶体管、第一 P型晶体管、 第二N型晶体管、第二P型晶体管的导通、截止。在上述的集成电路装置中，所述第一 N型用栅极控制电路输出 栅极控制信号，以使当导通所述第一N型晶体管时，以不同的定时 导通构成所述第一N型晶体管的多个单元晶体管，当截止所述第一 N型晶体管时，以相同的定时截止构成所述第一 N型晶体管的多个 单元晶体管，所述第一P型用栅极控制电路输出栅极控制信号，以 使当导通所述第一 P型晶体管时，以不同的定时导通构成所述第一 P型晶体管的多个单元晶体管，当截止所述第一P型晶体管时，以 相同的定时截止构成所述第一P型晶体管的多个单元晶体管，所述 第二 N型用栅极控制电路输出栅极控制信号，以使当导通所述第二 N型晶体管时，以不同的定时导通构成所述第二 N型晶体管的多个 单元晶体管，当截止所述第二N型晶体管时，以相同的定时截止构 成所述第二 N型晶体管的多个单元晶体管，所述第二 P型用栅极控制电路输出栅极控制信号，以使当导通 所述第二 P型晶体管时，以不同的定时导通构成所述第二 P型晶体 管的多个单元晶体管，当截止所述第二P型晶体管时，以相同的定 时截止构成所述第二 P型晶体管的多个单元晶体管。这样一来，在能够降低第一N型晶体管、第一P型晶体管、第 二N型晶体管、第二 P型晶体管导通时的过沖(Overshoot)噪声 的同时防止贯通电流的发生。此外，在上述的集成电路装置中，还包括第三预驱动器，用 于驱动由第二N型功率MOS晶体管和第二P型功率晶体管构成的第二外部驱动器的所述第二N型功率MOS晶体管；以及第四预驱 动器，用于驱动所述第二外部驱动器的所述第二 P型功率MOS晶 体管，所述第一预驱动器和所述第二预驱动器沿着所述集成电^^的 第一边配置，所述第三预驱动器和所述第四预驱动器沿着所述集成 电路的与所述第 一边交叉的第二边配置，所述才莫拟电路沿着与所述 第二边相对的第四边配置。这样一来，能够将第1~第4预驱动器集中配置在由第一边和 第二边形成的集成电路装置的角区域。因此，容易进行第1~第4 预驱动器和其他电路之间的电源分离，降低第1~第4预驱动器的 噪声对其他电路带来的不好影响。在上述的集成电路装置中，还包括在所述第一预驱动器和所 述第二预驱动器的所述第二方向侧、且在所述第三预驱动器和所述第四预驱动器的所述第 一方向侧，配置有用于控制所述第 一预驱动 器、所述第二预驱动器、所述第三预驱动器和所述第四预驱动器的 所述控制逻辑电路。这样一来，能够以短路总线布线控制逻辑电路和第一、第二预 驱动器之间的信号线，能够提高布局效率。上述的集成电路装置设置在无触点电力传输系统的送电装置 上，所述无触点电力传输系统电》兹耦合一次线圈和二次线圏，,人所 述送电装置向受电装置传输电力，并向所述受电装置的负载提供电 力，所述第 一外部驱动器是用于驱动所述一次线圏的一端的第 一送 电驱动器，所述第二外部驱动器是用于驱动所述一次线圈另 一端的 第二送电驱动器。这样一来，能够高效地驱动无触点电力传输系统的第一、第二 送电驱动器，实现电力传输效率的提高等。此外，本发明还涉及包含上述任一项所述的集成电路装置。 附图i兌明
图1是本实施例的集成电路装置的配置构成例； 图2是第一变形例的集成电i 各装置的配置构成例； 图3是第二变形例的集成电^各装置的配置构成例； 图4是第三变形例的集成电i 各装置的配置构成例； 图5是从横向看纵向定位装置的图；图6 (A)、图6 (B)和图6(C)是外部驱动器、预驱动器和 单元驱动器的"i兌明图；图7是预驱动器的具体配置构成例；图8是斥册才及控制电i 各的"i兌明图；图9是4册4及4空制电^各的具体配置构成例；图IO是预驱动器的详细布局示例；图11是作为外部驱动器的送电驱动器和共振电路的说明书； 图12是预驱动器的具体配置构成例； 图13 (A)和图13 (B)是无触点电力传输的说明图； 图14是送电装置、送电控制装置、受电控制装置的构成例；图15 (A)、图15 (B)和图15 (C)是基于频率调制、负载调 制的数据传输的说明图；图16是波形检测电路的构成例；图17是温度4企测电路的构成例；图18 (A)和图18 (B)是用于说明温度检测电路的动作的信 号波形图；图19是实现送电控制装置的集成电路装置的布局示例；以及 图20是实现受电控制装置的集成电路装置的布局示例。
具体实施方式
以下，对本发明的最佳实施例进行详细说明。此夕卜，以下说明 的本实施例并不是对权利要求中记载的本发明内容进行不当的限 定，并且，本实施例中i兌明的所有结构并不一定都是本发明解决手 段的必须要件。1.集成电^各装置图1示出了本实施例的集成电^各装置的配置结构例。在图1中， 沿集成电^各装置的第一边SD1的方向为第一方向Dl,与第一方向 正交的方向为第二方向D2。 jt匕外，第一方向Dl的相反方向为第三 方向，第二方向D2的相反方向为第四方向D4。 it匕夕卜，在图1中， Dl方向为右方向，D3方向为左方向，4旦是，也可以是D1方向为 左方向，D3方向为右方向。it匕夕卜，D2方向为下方向，D4方向为 上方向，〗旦是，也可以是D2方向为上方向，D4方向为下方向。图1中的集成电路装置包括数字电源调整电路30、模拟电源调 整电路32、控制逻辑电路110、模拟电路120以及电源布线区 PWRG。数字电源调整电路3 0 (数字电源稳压器、数字用恒定电压生成 电路)进行数字电源(数字电源电压、逻辑电源电压)的调整 (regulation )。具体地说，例如调整/人外部输入的5V的凄丈字用电源 VDD5的电压，输出例如3V的稳定电位的数字电源VDD3的电压。模拟电源调整电路32 (模拟电源稳压器、模拟用恒定电压生成 电路)进行模拟电源(模拟电源电压)的调整(regulation )。具体 地-说，例如调整/人外部输入的5V的才莫拟用电源VD5A的电压，丰餘 出例如4.5V的稳定电位的才莫拟电源VD45A的电压。作为数字电源调整电路30、模拟电源调整电路32,可以采用 例如公知的串联稳压器。该串联稳压器可以包括设置于高电位侧 电源和其输出节点之间的驱动晶体管；设置于其输出节点和低电位 侧电源之间、用于电阻分割输出电压的电压分割电路；以及运算放 大器，在其第一输入端子(例如非反转输入端子)上输入基准电压， 在其第二输入端子(例如反转输入端子)输入来自于电压分割电路 的电阻分割电压，其输出端子与驱动晶体管的栅极连接；以及其他 的模块等等。此外，模拟电源调整电路32可以是生成模拟GND并 向模拟电路120提供的电路。控制逻辑电路110是包括NAND、 NOR、反相器、D触发器等 逻辑单元，并JU是供有通过凄史字电源调整电路30调整过的婆t字电 源VDD3 、且进4亍动作的电^各。该控制逻辑电^各110可以通过4册才及 阵列和;f鼓型计算才几等实现，并进行各种序列控制和判断处理。并且，控制集成电路装置的各电路或者进行集成电路装置整体的控制。模拟电路120是包括比较器和运算放大器等，并且提供有通过 模拟电源调整电路32调整过的模拟电源VD45A、且进行动作的电 ^各。具体地说，才莫拟电^各120进行采用了一个或多个比较器或者一 个或多个运算放大器的模拟处理。而且具体地说，模拟电路120可 以是包括用于进行振幅检测(峰值检测)、脉冲宽度检测、相位检 测或频率检测等各种检测处理的检测电路、进行采用了模拟电压的 判断处理的判断电路、进行模拟信号的增幅处理的增幅电路、电流 镜电路、或者将模拟电压转换为数字电压的A/D转换电路等。在电源布线区PWRG中布线有用于提供由数字电源调整电路 30调整的lt字电源VDD3的lt字电源线、用于4是供由才莫拟电源调 整电^各32调整的^^莫拟电源VD45A的冲莫拟电源线。此夕卜，在电源布 线区域PWRG中还可以布线不同于凄史字电源VDD3、才莫扣乂电源 VD45A的电《立的电源线。具体;也i兌，侈'H口可以布线《氐电^H则的^t 字电源线或低电位侧的模拟电源线。或者还可以布线电位高于数字 电源VDD3的电源线、或电位高于才莫拟电源VD45A的电源线。在本实施例的集成电^各装置中，在控制逻辑电^各110的Dl方 向侧配置有数字电源调整电路30、才莫拟电if各120、模拟电源调整电 路32。具体地说，例如在ft字电源调整电^各30的D2方向侧配置 有模拟电路120,在模拟电路120的D2方向侧配置有模拟电源调 整电路32。此夕卜，还可以以不同于图1的配置顺序来配置这些电路， 或者是省略数字电源调整电^各30或一莫拟电源调整电^各32等结构要 4牛的变形实施例。电源布线区域PWRG是在控制逻辑电路110和数字电源调整电 路30、模拟电路120、模拟电源调整电路32之间的区域中，沿D2 方向形成的。具体地说，例如从集成电路装置的边SD1朝向SD3， 沿着D2方向以一直线的形式形成电源布线区i或PWRG。 jt匕外，向控制逻辑电^各110或才莫拟电^各120或未图示的各种电鴻^是供乂人该电 源布线区i或PWRG分;充的电源。才艮据图1的配置结构，在控制逻辑电路110和模拟电路120之 间，形成有电源布线区PWRG。因jt匕，可以利用该电源布线区i或 PWRG的Dl方向上的宽度，拉开控制逻辑电i 各110和才莫拟电路120 之间的距离。即、将电源布线区PWRG的D3方向侧的区域作为凄t 字电3各区i或，将P WRG的D1方向侧的区i或作为才莫拟电i 各区i或，乂人 而可以将数字电路和模拟电路相互拉开距离进行分离配置。由此， 可以防止例如控制逻辑电路110等的数字电路的开关噪声传递到模 拟电路120导致错误动作或性能劣化的事态。此外，在图1中，作为数字电路区域和模拟电路区域的噪声分 离区域利用了电源布线区PWRG。通过这样的配置结构，具有同时 实现4是高布局效率和分离噪声的优点。即、布线于电源布线区 PWRG中的电源线需要使其布线电阻低于普通的信号线，所以，其 布线宽度比普通的信号线的布线宽度宽。因此，通过沿D2方向在 电源布线区PWRG中布线D1方向上的布线宽度宽的多条电源线， 可以增宽PWRG的Dl方向上的宽度。由此，可以使数字电路区域 和模拟电路区域之间足以拉开分离噪声所需要的距离。此外，通过 增宽电源线的D1方向上的宽度，可以增加用于噪声分离的距离， 并且还可以降低电源线的寄生电阻。此外，无论怎样都需要沿D2 方向进4于布线，所以布局岁文率不会恶化。此外，如果乂人集成电^各装置的第一边SD1朝向对置的第三边 SD3以一直线的形式形成电源布线区i或PWRG,则可以乂于PWRG 两侧的各电蹈^文率良好地布线所需种类的电源线，因此可以通过布 局效率。例如，作为比專交例的方法，可以考虑将凄t字电源线和才莫拟电源 线这两种电源线在集成电路装置的》兹芯电路的周围布线为环状。但是，通过这种方法。需要在集成电路装置的所有四个边SD1、 SD2、 SD3 、 SD4上都至少布线lt字电源线和才莫拟电源线这两种电源线(高 电位侧电源线)，因此集成电路装置的芯片面积也会相应地增大。针对于此，通过图1的配置方法，lt字电源线、4莫拟电源线只 布线于电源布线区PWRG内，这些电源线所带来的集成电路装置的 宽度增加相当于在D1方向上的宽度增加，与布线为环状的上述方 法相比，可以^是高布局岁丈率。此外，在图1中，在数字电源调整电路30的D4方向侧，配置 有输入有作为数字电源调整电路30的调整对象的电源VDD5的第 一电源焊盘。此外，在^t拟电源调整电^各32的D2方向侧，配置有 输入有作为模拟电源调整电路32的调整对象的电源VD5A的第二 电源焊盘。这样，对于数字电源调整电路30、模拟电源调整电路 32可以以短路总线的方式布线电源VDD5 、 VD5A。因此，VDD5 、 VD5A的电源线不会遍布在集成电路装置的磁芯区域中，可以提高 布局效率。即、可以将VDD5的电源线以短;洛总线的方式/人其电源焊盘连 接于数字电源调整电路30，在数字电源调整电路30中调整其电压， 并将调整后的电源VDD3在电源布线区PWRG中沿D2方向进行布 线。同样地，可以将VD5A的电源线以短路总线的方式从其电源焊 盘连接于模拟电源调整电路32，在模拟电源调整电路32中调整其 电压，并爿夸调整后的电源VD45A在电源布线区PWRG中沿D2方 向进4亍布线。因此，可以将VDD5、 VD5A的电源线的布线区i或控 制在最小限度，提高布局效率。此外，在这种情况下，模拟电路120 配置在数字电源调整电路30和模拟电源调整电路32之间。因此， 具有下述〗尤点关于调整后的VDD3、 VD45A的电源线，也可以乂人数字调整电路30、模拟电源调整电路32向控制逻辑电路110、模 拟电路120效率良好地进4于布线。2.第一变形例图2示出了本实施例的第一变形例的集成电路装置的配置结构 例。图2和图1的不同点在于还i殳置有温度检测电^各38、复位电路 39。此外，还可以是省略了温度检测电路38、复位电路39中任意 一个的变形实施例。温度检测电路38是提供有数字电源调整电路30所调整的数字 电源VDD3且进4亍动作，并进4亍温度4全测处理的电J各。具体地i兌， 例如检测电容器的温度，检测电容器的tan5的异常(不良)。作为 该电容器可以考虑在后述的无触点电力传l命系统中和一次线圏共 同构成共振电路的电容器等。复位电路39生成复位信号并向集成电路装置的各电路输出。 具体地i兌，复位电^各39用于监测来自于外部的电源的电压、凄t字 电源调整电路30所调整的数字电源(逻辑电源)的电压、才莫拟电 源调整电^各32所调整的才莫拟电源的电压。并且，当这些电源的电 压适当地上升时，解除复位信号，开始集成电路装置的各电路的动 作，实现所谓的通电(power on ， 4妄通电源)复位。此外，在图2中，温度检测电路38配置在数字电源调整电路 30和模拟电路120之间。更具体地说是配置在数字电源调整电路 30和复位电路39之间。这样，可以将温度4企测电3各38配置在数字 电源调整电路30附近，所以可以将来自于数字电源调整电路30的 恒定电压的电源VDD3稳定地提供给温度检测电^各38。例如作为 温度检测电路38，如果采用了使用后述CR振荡电路的RF转换器 (converter,变压器)，则电源VDD3的电压发生变动，计量时间发生变动，测量温度也发生变动。关于这一点，如果如图2所示邻 接数字电源调整电路30配置温度4企测电路38，则可以以短路总线 的方式将来自于数字电源调整电路30的VDD3的电源线布线于温 度检测电路38，可以将电源线的寄生电阻控制在最小限度，因此， 能够防止RF转换器中的测量变动，实现稳定的温度^r测。此夕卜，在图2中，复位电路39配置在数字电源调整电^各30和 才莫拟电3各120之间。在这种情况下，复位电路39 ^义在通电复位时 (初始化时)进行动作，在通常情况下不进行动作。因此，即使将 作为数字系统电路的复位电路39配置在模拟电路120的附近，也 可以将数字噪声对于模拟电路120的恶劣影响控制在最小限度。此 外，在图2中，复位电i 各39配置在温度4企测电^各38和才莫拟电^各120 之间。因此，可以利用复位电路39的D2方向上的宽度，拉开才莫拟 电3各120和温度才企测电^各38之间的距离。由此，可以降4氐温度才全 测电路38的CR振荡等噪声对模拟电路120的影响，防止模拟电路 120的性能劣化。3.第二变形例图3示出了本实施例的第二变形例的集成电路装置的配置结构 例。图3与图1、图2的不同点在于，还i殳置有预驱动器PRl、 PR2。 此外，在图3中是沿集成电路装置的边SD1配置预驱动器PR1、PR2， 但是也可以沿与边SD1正交的边SD2配置预驱动器。例如在图3中，在集成电路装置的外部设置有第一外部驱动器 DR1。该外部驱动器DR1由作为外带部件的N型功率MOS晶体管 PTN1(广义上的N型晶体管、N型MOS晶体管)以及P型功率MOS 晶体管PTP1(广义上的P型晶体管、P型MOS晶体管)构成。作为该外部驱动器DR1,可以考虑在无触点电力传llr中用于驱动一次线圏的送电驱动器、或驱动电机的电机驱动器等各种驱动器。预驱动器PR1用于驱动外部驱动器DR1的N型功率MOS晶 体管PTN1。具体地iJL，作为预驱动器PR1可以采用由N型晶体管 以及P型晶体管构成的反相器电路。此外，预驱动器PR1的输出信 号DN1通过输出焊盘PDN1输入到N型功率MOS晶体管PTN1的 栅极，从而进行晶体管PTN1的导通 截止控制。预驱动器PR2用于驱动外部驱动器DR1的P型功率MOS晶体 管PTP1。具体地说，作为预驱动器PR2可以采用由N型晶体管及 P型晶体管构成的反相器电路。此外，预驱动器PR2的输出信号 DPl通过输出焊盘PDPl输入到P型功率MOS晶体管PTP1的栅极， 从而进行晶体管PTP1的导通、截止控制。这时，输出信号DN1、 DPI成为激活期间相互不重叠的非重叠 信号，由此，可以防止从高电位侧电源通过晶体管向低电位侧电源 流入贯通电流。此夕卜，在图3中，将D1方向的相反方向作为D3方向时，相 对于模拟电路120配置于电源布线区域PWRG的D1方向侧，第一、 第二预驱动器PR1、 PR2和控制逻辑电^各110 —起配置于电源布线 区i或PWRG的D3方向侧的数字电i 各区i或。这样，可以将作为数字的开关噪声发生源的预驱动器PR1 、 PR2 以及控制逻辑电路110集中配置在电源布线区域PWRG的D3方向 侧。因此，可以利用电源布线区PWRG的Dl方向上的宽度，有效 地防止来自于这些预驱动器PR1、 PR2以及控制逻辑电路110的噪 声传到模拟电路120等。此外，可以将开关噪声大的数字电源线集 中布线在数字电路区域，因此，能够提高布局效率。此外，根据图 3的配置结构，可以简4M寻构成外部马区动器DR1的功率MOS晶体 管PTN1、PTP1安装于电路基板的工序，简化在电路基板上的布线， 实现电路基板的小型化。4. 第三变形例图4示出了本实施例的第三变形例的集成电路装置的配置结构 例。图4和图3的不同点在于还设置了预驱动器PR3、 PR4。在图4中，第二外部驱动器DR2是由第二N型功率MOS晶体 管PTN2和第二 P型功率MOS晶体管PTP2构成的。并且，预驱动 器PR3驱动外部驱动器DR2的晶体管PTN2，预驱动器PR4驱动 晶体管PTP2。并且，在图4中，第一、第二预驱动器PR1、 PR2沿集成电路 装置的第一边SD1配置。另一方面，第三、第四预驱动器PR3、 PR4 沿集成电路装置的第二边SD2配置。这里，边SD2是与边SD1正 交交叉的边。即、边SD1是沿Dl方向的边，边SD2是沿D2方向 的边，由边SD1、 SD2形成了集成电^各装置的角部。并且，预驱动 器PR1 ~PR4配置于该集成电^各装置的角部区域。才艮据图4的配置，非常容易实现预驱动器PR1、 PR2或PR3、 PR4和其它电路之间的电源分离。因此，可以提高电源布线等相关 的布局效率，缩小芯片面积。此外，由于预驱动器PR1-PR4集中 配置于角部区域，所以可以将噪声对其它电路带来的恶劣影响控制 在最小限度。5. 预驱动器下面，对本实施例的预驱动器的配置结构例进^f亍"i兌明。在图5 中，集成电路装置包括第一、第二预驱动器PR1、 PR2。此外，还 包括低电位侧电源焊盘PVSS1、第一输出焊盘PDN1、第二输出焊 盘PDP1、高电位侧电源焊盘PVDD1。这些焊盘(电极、端子)沿 集成电3各装置的例如第一边SD1配置。电源焊盘PVSS1是向预驱动器PR1、 PR2提供低电位侧电源 VSS1的焊盘。具体地说，预驱动器PR1、 PR2的低电位侧的电源 线VSL1通过第一连接线CL1与电源焊盘PVSS1连接。此夕卜，电 源VSS1也是外部驱动器DR1的低电位侧的电源，VSS1的电源线 通过电路基板上的布线连接于晶体管PTN1的源极。焊盘PDN1是用于输出预驱动器PR1的llr出信号DNl的焊盘。 具体地i兌，预驱动器PR1的第一输出线QL1通过第二连4妄线CL2 连接于焊盘PDN1，通过这些QL1、 CL2、 PDN1将信号DN1向外部输出。焊盘PDP1是用于输出预驱动器PR2的输出信号DPI的焊盘。 具体地i兌，预驱动器PR2的第二输出线QL2通过第三连4妄线CL3 连接于焊盘PDP1，通过这些QL2、 CL3、 PDP1将信号DP1向外部输出。电源焊盘PVDD1是用于向预驱动器PR1、 PR2纟是供高电位侧 电源VDD1的焊盘。具体地说，预驱动器PR1、 PR2的高电位侧的 电源线VDL1通过第四连4妄线CL4连4妄于电源焊盘PVDD1。此夕卜， 电源VDD1也是外部驱动器DR1的高电位侧的电源，VDD1的电 源线通过电^各基板上的布线连接于晶体管PTP1的源才及。如图5所示，在本实施例中，低电位侧的电源焊盘PVSS1、第 一、第二输出焊盘PDN1、 PDP1、以及高电位侧的电源焊盘PVDD1 沿Dl方向配置。具体;l也"i兌，在电源焊盘PVSS1的Dl方向侧配置 有输出焊盘PDNl,在PDN1的D1方向侧配置有输出焊盘PDP1， 在PDP1的Dl方向侧配置有电源焊盘PVDD1。预驱动器PR2配置于输出焊盘PDP1、电源焊盘PVDD1的D2方向侧。图6 (A)示出了预驱动器PR1、 PR2的电路结构例。预驱动 器PR1是由P型的晶体管TP1和N型的晶体管TN1构成的。向晶 体管TP1的源招j是供电源VDD1,向晶体管TN1的源极4是供电源 VSS1。预驱动器PR2是由P型的晶体管TP2和N型的晶体管TN2 构成的。向晶体管TP2的源相j是供电源VDD1，向晶体管TN2的 源相j是供电源VSS1。外部驱动器DR1的功率MOS晶体管PTP1、 PTN1的晶体管尺 寸非常大。因此，如果发生了这些晶体管PTP1、 PTN1 —起导通的 期间，则会流入非常大的贯通电流。因此，例如在预驱动器PR2的 输出信号DP1为L电平，晶体管PTP1为导通的期间内，需要可靠 地截止晶体管PTN1。此外为了可靠地截止晶体管PTN1，需要使节 点NF1、 NF2为相同电位，因此优选将A1、 A2所表示的布线的寄 生电阻控制在最小限度。同样，在预驱动器PR1的输出信号DN1为H电平，晶体管PTN1 导通的期间内，需要可靠地截止晶体管PTP1。从而需要使节点NF3、 NF4为相同电位，因此优选将A3、 A4所表示的布线的寄生电阻控 制在最小限度。关于这一点，在本实施例中如图5所示，焊盘沿Dl方向以 PVSS1、 PDN1、 PDP1、 PVDD1的顺序进4亍4非列。》匕夕卜，予员马区动器 PR1配置于;t早盘PVSS1、 PDN1的D2方向侧，予贞马区动器PR2配置 于焊盘PDP1、 PVDD1的D2方向侧。因此，可以缩短乂人焊盘PVSS1 向预马区动器PR1的布线，以及乂人焊盘PDN1向子贞驱动器PR1的布 线，能够将图6 (A)的Al、 A2所表示的布线的寄生电阻控制在最小限度。由此，在晶体管PTP1导通的期间内，可以可靠地截止 晶体管PTNl, /人而防止贯通电流的发生。同样，在图5中，可以缩短从焊盘PVDD1向预驱动器PR2的 布线，以及A人焊盘PDP1向预驱动器PR2的布线，能够将图6(A) 的A3、 A4所表示的布线的寄生电阻控制在最小限度。由此，在晶 体管PTN1导通的期间内，可以可靠地截止晶体管PTP1,从而防止 贯通电流的发生。此外，才艮才居图5的配置结构，可以缩小焊盘PVSS1、 PDN1、 PDP1、 PVDD1以及预驱动器PR1、 PR2的D2方向上的占有面积， 能够4是高布局岁文率。而且，根据图5的配置结构，可以简化将构成外部驱动器DR1 的功率MOS晶体管PTN1、 PTP1安装于电^各基板的工序，简化电 路基板上的布线，实现噪声降低以及电路基板的小型化。图7示出了本实施例的集成电^各装置、预驱动器的更详细的配 置结构例。如图7所示，在第一预驱动器PR1的配置区域中，构成 PR1的第一 P型晶体管TP1和第一 N型晶体管TN1沿D2方向配 置。具体地说，晶体管TP1、 TN1沿D2方向邻接配置。此夕卜，在 第二预驱动器PR2的配置区域中，构成PR2的第二P型晶体管TP2 和第二N型晶体管TN2沿D2方向配置。具体地说，晶体管TP2、 TN2沿D2方向邻"l妄配置。而且，如图6(B)所示，这些晶体管 TP1、 TN1、 TP2、 TN2的棚4及沿D2方向布线。此外，在图7中，是沿D2方向按照P型晶体管、N型晶体管 的顺序进行配置，但是，也可以是沿D2方向按照N型晶体管、P 型晶体管的顺序进行配置。在图7中，用于向预驱动器PR1、PR2提供低电位侧电源VSS1 的低电位侧电源线VSL1在预驱动器PR1、PR2的配置区域中沿Dl 方向布线。此外用于连接低电位侧电源焊盘PVSS1和低电位侧电源 线VSL1的第一连4妄线CL1 (引出线)>^人电源焊盘PVSS1朝向预驱 动器PR1的^f氐电位侧电源连4妄节点NE1沿D2方向布线。此外，连接于预驱动器PR1的输出的第一输出线QL1在预驱 动器PR1的配置区域中沿Dl方向布线。此外，用于连4妻第一输出 焊盘PDN1和第一输出线QL1的第二连4妄线CL2 乂人第一输出焊盘 PDN1朝向预驱动器PR1的输出连接节点NE2沿D2方向布线。此外，连接于预驱动器PR2的输出的第二输出线QL2在预驱 动器PR2的配置区域中沿Dl方向布线。此外，用于连4妻第二输出 焊盘PDP1和第二输出线QL2的第三连接线CL3从第二输出焊盘 PDP1朝向预驱动器PR2的输出连接节点NE3沿D2方向布线。此外，用于向预驱动器PR1、 PR2提供高电位侧电源VDD1的 高电^f立侧电源线VDL1在予贞马区动器PR1、 PR2的配置区i或中沿Dl 方向布线。此外，用于连接高电位侧电源焊盘PVDD1和高电位侧 电源线VDL1的第四连接线CL4从高电位侧电源焊盘PVDD1朝向 予贞马区动器PR2的高电4立侧电源连4妄节点NE4沿D2方向布线。此夕卜，连接线CL1、 CL2、 CL3、 CL4至少其一部分是以沿D2 方向的直线方式进4于布线即可，也可以有例^r沿Dl方向布线的部 分。此夕卜，连4妄节点NE1、 NE2、 NE3、 NE4的位置并不限定于图 7所示的^f立置。》匕夕卜，布线电源线VSL1、 VDL1、丰命出线QL1、 QL2 的位置也不限定于图7所示位置，也可以布线于晶体管TP1、 TN1、 TP2 、 TN2的外侧的区域中。如果如图7所示地布线连接线CL1、 CL2、电源线VSL1、输 出线QL1,则可以以短距离的布线，从电源焊盘PVSS1向晶体管 TN1的源4及4是供电源VSS1。并且可以以短距离的布线，从晶体管 TP1、 TN1的漏极向输出焊盘PDN1输出信号DN1。因此，可以减 小图6 (A)的Al、 A2所表示的布线的寄生电阻，将贯通电流和 过冲噪声控制在最小限度。J:匕夕卜，3口果如图7所示;也布线连才妄线CL3、 CL4、电源线VDL1、 输出线QL2，则可以以短距离的布线，从电源焊盘PVDD1向晶体 管TP1的源才及提供电源VDD1。并且可以以短距离的布线，从从晶 体管TP2、 TN2的漏极向输出焊盘PDP1输出信号DP1。因此，可 以减小图6 (A)的A3、 A4所表示的布线的寄生电阻， 一寻贯通电 流和过冲噪声控制在最小限度。即、如后所述，为了在将以高驱动频率进行动作的外部驱动器 DR1中的过沖噪声控制在最小限度的同时，防止贯通电流的发生， 优选增长晶体管PTP1、 PTN1 乂人截止变化为导通的导通迁移期间， 缩短乂人导通变化为截止的截止迁移期间。因此，优选增长信号DN1的H电平迁移期间，缩短信号DN1 的L电平迁移期间，其中，在〗言号DN1的H电平迁移期间，导通 图6 ( A)的预驱动器PR1的晶体管TP1,使信号DN1从L电平变 化为H电平，在信号DN1的L电平迁移期间，导通晶体管TN1， 使信号DN1从H电平变化为L电平。同样，优选增长信号DPI的 L电平迁移期间，缩短信号DPI的H电平迁移期间，其中，在信号 DPI的L电平迁移期间，导通预驱动器PR2的晶体管TN2，使信 号DPI从H电平变化为L电平，在信号DPI的H电平迁移期间， 导通晶体管TP21，使信号DP1从L电平变化为H电平。关于这一点，根据图7的配置结构， 一方面增大图6 (A)的 A5所表示的布线的寄生电阻，另一方面减小Al、 A2所表示的布 线的寄生电阻。因此，〗言号DN1的H电平迁移期间增长，L电平 迁移期间缩短，乂人而可以增长外部驱动器DR1的晶体管PTN1的导 通迁移期间，缩短截止迁移期间。由此可以同时实现过沖噪声的降 低以及贯通电流的降低。此外，4艮据图7的配置结构， 一方面增大图6(A)的A6所表 示的布线的寄生电阻，另一方面减小A3、 A4所表示的布线的寄生 电阻。因此，信号DP1的L电平迁移期间增长，H电平迁移期间缩 短，/人而可以增长外部驱动器DRl的晶体管PTP1的导通迁移期间， 缩短截止迁移期间。由此可以同时实3见过冲噪声的降^氐以及贯通电 流的降低。此夕卜，如图7中B1、 B2所示，预驱动器PR1、 PR2的^f氐电位 侧电源线VSL1或高电位侧电源线VDL1与集成电路装置的其它电 ^各的低电位侧电源线或高电位侧电源线分开布线(分离布线)。即 在B1、 B2所示的点上切断彼此的电源线，使其不相互连接。这样， 可以防止为了充放电外部驱动器DR1的强大寄生电容，在强大电流 流过的预驱动器PR1、 PR2中发生的开关噪声(电源噪声)对其它 电^各产生恶劣影响，还可以防止相反的情况，即、其它电^各的开关 噪声对预驱动器PR1、 PR2产生恶劣影响的事态。此夕卜，在图7中，在电源焊盘PVSS1、输出焊盘PDN1、 PDP1、 电源焊盘PVDD1和预驱动器PR1、 PR2之间i殳置了配置有预驱动 器用的多个静电保护元件的静电保护区ESDR1。此外，作为静电保 护元件，可以使用例如二极管或硅可控整流器等，例如静电保护元 件可以对应各个焊盘进行设置。此外，静电用的低电位侧电源线VSLES1在静电保护区ESDR1 中沿Dl方向布线，该静电用的低电位侧电源线VSLES1在连接于 低电位侧的电源焊盘PVSS1的同时，向预驱动器用的静电保护元件 提供低电位侧电源VSS1。此夕卜，静电用的高电位侧电源线VDLES1 在静电^f呆护区域ESDRl中沿D1方向布线，该静电用的高电位侧电 源线VDLES1在连4妄于高电位侧的电源焊盘PVDD1的同时，向预 驱动器用的静电保护元件提供高电位侧电源VDD1。it匕夕卜，》o图7的B3、 B4所示，这些静电用的<氐电4立侧电源线 VSLES1及高电位侧电源线VDLES1和其它电路的静电保护元件用 的4氐电位侧电源线及高电位侧电源线分开布线。即、在B3、 B4所 示的点上，切断4皮此的电源线， -使其不相互连才妄。这样，可以防止预驱动器PR1、 PR2中发生的开关噪声通过电 源线VSLES1、 VDLES1传到其它电路带来恶劣影响，以及其它电 ^各的开关噪声对预驱动器PR1、 PR2的动作带来恶劣影响的事态发 生。6.栅极控制电路图7的N型晶体管TN1可以由3o图8所示的并联连4矣的多个 单元晶体管TNU1 -TNU5构成，P型晶体管TP1可以由并联连4矣 的多个单元晶体管TPU1 TPU5构成。N型晶体管TN2、 P型晶体 管TP2也可以以坤目同的方式构成。如图6(B)所示，这些单元晶体管TNU1 TNU5、TPU1 ~ TPU5 是其栅极方向沿D2方向的晶体管。此外，在单元晶体管TNU1~ TNU5的源才及上^是供有电源VSS1,在单元晶体管TPU1 TPU5的 源才及上才是供有电源VDD1。 jt匕夕卜，单元晶体管TNU1 TNU5的漏极和单元晶体管TPU1 -TPU5的漏极共同连4妄于信号DN1的输出 节点NG1上。N型用栅极控制电路100生成栅极控制信号GNl ~ GN5并进行 输出。具体地说，输出栅极控制信号GNl-GN5,其中，各栅极控 制信号分别输入构成N型晶体管TN1的多个单元晶体管TNU1 ~ TNU5的4册4及的各个4册才及。而且，在〗吏N型晶体管TN1导通时，N型用栅才及控制电3各100 输出栅极控制信号GNl ~GN5,该斥册极控制信号GNl ~ GN5用于 在不同的定时(timing,时刻)导通构成TN1的多个单元晶体管 TNU1 TNU5的各个单元晶体管。具体地i兑，例如以GN5、 GN4、 GN3、 GN2、 GN1的顺序使栅极控制信号从L电平变化为H电平， 以TNU5、 TNU4、 TNU3、 TNU2、 TNU1的顺序4吏单元晶体管导通。另一方面，在使N型晶体管TN1截止时，N型用栅极控制电 i 各100输出栅极控制信号GNl ~ GN5,该4册极控制信号GNl ~ GN5 用于在相同的定时(包括大致相同定时的情况)截止构成TN1的多 个单元晶体管TNU1 TNU5。具体地说，在相同的定时(时刻)使 栅极控制信号GN1 GN5从H电平变化为L电平，在相同的定时 (时刻)使TNU1 ~ TNU5截止。P型用4册极控制电路102生成栅极控制信号GP1 ~ GP5并进行 输出。具体地说，输出栅极控制信号GP1 GP5，其中，其各栅极 控制信号分别输入构成P型晶体管TP1的多个单元晶体管TPU1 ~ TPU5的棚"f及的各个栅-才及。此外，在4吏P型晶体管TP1导通时，P型用4册才及控制电^各102 输出栅极控制信号GP1 ~ GP5，该栅极控制信号GP1 ~ GP5用于在 不同的定时导通构成TP1的多个单元晶体管TPU1 TPU5的各个单元晶体管。具体地说，例如以GP5、 GP4、 GP3、 GP2、 GP1的顺 序使栅极控制信号从H电平变化为L电平，以TPU5、TPU4、TPU3、 TPU2、 TPU1的顺序4吏单元晶体管导通。另一方面，在使P型晶体管TP1截止时，P型用栅极控制电路 102输出栅极控制信号GP1 -GP5,该才册极控制信号GP1 GP5用 于在相同的定时(大致相同定时)截止构成TP1的多个单元晶体管 TPU1 ~ TPU5。具体地说，在相同的定时使栅极控制信号GP1 ~ GP5 从L电平变化为H电平，在相同的定时使TPU1 TPU5截止。jt匕夕卜，如后面的图IO所示，N型晶体管TN2、 P型晶体管TP2 也是由以和图8相同形式并耳关连4娄的多个单元晶体管TNU6-TNUIO、 TPU6-TPU10构成的。此外，在集成电3各装置中i殳置有 向构成N型晶体管TN2的多个单元晶体管TNU6 TNU10I命出多 个栅极控制信号的第二N型用栅极控制电路104、以及向构成P型 晶体管TP2的多个单元晶体管TPU6 ~ TPU10输出多个栅极控制信 号的第二P型用栅4及4空制电^各106。这些第二N型用、P型用棚-才及 4空制电3各104、 106以和图8的第一 N型用、P型用相H U空制电^各 100、 102相同的结构进4亍同4f的动作。图9示出了栅极控制电路100、 102 ( 104、 106 )的具体结构例。 N型用棚-才及控制电^各100包括NAND电^各NAN1 ~ NAN4、反相器 电3各IN11 ~IN16。 NAND电^各NAN1 NAN4的第一l命入端子、反 相器电路IN16上输入有用于控制N型单元晶体管TNU1 -TNU5 的导通/截止的4言号NGATE 。 NAND电^各NAN 1 ~ NAN4的第二丰命 入端子上输入有前段的反相器电路IN12 IN15的输出。NAND电 ^各NAN1 NAN4的丰俞出输入至反相器电路IN11 ~IN14,反相器电 另各IN16的丰lT出输入至IN15。 jt匕夕卜，反对目器电路IN11 ~IN15的丰lr 出为栅极控制信号GN1 ~ GN5。P型用棚4及控制电^各102包4舌NOR电^各NR1 NR4、反相器 电^各IN21 ~ IN26。 NOR电^各NR1 — NR4的第一l俞入端子、反相器 电路IN26上l命入有用于控制P型单元晶体管TPU1 ~ TPU5的导通/ 截止的信号PGATE。 NOR电路NR1 ~NR4的第二输入端子上输入 有前,殳的反相器电^各IN22 ~ IN25的车lr出。NOR电i 各NR1 ~ NR4的 丰命出丰命入至反相器电^各IN21 ~ IN24 ，反相器电3各IN26的丰命出f命入 至IN25。 jt匕夕卜，反相器电3各IN21—IN25的專#出为4册才及4空制4言号 GP1 ~ GP5。此外，栅极控制电路的结构并不仅限于图9所示，也可以是省 略其结构要件的一部分，或者追加其它结构要件等的各种变形实施例。例如还可以在反相器电路IN11 ~IN15、 IN21 ~IN25的后,爻i殳 置用于延长元件延迟时间的多段(例如两段)反相器电i 各。在图9中，如果信号NGATE从L电平变化为H电平，则反相 器电路IN16、 IN15的元件延迟时间经过之后，信号GN5从L电平 变化为H电平。这样，由于NAND电3各NAN4的第一、第二输入 端子均为H电平，所以在NAN4、 IN14的元件延迟时间经过之后， 信号GN4乂人L电平变4匕为H电平。由此，由于NAND电^各NAN3 的第一、第二llr入端子均为H电平，所以在NAN3、 IN13的元4牛 延迟时间经过之后，信号GN3从L电平变化为H电平。由此，在 图9中，3口果4言号NGATE 乂人L电平变4匕为H电平，贝'J以GN5、 GN4、 GN3、 GN2、 GN1的顺序，栅极控制信号从L电平变化为H 电平。由此，单元晶体管以TNU5、 TNU4、 TNU3、 TNU2、 TNU1 的顺序导通。另一方面，如果信号NGATE从H电平变化为L电平，则信号 GN1-GN5在相同的定时(大致相同的定时)从H电平变化为L 电平。由此，单元晶体管TNU1 TNU5在相同的定时截止。即、如果信号NGATE从H电平变化为L电平，则在元件延迟时间经过 之后单元晶体管TNU1 TNU5马上截止。此外，在图9中，如果信号PGATE从H电平变化为L电平， 则反相器电路IN26、 IN25的元件延迟时间经过之后，信号GP5从 H电平变化为L电平。这样，由于NOR电路NR4的第一、第二输 入端子均为L电平，所以在NR4、 IN24的元件延迟时间经过之后， 4言号GP4乂人H电平变4匕为L电平。由it匕，由于NOR电^各NR3的 第一、第二输入端子均为L电平，所以在NR3、 IN23的元件延迟 时间经过之后，4言号GP3 乂人H电平变4匕为L电平。由此，在图9 中，如果4言号PGATE乂人H电平变4匕为L电平，则以GP5、 GP4、 GP3、 GP2、 GP1的顺序，栅极控制信号从H电平变化为L电平。 由此，单元晶体管以TPU5、 TPU4、 TPU3、 TPU2、 TPU1的顺序 导通。另一方面，如果信号PGATE从L电平变化为H电平，则信号 GP1 GP5在相同的定时(大致相同的定时)从L电平变化为H电 平。由此，单元晶体管TPU1 TPU5也在相同的定时截止。即、如 果信号PGATE从L电平变化为H电平，则在元件延迟时间经过之 后单元晶体管TPU1 TPU5马上截止。这样，在图9中，晶体管TP1、 TN1导通时，其单元晶体管 TPU1-TPU5、 TNU1 TNU5错开定时导通。由此，可以降4氐晶体 管TP1、 TN1导通时发生的过沖噪声(开关噪声)。另一方面，在图9中，晶体管TP1、 TN1截止时，其单元晶体 管TPU1 TPU5、 TNU1 —TNU5在才目同的定时截止。由ot匕，TPU1 ~ TPU5 、 TNU1 ~ TNU5的 一侧的导通期间和另 一侧的导通期间可以 相互非过沖，可以防止贯通电流的发生。此外，如果错开单元晶体管的导通定时，则到所有的单元晶体 管导通为止需要花费时间，当驱动频率增高时，时间方面的宽松度 则降低。关于这一点，虽然错开单元晶体管的导通定时，但是如果 使单元晶体管的截止定时为同时定时，则可以增加驱动频率增高时 的时间方面的宽+>度。图IO示出了预驱动器PRI、 PR2的详细布局例。在图10中， 在构成第一N型晶体管TN1及第一P型晶体管TP1的单元晶体管 TNU1 TNU5、 TPU1 TPU5的D2方向侧，酉己置有第一N型用才册 极控制电路100,在D4方向侧配置有第一 P型用栅极控制电路102。 it匕外，在图10中，是沿D2方向4安照TP1 (TPU1 TPU5)、 TN (TNU1 ~ TNU5 )的顺序配置晶体管，^f旦是也可以是沿D2方向按 照TN1、 TP1的顺序配置晶体管。这时，也可以是在TN1、 TP1的 D2方向侧配置第一 P型用4册才及控制电路102，在D4方向侧配置第 一 N型用栅极控制电^各100。此外，在图10中，在构成第二N型晶体管TN2及第二P型晶 体管TP2的单元晶体管TNU6 ~ TNUIO、 TPU6 ~ TPU10的D2方向 侧配置有第二 N型用4册极控制电^各104，在D4方向侧配置有第二 P型用4册极控制电^各106。如果以图10所示进4亍配置，则可以乂人才册才及控制电路100、 102、 104、 106向单元晶体管TNU1—TNU5、 TPU1 TPU5、 TNU6 ~ TNUIO、 TPU6-TPU10以短路总线的方式布线栅-极控制信号线。 因此，可以将栅极控制电路和单元晶体管之间的布线区域控制在最 小限度，缩小布局面积。此外，可以将栅极控制信号线的寄生电阻、 寄生电容控制在最小限度，以最合适的方式进行图8、图9中说明 的晶体管的导通、截止。此夕卜，在图10中，作为PVSS1、 PDN1、 PDP1、 PVDD1的焊盘，使用了通过铝层等电连接的多个(三个)焊盘。此外，设定各 焊盘的Dl方向上的排列间隔与单元晶体管的Dl方向上的排列间 隔相同(大致相同)。此外，静电保护元件(ESD1-ESD12)的排 列间隔也i殳定为相同。这样，可以通过简单的布局变更，将驱动外部驱动器的各功率 MOS晶体管的单元晶体管的个数设定为与功率MOS晶体管的尺寸 相适应的个数。例如驱动较小尺寸的功率MOS晶体管(广义上的 外部驱动器)时，减少排列于D1方向上的单元晶体管的个数，驱 动较大尺寸的功率MOS晶体管时，增加排列于D1方向上的单元晶 体管的个数即可。这时，在图10中，因为焊盘的排列间隔和单元 晶体管的排列间隔一致，所以只要增减由焊盘和单元晶体管(以及 静电保护元件)构成的单元的Dl方向上的排列个数，即可对应各 种尺寸的功率MOS晶体管的驱动。从而可以实现布局设计的高效 率化以及缩短i殳计期间。7.预驱动器的配置在后面所述的无触点电力4专$釙系统中，如图11所示，由一次 线圈Ll和电容器Cl构成共振电路(串联共振电路)。因此，需要 用于驱动一次线圈Ll的一端的外部驱动器DR1 (第一送电驱动 器)、以及用于驱动L1的另一端的外部驱动器DR2 (第二送电驱 动器)。具体地i兌，外部驱动器DR1的输出和一次线圏Ll的一端 之间设置有电容Cl,外部驱动器DR2的输出和一次线圏Ll的另 一端连4妄。此外，共纟展电路的结构并不^f又限定于图11所示，也可 以是例如在一次线圈Ll的两端i殳置共纟展电容。在图11中，预驱动器PR1驱动外部驱动器DR1的晶体管PTNl, 预驱动器PR2驱动晶体管PTP1。另一方面，预驱动器PR3驱动外 部驱动器DR2的晶体管PTN2，予贞马区动器PR4马区动晶体管PTP2。图12示出了预驱动器PR1 PR4的配置结构例。在图12中， 预驱动器PR1、PR2沿集成电^各装置的第一边SD1配置。另一方面， 预驱动器PR3 、 PR4沿集成电^各装置的第二边SD2配置。才艮据图12的配置，可以容易地实现预驱动器PR1、PR2或PR3、 PR4和其它电3各之间的电源分离。即、 <又在图12的Dl或D2所示 区域中，进4亍考虑了电源分离的布局即可，在D3所示的角部区域 中无需考虑电源分离，因此可以^是高布局岁丈率。例如在Dl所示的 区域中进4亍电源分离时，如果在D3所示的区域中配置其它电路， 则需要对D3的区i或中配置的其它电路布线电源线，乂人而导致布局 效率的恶化。此外，还存在预驱动器中发生的噪声对该其它电路产 生恶劣影响的担忧。针对于此，在图12中，沿D3的角部区域中的边SD1配置有预驱动器PR1、 PR2,沿D3的角部区域中的边SD2配置有预驱动器PR3、 PR4。因此，可以-提高电源布线等相关的布局岁文率，缩小芯片面积。此外，通过将预驱动器PR1 PR4集中配置在角部区i或， 可以将噪声对其它电路的恶劣影响控制在最小限度。此夕卜，在图12中，在预驱动器PR3、 PR4的Dl方向侧配置有 用于控制预驱动器PRl ~ PR4的控制逻辑电^各110,其中，预驱动 器PR3、 PR4的Dl方向侧是预驱动器PR1、 PR2的D2方向侧。该 控制逻辑电^各110生成例如图9的信号NGATE、 PGATE等，并控 制预驱动器PR1 ~PR4.根据这样的配置，可以以短路总线的方式布线控制逻辑电路110、预驱动器PR1 PR4之间的信号线，因此可以提高布局效率。 此外，可以将作为开关噪声的发生源的预驱动器PR1 PR4以及控 制逻辑电路110集中配置在和其它电路分开的位置，因此可以将噪 声的恶劣影响控制在最小限度。此外，在图12中，预驱动器PR1-PR4的电源线与4空制逻l專电^各的电源线电分离，乂人而可以防止只又方 发生的噪声相互产生恶劣影响的事态发生。8.电子i殳备图13 (A)示出采用了本实施例的集成电路装置的电子设备的 例子。在这些电子设备中可以实现无触点的电力传输。作为一个电子设备的充电器500 (发源地cradle)包括送电装 置1O。此外，作为一个电子设备的便携式电话机510包括受电装置 40。此夕卜，便携式电话才几510包括LCD等的显示部512、由按钮等 构成的4喿作部514、麦克风516 (声音llr入部)、扬声器518 (声音 丰lr出吾P)、天线520。通过AC适配器502向充电器500才是供电力，该电力通过无触 点电力传输从送电装置10向受电装置40送电。由此，可以对便携 式电话机510的电池进行充电，或者使便携式电话机510内的设备 进行动作。此外，适用本实施例的电子设备并不仅限于便携式电话机510。 也可以适用于例如手表、无线电话机、剃须刀、列表计算机(list computer )、手持终端、便携式信息终端、或者电动自行车等各种电 子设备。如图13 (B)的才莫式性说明所示，乂人送电装置10向受电装置 40的电力传输是通过使设置于送电装置10侧的一次线圈Ll (送电线圈)和设置于受电装置40侧的二次线圈L2 (受电线圏)电磁结 合形成电力传输转换器(电力传输变压器)来实现的。由此可以实 现非接触的电力传输。9.送电装置、受电装置图14示出了送电装置10、受电装置40的结构例。图13 (A) 的充电器500等送电侧的电子i殳备至少包括图14的送电装置10。 此外，便携式电话机510等受电侧的电子设备至少包括受电装置40 和负载卯(本负载)。此外，根据图14的结构，可以实现无触点电 力传输(非接触电力传输)，该无触点电力传输是使一次线圏Ll和 二次线圈L2电》兹结合，从送电装置10向受电装置40传输电力， 从受电装置40的电压输出节点NB7向负载90提供电力(电压 VOUT )。送电装置10 (送电才莫块、 一次4莫块)可以包括一次线圈Ll、 送电部12、电压才企测电i 各14、显示部16、送电控制装置20。此夕卜， 送电装置10或送电控制装置20并不〗又限定于图14所示的结构， 还可以是省略其结构要件的一部分(例如显示部、电压检测电路)、 或增加其它结构要件、或变更连接关系等各种变形实施例。该送电部12在电力传输是生成预定频率的交流电压，在凄t据 传送时生成对应凄t据频率不同的交流电压，并向一次线圈Ll才是供。 具体地说，如图15 (A)所示，例如向受电装置40发送数据"1" 时，生成频率fl的交流电压，发送凄欠据"0"时，生成频率f2的交 流电压。如图11中所僻 说明，该送电部12可以包4舌用于驱动一次线圈 Ll的一端的第一送电驱动器DR1 (第一外部驱动器)、用于驱动一 次线圈L1的另一端的第二送电驱动器DR2(第二外部驱动器)、以及和一次线圈Ll共同构成共振电路的电容Cl等。此夕卜，送电部 12所包括的第一、第二送电驱动器DR1、 DR2的各个送电驱动器 是例如由功率MOS晶体管构成的反相器电路(緩冲电路)，由送电 控制装置20的驱动控制电路26进行控制。一次线圏Ll (送电侧线圈)与二次线圈L2 (受电侧线圈)电 磁结合形成电力传输用转换器。例如需要电力传输时，如图13( A)、 图13 (B)所示，将便携式电话机510放置于充电器500上，呈一 次线圈Ll的磁力线穿过二次线圈L2的状态。另一方面，当不需要 电力传输时，〗吏充电器500和1"更携式电话才几510物理分离，呈一次 线圈Ll的^兹力线不穿过二次线圏L2的状态。电压4企测电3各14是用于才企测一次线圈Ll的感应电压的电路。 包4舌例如电阻RA1、 RA2;以及i殳置于RA1和RA2的连4妾节点 NA3与GND (广义上的低电位侧电源)之间的二极管DA1。该电压4企测电^各14作为一次线圏Ll的线圈端电压信号的半波 整流电路发挥功能。此外，通过电阻RA1、 RA2分压一次线圈L1 的线圈端电压所获得信号PHIN(感应电压信号、半波整流信号) 被输入送电控制装置20的波形检测电路28 (振幅4企测电路、脉冲 宽度才会测电路)。即、电阻RA1、 RA2构成电压分割电路(电阻分 割电路)，从其电压分割节点NA3输出信号PHIN。显示部16采用颜色或图^f象等显示无触点电力传输系统的各种 状态(电力传l俞中、IDiU正等)，例如通过LED或LCD等实现。送电控制装置20是进行送电装置10的各种控制的装置，例如 通过本实施例的集成电路装置(IC)实现。该送电控制装置20可 以包括控制电^各22 (送电侧)、振荡电路24、驱动控制电路26、波形才企测电^各28、数字电源调整电路30、才莫拟电源调整电路32、温 度才企测电3各38、复4立电路39。控制电路22 (控制部)用于进行送电装置IO或送电控制装置 20的控制，例如通过栅极阵列或微型计算机等实现。具体地说，控 制电路22进行电力传输、负载检测、频率调制、异物检测或安装 拆除检测等所需要各种序列控制或判断处理。振荡电路24例如由水晶振荡电路构成，生成一次侧的时钟。 驱动控制电路26基于振荡电路24中生成的时钟或来自于控制电路 22的频率设定信号等，生成期望频率的控制信号，并向送电部12 的第一、第二送电驱动器DR1、 DR2丰俞出，控制DR1、 DR2。波形检测电路28监视相当于一次线圏Ll的一端的感应电压的 信号PHIN的波形，4企测二次侧(受电装置侧)的负载变动。由此， 可以实现数据(负载)检测、异物(金属)检测、安装拆除(拆下) 才全测等。具体地i兌，波形才企测电^各28 (才展幅冲企测电路)才全观'J相当于 一次线圈Ll的一端的感应电压的信号PHIN的振幅信息(峰值电 压、纟展幅电压、实岁文电压)。例如受电装置40的负载调制部46进行用于向送电装置10发 送数据的负载调制，则一次线圏Ll的感应电压的信号波形以图15 (B)所示方式进行变化。具体地说，为了发送数据"0"，负载调 制部46降低负载时，信号波形的振幅(峰值电压)变小，为了发 送数据"1"而提高负载时，信号波形的振幅变大。因此，波形检 测电路28进行感应电压的信号波形的峰值保持处理等，通过判断 峰值电压是否超过阈值电压，可以判断来自于受电装置40的数据 是"0"还是"1"。此外，基于波形才企测电^各28的负载变动的才企测方法并不4又限 定于图15 (A)、图15 (B)的方法，也可以采用峰值电压以外的物 理量来判断受电侧的负载是变高还是变^f氐。例如波形才企测电i 各28 (脉沖宽度才企测电^各)也可以4企测一次线圈Ll的感应电压〗言号 PHIN的脉冲宽度信息(线圏端电压波形为给定的设定电压以上的 脉冲宽度期间)。具体地说，波形检测电路28接收来自于生成信号 PHIN的波形整形信号的波形整形电路的波形整形信号、以及来自 于向驱动控制电路26提供驱动时钟的驱动时钟生成电路的驱动时 钟。此外，也可以通过检测信号的脉冲宽度信息来检测感应电压信 号PHIN的脉沖宽度信息，检测负载变动。数字电源调整电路30进行数字电源的调整处理。控制电路22 (具有逻辑单元的电路)提供有由数字电源调整电路30调整的数 字电源并进4于动作。才莫拟电源调整电^各32进行模拟电源的调整处 理。送电控制装置20所包括的模拟电路(包括比较器或运算放大 器等的电路)提供有由模拟电源调整电路32调整的模拟电源并进 行动作。温度检测电路38检测图11的电容器C1等的温度，检测电容 的tan5的异常(不良)。当4企测出电容的tan5的异常时，控制电 路22进行使送电部12的送电驱动器DR1、DR2的送电停止的控制。 具体地说，温度检测电路38通过求得电容温度和周围温度的温度 差，检测电容的tan5的异常。此外，控制电路22在判断出电容温 度和周围温度的温度差超过了给定的温度差时，停止从一次侧向二 次侧的送电。或者还可以是电容温度超过给定的温度时，停止从一 次侧向二次侧的送电。复位电路39生成复位信号并向送电控制装置20 (集成电路装 置)的各电^4餘出，实现所谓的通电复位。受电装置40 (受电模块、二次模块)可以包括二次线圈L2、 受电部42、负载调制部46、供电4空制部48、受电4空制装置50。此 外，受电装置40和受电控制装置50并不仅限于图14的结构，还 可以是省略其结构要件的一部分、或增加其它结构要件、或变更连 接关系等各种变形实施例。受电部42将二次线圏L2的交流的感应电压转换为直流电压。 该转换是由受电部42所包括的整流电路43进行的。该整流电路43 包4舌二才及管DB1 DB4。 二极管DB1 i殳置在二次线圏L2的一端的 节点NB1和直流电压VDC的生成节点NB3之间，DB3设置在节 点NB2和VSS的节点NB4之间，DB4 i殳置在节点NB4和NB1之 间。受电部42的电阻RB1、 RB2 i殳置在节点NB1和NB4之间。 此夕卜，通过电阻RB1、 RB2分压节点NB1、 NB4之间的电压所获 得的信号CCMPI被输入受电控制装置50的频率检测电路60。受电部42的电容CB1及电阻RB4、RB5设置在直流电压VDC 的节点NB3和VSS的节点NB4之间。此夕卜，通过电阻RB4、 RB5 分压节点NB3 、 NB4之间的电压所获得的信号ADIN #皮1俞入受电控 制装置50的位置4全测电3各56。负载调制部46进行负载调制处理。具体地说，当乂人受电装置 40向送电装置10发送期望的数据时，根据发送数据使负载调制部 46 (二次侧)的负载变化为可变负载，并且如图15 (B)所示地变 化一次线圏Ll的感应电压的信号波形。因此，负载调制部46包括「 在节点NB3、 NB4之间串联设置的电阻RB3、晶体管TB3 (N型 CMOS晶体管)。该晶体管TB3由来自于受电控制装置50的控制电 路52的信号P3Q进行导通、截止控制。此外，当对晶体管TB3进行导通'截止控制并进行负载调制时，供电控制部48的晶体管TBI 、 TB2截止，呈负载90没有电连接于受电装置40的状态。例如，如图15 (B)所示，当为了发送数据"0"而使二次侧 为低负载(阻抗大)时，信号P3Q为L电平，晶体管TB3截止。 由此，负载调制部46的负载几乎为无限大(无负载)。另一方面， 当为了发送数据'T，而使二次侧为高负载(阻抗小)时，信号P3Q 为H电平，晶体管TB3导通。由此，负载调制部46的负载为电阻 RB3 (高负载)。供电控制部48控制对于负载90的电力供电。稳压器49调整 通过整流电i 各43中的转换所获得的直流电压VDC的电压电平，生 成电源电压VD5 (例如5V)。受电纟空制装置50 ^是供有例如该电源 电压VD5并进4亍动作。晶体管TB2 (P型CMOS晶体管)由来自于受电控制装置50 的控制电路52的信号P1Q控制。具体地-说，在完成(确立)了 ID 认证并进行普通的电力传输时，晶体管TB2导通，在负载调制等情 况下，晶体管TB2截止。晶体管TBI (P型CMOS晶体管)由来自于输出保证电路54 的信号P4Q控制。具体地说，在完成了 ID认证并进行普通的电力 传输时，晶体管TBI导通。另一方面，当4企测出AC适配器(adapter) 的连接，或电源电压VD5小于受电控制装置50 (控制电路52)的 动作下限电压时等，晶体管TB1截止。受电控制装置50是进行受电装置40的各种控制的装置。通过 本实施例的集成电^各装置(IC)实现。该受电控制装置50可以通 过从二次线圈L2的感应电压生成的电源电压进行动作。此外，受 电控制装置50可以包括控制电路52 (受电侧)、输出保i正电^各54、位置检测电^各56 、才展荡电^各58 、频率才全测电i 各60 、满充电4企测电 路62、数字电源调整电路70、模拟电源调整电^各72、复位电路74。控制电路52 (控制部)用于进行受电装置40或受电控制装置 50的控制。例如通过栅极阵列或微型计算机等实现。具体地说，控 制电3各52进行ID认证、位置检测、频率4企测、负载调制、或满充 电检测等所需要各种序列控制或判断处理。输出保i正电3各54是保证低电压时(OV时)的受电装置40的 车lr出的电路，防止乂人电压车IT出节点NB7向受电装置40侧的电;危的 逆流。位置4企测电3各56用于监测相当于二次线圈L2的感应电压的波 形的信号ADIN的波形，判断一次线圏Ll和二次线圏L2的位置关 系是否适当。具体地说，通过比较器将信号ADIN转换为二值，判 断位置关系是否适当。振荡电路58例如由CR振荡电路构成，生成二次侧的时钟。频 率检测电路60检测信号CCMPI的频率(fl、 f2)，如图15 (A)所 示，判断来自于送电装置10的发送数据是"1"还是"0"。满充电检测电路62 (充电检测电路)是用于检测负载卯的电 池94 (二次电池)是否为满充电状态(充电状态)的电i 各。数字电源调整电路70是进行数字电源调整的电路，模拟电源 调整电路72是进行模拟电源调整的电路。复位电路74生成复位信 号，并向受电控制装置50 (集成电路装置)的各电路输出，实现所 谓的通电复位。负载90包4舌进行电池94的充电控制等的充电控制装置92。该 充电控制装置92 (充电控制IC)通过集成电路装置等实现。此外，还可以象智能电池一样， 使电池94自身具有充电控制装置92的功能。10，波形险测电路图16示出相当于图1 ~图4的才莫拟电路的波形检测电路28的 结构例。该波形4企测电^各28包括振幅4企测电^各27和A/D转4奂电^各 29。振幅;险测电路27包括运算放大器OPAl、 OPA2、以及保持电 容CA1、以及复位用N型晶体管TA1。运算放大器OPAl其非反转 输入电子上输入有信号PHIN，其反转输入端子上接连有运算》文大 器OPA2的输出节点NA5。保持电容CA1、复位用晶体管TA1设 置在作为运算放大器OPA1的输出节点的峰值电压的保持节点NV4 和VSS (低电位侧电源)之间。运算放大器OPA2其非反转输入端 子上连接有保持节点NA4，其反转输入端子上连接有OPA2的输出 节点NA5、构成电压输出连接的运算放大器。图16的运算放大器OPAl、 OPA2、保持电容CA1、复位用晶 体管TA1构成峰值保持电路(峰值检测电路)。即、来自于电压检 测电路14的检测信号PHIN的峰值电压保持在保持节点NA4,该 保持的峰值电压的信号被电压输出连接的运算放大器OPA2进行阻 抗转换并输出至节点NA5 。复位用晶体管TA1在复位期间导通，并将保持节点NA4的电 荷向VSS (GND)侧i文电。即、运算》文大器OPA1为4又可以将电荷 存储在保持电容CA1中，不能向VSS侧放电电荷的运算放大器类 型。因此，可以追随信号PHIN的峰值电压的上升，但是，无法追 随峰值电压的下降。此外，运算放大器OPA1的输出部中设置的电 荷存储用P型晶体管中存在漏电流，因此，即使是该P型晶体管为截止的情况下，如果经过了專交长时间，4呆持节点NA4的电压也会 上升。因此，需要定期复位保持节点NA4的电压。基于上述理由， 在图16中，保持节点NA4上设置了复位用的晶体管TA1。A/D转换电路29包括抽样保持电路IIO、比较器CPA1、逐次 比较寄存器112、 D/A转换电路114。抽样保持电路110抽样信号 PHQ并进行保持。比较器CPA1对来自于D/A转换电路114的D/A 转换后的才莫拟信号DAQ和来自于抽样保持电路110的抽样保持信 号SHQ进行比较。逐次比较寄存器112 (逐次比较控制电路)存储 比较器CPA1的输出信号CQ1的数据。D/A转换电路114对来自于 逐次比较寄存器112的例如8位的数字数据SAQ进行D/A转换， 并输出模拟信号DAQ。此外，A/D转换电路29并不仅限定于图16的结构，也可以是 例如不同电路结构的逐次比较型A/D转换电路。还可以是追随比较 型、并列比较型、二重积分型等A/D转换电路。此外，还可以设置 多个比较器代替A/D转换电路29，该多个比较器其第一输入端子 上输入有信号PHQ,其第二输入端子上IIT入有多个不同的判断用基 准电压。11.温度才企测电^各图17示出了温度检测电路38(tan5检测电路)的具体结构例。 图17的温度4企测电路38包括基准测定用晶体管TRO、电容温度测 定用晶体管TR1、周围温度测定用的晶体管TR2。此外，也可以包 括放电用的晶体管TR3、才企测电路BUFR、测定电路200。此外晶 体管TRO、 TR1、 TR2例如是CMOS的P型晶体管，晶体管TR3 是CMOS的N型晶体管。在作为截止电容C0的一端的节点的振荡节点NR1与VDD3(高 电位侧电源)之间，基准测定用的晶体管TRO与基准电阻RO串联 设置。例如晶体管TRO的源极上提供有VDD3，漏极上连接有其一 端连接于振荡节点NR1的基准电阻R0的另一端。此外，晶体管 TRO的栅极上输入有来自于测定电路200的控制信号SC0。此夕卜， 基准电容C0设置在振荡节点NR1和VSS (低电位侧电源)之间。在振荡节点NR1和VDD3之间，电容温度测定用晶体管TR1 和电容温度测定用热，敏电阻RT1串联设置。例如晶体管TR1的源 才及上冲是供有VDD3，漏才及上连4妻有其一端连4妄于4展荡节点NR1的热 敏电阻RT1的另一端。此外，晶体管TR1的栅极上输入有来自于 测定电路200的4空制〗言号SC1。在振荡节点NR1和VDD3之间，周围温度测定用晶体管TR2 和周围温度测定用热壽丈电阻RT2串联"i殳置。例如晶体管TR2的源 才及上l是供有VDD3，漏才及上连4妻有其一端连4妄于"t展荡节点NR1的热 敏电阻RT2的另一端。此外，晶体管TR2的栅极上输入有来自于 测定电路200的控制信号SC2。放电用晶体管TR3设置在振荡节点NR1和VSS(GND)之间。 例如晶体管TR3的源极上提供有VSS,漏极与振荡节点NR1连接。 此外，晶体管TR3的栅极上输入有来自于测定电路200的控制信号 SC3。检测电路BUFR是振荡节点NR1的电压超过给定的阈值电压 时，l叙出4企测月永冲DP的电^各。该冲企测电^各BUFR是例如通过施特 密触发型的反相器电路等实现的。测定电^各200 4妾收来自于才全测电i 各BUFR的冲全测力永冲DP，并 进4亍温度的测定处理。此外，生成控制信号SC0 SC3，控制晶体 管TRO ~ TR3的导通、截止。图18 (A)、图18 (B)示出了用于说明图17的电^各动作的信 号波形例。首先如图18 (A)所示进4亍基准计量时间T的测定。具 体i也i兌，测定电^各200在测定基准计量时间T时，将图18 (A)所 示的控制信号SCO、 SC3输出至晶体管TRO、 TR3。此外，在控制 信号SCO、 SC3为L电平的期间，晶体管TRO导通，晶体管TR3 截止。因此，从VDD3通过晶体管TRO及截止电阻RO，将电荷存 储于振荡节点NR1的基准电容CO中。由此，振荡节点NR1的电 压以由C0xR0的时间定数所决定的倾斜度上升。此夕卜，在本说明 书中，表示CO、 R0等电容器或电阻的符号，也可以作为表示电容 值或电阻值的符号并用。振荡节点NR1的电压超过阈值电压VT时，緩冲电路BUFR(脉 沖发生电路)发生检测脉冲DP。由此，控制信号SCO、 SC3为H 电平，晶体管RO为截止，晶体管TR3为导通。其结果是振荡节点 NR1的电压下降至0V。然后，控制信号SCO、 SC3为L电平，振 荡节点NR1的电压再次以C0xR0的时间定数上升。测定电路200在反复如上所述的CR振荡的期间，计数来自于 纟爰沖电^各BUFR的才企测月永沖DP的次凄t。此外，才企测月永沖凄t例如是 IOOO次(N次)时，结束基准计量时间T的测定。由it匕，基准计量 时间为T = 1000 x CO x R0 x a，其中a是4壬意的系#t。下面，进行图18 (B)所示的电容温度的测定。具体地说，测 定电路200在测定电容温度时，将图18(B)所示的控制信号SC1、 SC3输出至晶体管TR1、 TR3。此外，在控制信号SC1、 SC3为L 电平的期间，晶体管导通，晶体管TR3截止，由此，振荡节点NR1的电压以由COxRTl的时间定数所决定的倾斜度上升。此外，振荡 节点NR1的电压超过阈值电压VT时，片企测脉冲DP发生，由此， 控制信号SC1、 SC3为H电平，晶体管TR1截止，晶体管TR3导 通。其结果是振荡节点NR1的电压下降至0V。然后，控制信号SC1 、 SC3为L电平，，振荡节点NR1的电压再次以COxRTl的时间定凌t 上升。测定电^各200在图18( A)中所计量的基准计量时间T的期间， 计数;险测脉冲^t。并且，作为第一计凄t值CM求得在基准计量时间 T内所计数的4企测脉冲数。因此，下述数学式成立。T = CMxC0xRTl xa= 1000 xC0xR0xa (1) RT1/R0- 1000/CM (2)接着，测定电路200按照图18 (B)的方法，由控制信号SC2、 SC3对晶体管TR2、 TR3进行导通、截止控制，并进行周围温度的 测定，获得第二计凄W直CM。这时，下述凄t学式成立。T = CM x CO x RT2 x a =画0 x CO x R0 x a ( 3 )RT2/R0- 1000/CM (4)根据图17的电3各，可以以图18 (A)所i兌明地方式求得基准 计量时间T。 ot匕外，如图18 (B)的"i兌明，计凄t该基准计量时间T 内的才全测脉冲凄t,基于所获得的计凄t值CM,求4寻电阻比信息 (RT/R0、 RT2/R0)。并且，基于该电阻比信息确定电容温度或周围 温度。这样，即使是例如基准电容CO的电容值发生变动时，也可以 获得吸收了该变动的计数值CM，从而测定更加正确的电容温度或 周围温度。12.送电控制装置、受电控制装置的集成电路装置的布局。图19示出了实现图14的送电控制装置20的集成电路装置的 i羊纟田的布局《列。图19的控制逻辑电路110是包括NAND、 NOR、反相器、D 触发器等逻辑单元，用于实现图14的控制电路22等的逻辑电路。 该控制逻辑电路110基于由数字电源调整电路30 (串联稳压器)调 整的数字电源(例如3V)进行动作。此外，图14的驱动器控制电 路26是通过图19的控制逻辑电路110或预驱动器PR1 ~ PR4等实 现的。模拟电路120是包括波形检测电路等各种检测电路的比较器或 运算放大器等的电路。该模拟电路120基于才莫拟电源调整电路32 (串联稳压器)调整的才莫拟电源(例如4.5V)进4亍动作。在图19的E1中形成至少布线有用于才是供^:字电源的^:字电源 线以及用于提供模拟电源的模拟电源线的电源布线区域。此外，在 控制逻辑电路110的Dl方向侧，配置有数字电源调整电路30、模 拟电路120、模拟电源调整电路32。具体地说，在数字电源调整电 路30的D2方向侧配置有模拟电路120,在才莫拟电路120的D2方 向侧配置有才莫拟电源调整电^各32。此夕卜，E1所示的电源布线区域是在控制逻辑电路110和数字电 源调整电^各30、才莫拟电路120以及才莫拟电源调整电^各32之间的区 i或中，沿D2方向形成的。即、沿D2方向以一直线的方式形成电 源布线区域。此夕卜，在图19中，在数字电源调整电路30的D4方向侧，配 置有豸lr入作为凄t字电源调整电^各30的调整对象的电源VDD5的第 一电源焊盘。此外，在^f莫拟电源调整电i 各32的D2方向侧，配置有 丰lr入作为才莫拟电源调整电^各32的调整7t象的电源VD5A的第二电 源焊盘。此外，在图19中，预驱动器PR1、 PR2沿集成电路装置的边 SD1配置，预驱动器PR3、 PR4沿边SD2配置。此外，预驱动器 PR1 ~PR4配置于El的电源布线区i或的D3方向侧的逻4專电i 各区 i或。因jt匕，如图19的E2、 E3所示，可以以予贞马区动器PR1、 PR2用 VDD1、 VSS1的电源线以及预驱动器PR3、 PR4用VDD2、 VSS2 的电源线与其它电^各电源线易于分离的方式进^f亍布线。由此，可以 防止预驱动器PR1 PR4的开关噪声对其它电路产生恶劣影响。此夕卜，温度检测电路38基于来自于与D2方向邻接配置的数字 电源调整电3各30的电源VDD3进行动作。因此，可以稳定图18( A)、 图18 (B)的CR振荡动作，提高温度检测的测定精度。此外，控制逻辑电^各110配置在芯片重要部附近，易于遍布来 自周边电路的布线。此外，振荡电路24配置集成电路装置的左下部，时钟端子 CLKI、 CLKO的焊盘被VSS的电源焊盘所夹持，因此，降低了噪 声。此外，振荡电路24与控制逻辑电路110的D2方向侧邻接配置， 因此可以减少乂于于控制逻辑电^各110的布线的巻绕。此外，通常不进行动作的测试电路配置在集成电路装置的左下 部，振幅检测电路27配置在集成电路装置的中央下部，其中，该 测试电路作为5V的逻辑电路。通过这样的配置，可以拉开作为噪声源的振荡电路24或预驱动器和模拟电路120之间的距离，降低噪声的恶劣影响。此外，在才莫拟电3各120的区i^中，配置有图16的波形;险测电 路28的A/D转换电路29 (或检测判断用的多个比较器)等。但是， 也可以将波形检测电路28的所有电路配置在才莫拟电路120的区域。在集成电路装置的下边SD3或右边SD4的下部，布线有VD5A、 VSSA的才莫拟电源线，在右边SD4的上部或振荡电^各24的配置区 域中，布线有VDD5、 VSS的数字电源线。另一方面，在集成电^各 装置的左上部，布线有VDD1、 VSS1、 VDD2、 VSS2的子贞驱动器 用电源线。通过这样地分离电源线，可以降低来自于预驱动器的噪 声的恶劣影响。图20示出了用于实现图4的受电控制装置50的集成电路装置 的i竽细布局例。在图20的F1中，形成了至少布线有用于提供数字电源的数字 电源线和用于4是供才莫拟电源的才莫拟电源线的电源布线区此外， 在控制逻辑电3各130 (图14的控制电3各52等)的Dl方向侧，配 置有数字电源调整电路70、模拟电路140、模拟电源调整电路72。 具体地说，在lt字电源调整电路70的D2方向侧配置有才莫拟电路 140,在才莫拟电^各140的D2方向侧配置有才莫拟电源调整电3各72。 此外，在模拟电路140的区域中，配置有用于实现图14的位置检 测电路56、频率4企测电路60、满充电检测电路62的比较器或运算 放大器。此外，在图20中，在集成电3各装置的中央部附近配置有控制 逻辑电^各130,因此，易于遍布来自周边电^各的布线。此外，测试电路配置在集成电路装置的左下部，在集成电路装置的左侧集中了逻辑电路，其中，该测试电路为5V的逻辑电路。此外，在集成电路装置的左上部配置"^展荡电路58,其附近布线 了 VSS、 VDD3的电源线。数字电源调整电路70配置在集成电路 装置的右上部的振荡电路58的附近，其中，该数字电源调整电路 70输出控制逻辑电^各130用及振荡电路58用的电源VDD3 。由此， 可以4中制电源变动，实现j展荡电i 各58的动作稳、定4匕。此外，在集成电路装置的下边SD3及右边SD4上布线有才莫拟 电源线，在上边SD1及左边SD2上布线有VSS的数字电源线。此 外，VDD5、 VD5A的电源线和作为其它电源线的VDD的电源线分 离，VDD的电源线在集成电路装置的磁芯电路的周围布线为环状。 通过这样地电源分离，实现噪声降低。此外，因为乂于应周边部寸牛的安装配置了 P1Q、 P3Q、 P4Q、 PBQ的焊盘，所以可以-使周边部件的安装简单化。此夕卜，如上所述，对本实施例进4亍了详细"i兌明，4旦是本领i或4支 术人员可以容易;也理解本发明的新内容以及/人岁文果来看还可以有 不脱离实质范围的很多的变形例。因此，这样的变形例均包括在本 发明的范围内。例如，在i兌明书或附图中，和更广义或同义的不同 用语(P型晶体管、N型晶体管、外部驱动器等) 一起至少记载过 一次的用"i吾(P型功率MSO晶体管、N型功率MSO晶体管、外部 驱动器等)，在说明书或附图的任何地方，可以替换为其不同的用 语。此外，本实施例以及变形例的所有组合均包括在本发明的范围 内。此外，集成电路装置，预驱动器、送电装置、送电控制装置、 受电装置、受电控制装置的结构、配置、动作、以及电源线的布线 方法并不^f又限定于本实施例中的i兌明，可以有各种变形实施。附图标记i兌明DR1、 DR2 送电驱动器(外部驱动器)PR1 PR4 子贞马区动器PTN1、 PTN2 N型功率MOS晶体管PTP1、 PTP2 P型功率MOS晶体管PVSS1、 PDN1、 PDP1、 PVDD1 焊盘PVSS2、 PDN2、 PDP2、 PVDD2 焊盘CL1 ~ CL4、 CL5 ~ CL8 连接线VSL1、 VSL2 低电位侧电源线VDL1、 VDL2 高电^f立侧电源线^ESDR1、 ESDR2 ,争电4呆护区GN1 ~ GN5、 GP1 ~ GP5 4册极控制信号Ll 一次线圏10 送电装置14 电压4企测电3各20 送电控制装置24 4展荡电赠、L2 二次线圏12 送电部 16 显示部 22 送电部(送电侧) 26 驱动器控制电路28 波形4企测电路32才莫拟电源调整电^各39 复位电路42 受电部46 负载调制部50 受电控制装置54 1命出4呆5正电3各58 纟展荡电^各62 充满电#全测电3各72 一莫拟电源调整电^各90 负载94 电池100、 104 N型用棚-才及控制电路 102、 106 P型用栅极控制电路 120 才莫拟电^各 140 才莫拟、电^各5830 凄t字电源调整电路38 温度4企测电路40 受电装置43 整流电路48 供电4空制吾卩52 控制电路(受电侧)56 位置^r测电^各60 频率一企测电踏-70 凌t字电源i周整电路74 复4立电力92 充电控制装置110 控制逻辑电^各 130 控制逻辑电路
权利要求
1.一种集成电路装置，其特征在于，包括数字电源调整电路，用于进行数字电源的调整；模拟电源调整电路，用于进行模拟电源的调整；控制逻辑电路，具有逻辑单元，供给有由所述数字电源调整电路调整过的数字电源，并进行动作；模拟电路，具有比较器和运算放大器中的至少一个，供给有通过所述模拟电源调整电路调整过的模拟电源，并进行动作；以及电源布线区，至少布线有数字电源线和模拟电源线，所述数字电源线用于供给通过所述数字电源调整电路调整过的所述数字电源，所述模拟电源线用于供给通过所述模拟电源调整电路调整过的所述模拟电源，其中，在所述控制逻辑电路的第一方向侧配置有所述数字电源调整电路、所述模拟电路和所述模拟电源调整电路，当将与所述第一方向正交的方向作为第二方向时，所述电源布线区在所述控制逻辑电路与所述数字电源调整电路、所述模拟电路及所述模拟电源调整电路之间的区域上沿着所述第二方向形成。
2. 根据权利要求1所述的集成电路装置，其特征在于，在所述数 字电源调整电路的所述第二方向侧配置有所述模拟电路，在所 述模拟电路的所述第二方向侧配置有所述模拟电源调整电路。
3. 根据权利要求2所述的集成电路装置，其特征在于当将所述第二方向的相反方向作为第四方向时，在所述 婆t字电源调整电J各的所述第四方向侧配置有第 一 电源焊盘，所 述第 一 电源焊盘用于输入作为所述#t字电源调整电^各的调整 对象的电源，在所述才莫拟电源调整电路的所述第二方向侧配置有第二 电源焊盘，所述第二电源焊盘用于l命入作为所述;f莫拟电源调整 电^各的调整对象的电源。
4. 根据权利要求2或3所述的集成电路装置，其特征在于，还包 括复位电路，生成复位信号，并输出到所述集成电路装置 的各个电路，所述复位电赠4皮配置在所述凄t字电源调整电^各和所述才莫 拟电^各之间。
5. 根据权利要求2至4中任一项所述的集成电路装置，其特征在 于，还包4舌温度检测电路，所述温度才企测电路供给有通过所述数字 电源调整电^各调整过的所述凄t字电源，并进^亍动作，用于进4亍 温度^r测处理，所述温度检测电路被配置在所述数字电源调整电^各和所 述才莫拟电路之间。
6. 根据权利要求5所述的集成电路装置，其特征在于所述温度4企测电^各包4舌基准测量用晶体管，在作为基准电容器一端的节点的振 荡节点和所述数字电源之间与基准阻抗串联:_没置；电容器温度测量用晶体管，在所述振荡节点和所述数字电源之间与电容器温度测量用热敏电阻串联设置；周围温度测量用晶体管，在所述振荡节点和所述数字电 源之间与周围温度测量用热敏电阻串联i殳置；放电用晶体管，所述放电用晶体管的漏极被连接在所述 净展荡节点上；以及检测电路，当所述振荡节点的电压超过给定的阈值电压 时，l!r出4全测月永沖。
7. 根据权利要求1-6中任一项所述的集成电路装置，其特征在 于，还包括第 一预驱动器，用于驱动由第一 N型功率MOS晶体管和 第一P型功率MOS晶体管构成的第一外部驱动器的所述第一 N型功率MOS晶体管；以及第二预驱动器，用于驱动所述第 一外部驱动器的所述第 一P型功率MOS晶体管，当一寻所述第一方向的相反方向作为第三方向时，所述第 一预驱动器和所述第二预驱动器^皮配置在所述电源布线区的 所述第三方向侧。
8. —种集成电路装置，其特征在于，包括控制逻辑电路，具有逻辑单元，供纟会有H字电源并进行 动作；才莫拟电路，具有比4交器和运算放大器中的至少一个，供 给有4莫拟电源并进行动作；电源布线区，布线有电源线；第一预驱动器，用于驱动由第一N型功率MOS晶体管和 第一P型功率MOS晶体管构成的第一外部驱动器的所述第一 N型功率MOS晶体管；以及第二预驱动器，用于驱动所述第一外部驱动器的所述第 一P型功率MOS晶体管，在所述控制逻辑电if各的第 一 方向侧配置有所述才莫拟电路，当将与所述第一方向正交的方向作为第二方向时，所述 电源布线区在所述控制逻辑电路和所述模拟电路之间的区域 上沿着所述第二方向形成，当将所述第一方向的相反方向作为第三方向时，所述第 一预驱动器和所述第二预驱动器净皮配置在所述电源布线区的 所述第三方向侧。
9. 根据权利要求7或8所述的集成电路装置，其特征在于所述 第一预驱动器和所述第二预驱动器的低电位侧电源线和高电 位侧电源线与所述集成电^各装置的其他电路的低电位侧电源 线和高电4立侧电源线分开布线。
10. 根椐权利要求7至9中任一项所述的集成电3各装置，其特征在 于在所述第 一预驱动器的配置区域，配置有构成所述第一 预驱动器的第一 N型晶体管和第一 P型晶体管，在所述第二预驱动器的配置区域，配置有构成所述第二 预驱动器的第二 N型晶体管和第二 P型晶体管，所述第一N型晶体管、所述第一P型晶体管、所述第二N型晶体管、所述第二 P型晶体管的各个晶体管由并联连接 的多个单元晶体管构成，所述集成电^各装置还包括第一N型用栅极控制电路，输出多个栅极控制信号，各 个所述4册才及控制信号^皮分别输入到构成所述第一 N型晶体管 的多个单元晶体管的各个栅极；第一P型用栅极控制电路，输出多个栅极控制信号，各 个所述栅极控制信号被分别输入到构成所述第一 P型晶体管 的多个单元晶体管的各个栅-才及；第二N型用栅极控制电路，输出多个栅极控制信号，各 个所述栅极控制信号被分别输入到构成所述第二 N型晶体管 的多个单元晶体管的各个栅极；以及第二P型用栅极控制电路，输出多个栅极控制信号，各 个所述4册极控制信号纟皮分别输入到构成所述第二 P型晶体管 的多个单元晶体管的各个栅极。
11.根据权利要求IO所述的集成电路装置，其特征在于所述第一 N型用栅极控制电路输出栅极控制信号，以使 当导通所述第一 N型晶体管时，以不同的定时导通构成所述 第一N型晶体管的多个单元晶体管，当截止所述第一N型晶 体管时，以相同的定时截止构成所述第一 N型晶体管的多个 单元晶体管，所述第一 P型用栅极控制电路输出栅极控制信号，以使 当导通所述第一 P型晶体管时，以不同的定时导通构成所述 第一 P型晶体管的多个单元晶体管，当截止所述第一P型晶 体管时，以相同的定时截止构成所述第一 P型晶体管的多个 单元晶体管，所述第二 N型用栅极控制电路输出栅极控制信号，以使 当导通所述第二N型晶体管时，以不同的定时导通构成所述 第二N型晶体管的多个单元晶体管，当截止所述第二N型晶体管时，以相同的定时截止构成所述第二N型晶体管的多个 单元晶体管，所述第二 p型用栅极控制电路输出栅极控制信号，以使 当导通所述第二 P型晶体管时，以不同的定时导通构成所述 第二P型晶体管的多个单元晶体管，当截止所述第二P型晶 体管时，以相同的定时截止构成所述第二 P型晶体管的多个 单元晶体管。
12. 根据权利要求7至11中任一项所述的集成电路装置，其特征 在于，还包4舌第三预驱动器，用于驱动由第二 N型功率MOS晶体管和 第二P型功率MOS晶体管构成的第二外部驱动器的所述第二 N型功率MOS晶体管；以及第四预驱动器，用于驱动所述第二外部驱动器的所述第 二P型功率MOS晶体管，所述第 一预驱动器和所述第二预驱动器沿着所述集成电 路装置的第一边配置，所述第三预驱动器和所述第四预驱动器沿着所述集成电 路装置的与所述第一边交叉的第二边配置，所述才莫拟电^各沿着与所述第二边相对的第四边配置。
13. 根据权利要求12所述的集成电路装置，其特征在于在所述第一预驱动器和所述第二预驱动器的所述第二方 向侧、且在所述第三预驱动器和所述第四预驱动器的所述第一 方向侧，配置有用于控制所述第一预驱动器、所述第二预驱动 器、所述第三预驱动器和所述第四预驱动器的所述控制逻辑电 路。
14. 根据权利要求12或13所述的集成电路装置，设置在无触点电 力传输系统的送电装置上，所述无触点电力传输系统电》兹耦合 一次线圈和二次线圏，/人所述送电装置向受电装置传llT电力， 并向所述受电装置的负载提供电力，所述集成电路装置的特征 在于所述第一外部驱动器是用于驱动所述一次线圈的一端的 第一送电驱动器，所述第二外部驱动器是用于驱动所述一次线圈另一端的 第二送电驱动器。
15. —种电子设备，其特征在于包括根据权利要求1至14中任 一项所述的集成电^各装置。
全文摘要
本发明公开了一种既能够降低噪声影响又能够提高布局效率的集成电路装置。该集成电路装置包括数字电源调整电路(30)、模拟电源调整电路(32)，控制逻辑电路(110)、模拟电路(120)和电源布线区PWRG，在电源布线区PWRG上布线有供给数字电源VDD3用的数字电源线和模拟电源线VD45A。在控制逻辑电路(110)的D1方向侧配置有数字电源调整电路(30)、模拟电路(120)和模拟电源调整电路(32)。电源布线区PWRG在控制逻辑电路(110)和数字电源调整电路(30)、模拟电路(120)、模拟电源调整电路(32)之间的区域沿着D2方向形成。
文档编号H01L23/52GK101252292SQ20081000595
公开日2008年8月27日 申请日期2008年2月20日 优先权日2007年2月20日
发明者上条贵宏, 大西幸太 申请人:精工爱普生株式会社