专利名称：全自对准高压n型dmos器件及制作方法
技术领域：
本发明涉及半导体集成电路领域，特别是涉及一种在BCD工艺流程中制作全自对准高压N型匿OS器件的方法。本发明还涉及一种全自对准高压N型匿OS器件。
背景技术：
BCD(双极-CMOS-DMOS)工艺流程在电源管理中有着广泛的应用价值，其中高压匿OS器件是最重要的器件类型。从尽可能减少芯片功耗的角度上，要求匿OS器件在保证工作电压的前提下有很小的导通电阻，因此匿OS器件的横向尺寸要尽可能地縮小。但是目前的匿OS器件大多数都采用非自对准工艺方法进行制作，例如利用沟道光刻形成沟道，利用光刻定义漂移区域，在多晶硅栅的边缘与漏区之间形成漂移区，然后又利用光刻形成漏极。多次光刻的套准精度决定了采用这种传统工艺方法不可能使匿OS器件的尺寸达到最小，从而很难得到最小的导通电阻。虽然目前在有些工艺流程中已经开始使用自对准的沟道，但是还从未有过自对准漏极在匿OS器件中的应用。
发明内容
本发明要解决的技术问题是提供一种在BCD工艺流程中制作全自对准高压N型匿OS器件的方法，能够实现N型匿OS器件尺寸的最小化，获得最小的导通电阻；为此，本发明还要提供一种全自对准高压N型匿OS器件。 为解决上述技术问题，本发明的在BCD工艺流程中制作全自对准高压N型匿OS器件的方法包括如下步骤 步骤一、在P型衬底上对整个N型匿0S器件区域进行磷离子注入，并进行高温退火，最终在所述P型衬底上形成N型漂移区； 步骤二、在所述N型漂移区上生长出第一栅氧化层，通过光刻在第一栅氧化层上定义出第二栅氧化层区域，并将该区域内的第一栅氧化层刻蚀掉，在定义出的第二栅氧化层区域内生长第二栅氧化层，第一栅氧化层的厚度大于第二栅氧化层的厚度，形成非均匀的栅氧化层； 步骤三、淀积多晶硅栅层，并光刻及刻蚀形成N型匿0S器件栅极；
步骤四、在所述N型漂移区内形成P型沟道区； 步骤五、淀积一层氮化硅，对所述氮化硅层进行光刻及刻蚀，形成氮化硅侧墙；
步骤六、利用多晶硅栅作为硬光刻板，进行N型匿0S器件的源漏硼离子自对准注入，形成源区和漏区。 本发明的全自对准的高压N型匿0S器件，包括一 P型衬底及在该P型衬底上形成的N型漂移区；其中 还包括，在所述N型漂移区上形成的第一栅氧化层以及第二栅氧化层，第一栅氧化层的厚度大于第二栅氧化层的厚度，形成非均匀的栅氧化层；在所述栅氧化层上形成多晶硅栅，作为N型匿0S器件栅极；在所述N型漂移区内形成P型沟道区，在栅氧化层两侧形成的氮化硅侧墙；通过源漏硼离子自对准注入形成的源区和漏区。
采用本发明所能达到的有益效果是 通过全自对准工艺手段，突破了传统工艺中光刻套准精度对工艺尺寸的限制，最
大限度地减小了 N型匿0S器件的尺寸，使导通电阻减小，改善了器件性能。 推阱式的N型漂移区的杂质分布更加均匀，有助于提高晶体管的击穿特性。 N型匿0S器件的沟道和漂移区都覆盖多晶硅栅，起到良好的场极板效果，进一步
改善晶体管的高压特性。
下面结合附图与具体实施方式
对本发明作进一步详细的说明 图1是本发明的N型匿0S的器件结构示意图； 图2是N型漂移区的形成过程示意图； 图3是两种厚度栅氧的制作过程示意图； 图4是N型匿0S器件栅极的制作过程示意图； 图5是P型沟道的形成(采用大角度硼注入)过程示意图； 图6是氮化硅侧墙的制作过程示意图； 图7是自对准源漏区域制作过程示意图。
具体实施例方式
本发明的在BCD工艺流程中制作全自对准N型匿0S器件的方法，关键在于采用全 自对准工艺方法实现N型匿0S器件，这样就省略了沟道、漂移区和漏极的三次光刻，最终实 现器件尺寸的最小化。 本发明的方法具体实施的过程是 步骤一、参见图2所示，在P型衬底上对整个N型匿0S器件区域进行大能量的磷 离子注入，并进行高温退火，最终在所述P型衬底上形成N型漂移区。磷离子注入剂量在 lX1013cm—2至2X1013cm—2，注入能量为1000keV至2000keV，退火温度为1500。C至1800°C， 时间为1小时至3小时。 步骤二、参见图3所示，在所述N型漂移区上生长出第一层栅氧化膜，通过光刻在 第一层栅氧化膜上定义出第二层栅氧化膜区域，并将该区域内的第一层栅氧化膜刻蚀掉。 在定义出的第二层栅氧化膜区域内生长第二层栅氧化膜。第一层栅氧化膜的厚度大于第二 层栅氧化膜的厚度，形成一厚一薄非均匀的栅氧化层。在非均匀的栅氧化层中，薄栅氧的 厚度由匿0S器件栅极上偏压大小和匿0S器件的阈值电压决定，其长度大于P型沟道区的 长度，而厚栅氧的厚度由漏端上的偏压决定，其占据部分N型漂移区。当栅偏压为3.3V、5V 和12V时，第二层栅氧化膜(薄栅氧)的厚度分别为65A 80A、110A 160A和450A 550A。当漏端偏压为20V和40V时，第一层栅氧化膜(厚栅氧)的厚度分别为550A 650A
和iooo A 1200 A。 步骤三、参见图4所示，在所述第一层栅氧化膜和第二层栅氧化膜上淀积多晶硅， 并光刻及刻蚀形成N型匿OS器件栅极。第一层栅氧化膜上的多晶硅栅高于第二层栅氧化 膜上的多晶硅栅。
4
步骤四、参见图5所示，在所述N型漂移区内形成P型沟道区。P型沟道区是在多 晶硅栅刻蚀后从源端进行大角度(角度范围30度 60度)硼离子注入并补偿N型漂移区 形成的。多晶硅栅覆盖全部N型漂移区，保证漏端自对准离子注入的实现。但是由于漏端 需加高压，漏端附近的栅氧化层难以承受，因此本发明中采用非均匀的栅氧化层，P型沟道 区域还是采用常规的薄栅氧化层，但在漏端附近的N型漂移区上制作足够厚的栅氧化层， 实现高的晶体管击穿电压。在本发明中N型匿OS器件的多晶硅栅完全覆盖N型漂移区，充 当场极板的功效，有效改善了N型漂移区的电场分布，提高了晶体管的击穿特性，同时也节 约了场极板的形成所需要的光刻。 步骤五、参见图6所示，淀积一层氮化硅，覆盖P型沟道区域、多晶硅栅层和N型漂 移区，对所述氮化硅层进行光刻及刻蚀，形成氮化硅侧墙； 步骤六、参见图7所示，利用多晶硅栅作为硬光刻板，进行N型匿OS器件的源漏硼 离子自对准注入，形成源区和漏区。 采用本发明的方法最终形成的全自对准高压N型匿OS器件结构如图1所示，包括 非均匀的栅氧化层、大能量N型离子注入并退火推进形成的N型漂移区以及自对准注入形 成的源区和漏区。 以上通过实施例对本发明进行了详细的说明，但是这些并非构成对本发明的限 制。在不脱离本发明原理的情况下本领域的技术人员还可做出若干变形和改进，这些也应 视为属于本发明的保护范围。
权利要求
一种制作全自对准高压N型DMOS器件的方法，其特征在于，包括如下步骤步骤一、在P型衬底上对整个N型DMOS器件区域进行磷离子注入，并进行高温退火，最终在所述P型衬底上形成N型漂移区；步骤二、在所述N型漂移区上生长出第一栅氧化层，通过光刻在第一栅氧化层上定义出第二栅氧化层区域，并将该区域内的第一栅氧化层刻蚀掉，在定义出的第二栅氧化层区域内生长第二栅氧化层，第一栅氧化层的厚度大于第二栅氧化层的厚度，形成非均匀的栅氧化层；步骤三、淀积多晶硅栅层，并光刻及刻蚀形成N型DMOS器件栅极；步骤四、在所述N形漂移区内形成P型沟道区；步骤五、淀积一层氮化硅，对所述氮化硅层进行光刻及刻蚀，形成氮化硅侧墙；步骤六、利用多晶硅栅作为硬光刻板，进行N型DMOS器件的源漏硼离子自对准注入，形成源区和漏区。
2. 如权利要求l所述的方法，其特征在于所述磷离子注入剂量为lX1013m—2至2X1013cm—2，注入能量为1000keV至2000keV ;退火温度为1500。C至1800。C，时间为1小时至3小时。
3. 如权利要求1所述的方法，其特征在于所述第二栅氧化层厚度由匿0S器件栅极上偏压大小和匿0S器件的阈值电压决定，其长度大于P型沟道区的长度；第一栅氧化层的厚度由漏端上的偏压决定，其占据部分N型漂移区。
4. 如权利要求1或3所述的方法，其特征在于当栅偏压为3. 3V、5V和12V时，第二栅氧化层的厚度分别对应为65A 80A、 110 A 160 A和450 A 550 A;当漏端偏压为20V和40V时，第一栅氧化层的厚度分别对应为550 A 650 A和IOOO A 1200 A。
5. 如权利要求l所述的方法，其特征在于所述多晶硅栅覆盖全部全部N型漂移区。
6. —种全自对准的高压N型匿OS器件，包括一 P型衬底及在该P型衬底上形成的N型漂移区；其特征在于还包括，在所述N型漂移区上形成的第一栅氧化层以及第二栅氧化层，第一栅氧化层的厚度大于第二栅氧化层的厚度，形成非均匀的栅氧化层；在所述栅氧化层上形成多晶硅栅，作为N型匿OS器件栅极；在所述N型漂移区内形成P型沟道区，在栅氧化层两侧形成的氮化硅侧墙；通过源漏硼离子自对准注入形成的源区和漏区。
7. 如权利要求6所述的器件，其特征在于所述多晶硅栅覆盖全部全部N型漂移区。
8. 如权利要求6所述的器件，其特征在于所述第二栅氧化层厚度由匿OS器件栅极上偏压大小和匿OS器件的阈值电压决定，其长度大于P型沟道区的长度；第一栅氧化层的厚度由漏端上的偏压决定，其占据部分N型漂移区。
9. 如权利要求6或8所述的器件，其特征在于当栅偏压为3. 3V、5V和12V时，第二栅氧化层的厚度分别对应为65A 80A、 110 A 160 A和450 A 550 A;当漏端偏压为20V和40V时，第一栅氧化层的厚度分别对应为550 A 650 A和IOOO A 1200 A。
全文摘要
本发明公开了一种制作全自对准高压N型DMOS器件(扩散金属氧化硅半导体场效应晶体管)的方法，在整个N型DMOS区域进行大能量的磷注入，并进行高温推进，形成N型漂移区；P型沟道是在多晶硅栅刻蚀后从源端进行大角度硼注入并补偿N型漂移区形成的；多晶硅栅覆盖全部N型漂移区；采用非均匀的栅氧化层，P型沟道区域采用常规的薄栅氧化层，但在漏极附近的N型漂移区上制作厚栅氧化层。本发明公开了一种全自对准高压N型DMOS器件。本发明能够实现N型DMOS器件尺寸的最小化，获得最小的导通电阻。
文档编号H01L29/02GK101752251SQ20081004405
公开日2010年6月23日 申请日期2008年12月4日 优先权日2008年12月4日
发明者钱文生 申请人:上海华虹Nec电子有限公司