专利名称：具有缓冲层的半导体器件的制作方法
技术领域：
本发明介绍了一种具有至少一个pn结的半导体器件，特别是用于 功率类(Leistungsklasse )应用的二极管。这样的二极管例例如与功率 开关(Leistungsschaltern )、特别是功率晶体管结合作为所谓的自振荡 二极管(Freilaufdioden )。
背景技术：
基本上，例如在EP1096576A1中公开了用第一掺杂的第一区和第 二掺杂的其它区以层序列构成这样的二极管。在此，掺杂是指一体积单位中掺杂物质原子(Dotierstoffatomen)、施主或受主的设置，由此在那 里形成每体积单位的浓度。在此，其相当于在现有技术中，在所述其它 区中第二掺杂的浓度相对于第一区持续地(stetig)或非持续地 (unstetig)上升。已知在这些其它区中各个区中，掺杂的浓度被实施 为恒定的，掺杂的浓度同样可以在一个或多个区中按照指数函数上升。 但重要的是，掺杂的浓度具有按照图4的基本分布。图4示例性示出根据现有技术的功率二极管的掺杂浓度曲线。在此 示出第一主表面(Hl)，该第一主表面(Hauptflaeche )与在此是p掺 杂的第一区(10)邻接。然后是n-掺杂的第二区(20)，该第二区的基 本材料、在此是硅晶片优选具有恒定的基本浓度。该第二区(20)与第 一界面(Gl)和n掺杂的第三区(30)邻接，该第三区实现緩冲层的 任务。接着通过界面(G2)这里是n+掺杂的区作为该层序列的最后一 区、即第四区(40)，然后半导体器件的第二主表面(H2)与其邻接。 用于接触目的的主表面(Hl， H2)的必务ir属化在此不再详细描述。按照现有技术，第三区(30)和第四区(40)借助扩散方法从第二 主表面(H2)的方向形成。由此还产生该掺杂的对于扩散方法来说典型的曲线。第一区(10)的p掺杂根据现有技术借助扩散方法从第一主 表面(HI)的方向形成。如上所述，这样的功率二极管作为自振荡二极管应用于具有功率晶 体管的反并联电路。图5示出在反并联的功率晶体管接通的情况下二极 管上的电流和电压变化，其中二极管从导通进入截止状态。在理想情况 下，二极管上降落的电压(UJ升高到接近于电压源的值。同时，流过 二极管的电流(1》下降到0。在进一步的变化中，电流为负，或改变 其方向，因为在此载流子的pn结被清除掉了。进一步，电流衰减到二 极管的截止电流。在实际工作中，电流变化(IR)和电压变化(UR)由于二极管和功 率晶体管的寄生电感和非理想器件特性而不同。由于电流在反向电流峰 值(Is)之后在时间上快速地变化，在理想的电压变化(UR)并因此在 电流变化(IR)中感应出过电压以及由此产生的振荡。其中的物理效应 是二极管中电场的快速场传播(Feldausbreitung )。由此，极快地去除 正的和负的载流子，从而发生电流的崩溃(Abriss)。已知的緩冲层 (30，参见图4)在此形成载流子的储备，以降低去除速度并因此减緩 电流的崩溃。所提到的振荡(S1， S2) —方面限制了由二极管和功率晶体管组成 的装置的最大可能的通断速度(Schaltgeschwindigkeit )，这意味着限制 由此形成的整流器的功能。另一方面，可能在振荡(S1， S2)的高幅度 处二极管本身被损坏。因此，振荡(Sl， S2)的尽可能小的振荡倾斜以 及小的幅度始终是研究的内容。发明内容因此，本发明要解决的技术问题是改进具有至少一个pn结和緩沖 层的半导体器件，从而改善具有功率开关的电路结构的电路特性。按照本发明通过具有权利要求1的特征的装置以及权利要求5的方 法解决该技术问题。优选实施方式在从属权利要求中被描述。本发明的出发点是具有至少一个从第一掺杂到第二掺杂的变换、即器件因此具有层序列朝向第一主表面 的具有第一掺杂的第一区和邻接的具有第二掺杂的区域。该第二掺杂的 区域通过不同掺杂浓度的至少3个区构成。直接紧接第一掺杂的第一区 之后的是具有较小浓度的第二掺杂的第二区。邻接第二区的是緩冲层， 即第三区，其同样是第二掺杂的。最后是朝向第二主表面的、具有高浓 度的第二掺杂的第四区。按照本发明，緩冲层这样构成，即緩冲层的第二掺杂的浓度在其与 第二区之间的第一界面上比在与第四区之间的第二界面上的高。通过这 样形成緩冲层，因为在高浓度区域中防止了电场的传播，所以在低浓度 区域中存在载流子储备。尤其优选的是，第一区被p掺杂，笫二区被iT掺杂，第四区被n+掺 杂，第三区具有的n掺杂的最大浓度大于第二区的最大浓度而小于第四 区的最大浓度。优选的是，借助于离子注入产生緩冲层，即第三区。于是，根据本 发明的方法导致掺杂浓度从緩沖层的第一界面到緩沖层的第二界面脉冲 式地下降。其中，借助于离子注入，掺杂原子分级地设置到不同深度， 并且随着深度增加，优选为从第一主表面开始，浓度逐渐下降。因此产 生緩冲层内浓度的脉冲式下降。在对实施例的描述中提到了该半导体器件的特别优选的扩展方案。 此外，借助于实施例和图1至图3详细解释根据本发明的解决方案。
图1示出了第一个根据本发明的半导体器件、这里是功率二极管的 掺杂曲线。图2示出了在流过根据图1的功率二极管的反向电流下降期间的电 场的变化。图3示出了第二个根据本发明的半导体器件的掺杂曲线。图4示例性示出根据现有技术的功率二极管的掺杂浓度曲线。图5示出在反并联的功率晶体管接通的情况下二极管上的电流和电压变化，其中二极管从导通进入截止状态。
具体实施方式
图1示出了第一个才艮据本发明的半导体器件、在此是功率二极管的掺杂曲线。示出了二极管的两个主表面(Hl， H2)，其中没有显示在该 主表面(Hl， H2)上可能必要的接触金属化。第一主表面(Hl)与p掺杂的第一区(10)邻接，其中第一区的 掺杂浓度从102°下降到1013。到下一区的变换形成二极管的pn结。这 个接下来的第二区(20)包括浓度在1013到1015的范围内的均匀的n掺 杂。优选地，该浓度对应于晶片的基本掺杂(Grunddotierung )。根据 本发明，第二区(20)之后是第三区(30),即所谓的緩沖层，其所具 有的掺杂的浓度(Cl)在第二主表面(H2)的方向上与现有技术相比 (参见图4的CO)始终更小。在与第二区(20)之间的界面(Gl) 上，掺杂具有1013到1017的浓度。根据本发明，该值在緩冲层(30)的 末端下降，这里下降到基本掺杂的值。浓度Cl的这个下降可以被实施 为线性或指数地，其中线性下降在此是优选的。緩冲层(30)之后是第二掺杂的第四区(40)，在此是最后一区， 其中其浓度从基本掺杂开始指数地剧烈(stark)上升到数量级为102G 的值。图2示出了在流过根据图1的功率二极管的反向电流下降期间的电 场的变化，其例如在时刻(Tl，参见图5)给出。第一区(10)和第二 区(20)中的场变化一直到緩沖层(30)附近都与现有技术相同。通过 根据本发明形成緩冲层(30)，防止电场从第二区(20)传播到第四区 (40)。形成正载流子的一定储备。该储备缩小或防止反向电流的崩 溃，并因此减小或防止振荡(S1, S2;参见图5)的形成。图3示出了第二个根据本发明的半导体器件的掺杂曲线。其中第一 区(10)、第二区(20)和第四区(40)类似于图1中所描述的半导体 器件的相应部位地,皮构成。按照本发明，緩冲层(30)在其与第二区(20)之间的第一界面(Gl)处具有比在其与第四区(40)之间的界面(G2)处更高的掺杂 浓度。浓度(C2)从第一界面(Gl)到第二界面(G2)不是线性地下 降，而是脉冲式地下降。该变化通过根据本发明的方法的制造过程而形 成。在此，从第一主表面(Hl)的方向借助于离子注入对緩沖层 (30)掺杂。在此示出了 7个注入步骤的结果，其中这只是用于解释。 在此优选的是设置2到10个步骤。通过每个注入步骤，在晶片的限定 深度处f 1入掺杂原子。掺杂原子的深度分布在物理上通过分布函数来表 征。通过具有不同渗透深度的多个该注入步骤，产生特性脉冲式曲线 (C2)。通过减少被注入的掺杂原子的数量，浓度如图所示从緩冲层 (30)的第一界面(Gl)到第二界面(G2)脉沖式地下降。
权利要求
1.一种具有至少一个从第一掺杂到第二掺杂的变换、即pn结的半导体器件，其中所述半导体器件具有层序列朝向第一主表面(H1)的具有第一掺杂的第一区(10)；邻接的具有较小浓度的第二掺杂的第二区(20)；邻接的第二掺杂的缓冲层、即第三区(30)；以及邻接的朝向第二主表面(H2)的、具有高浓度的第二掺杂的第四区(40)，其中缓冲层(30)在其与第二区(20)之间的第一界面(G1)上的第二掺杂的浓度比在其与第四区(40)之间的第二界面(G2)上的高。
2. 根据权利要求l所述的半导体器件，其中第一区(10)是p掺杂的，第二区(20)是n-掺杂的，第四区 U0)是n+掺杂的，緩冲层、即笫三区(30)具有的n掺杂的浓度大于 第二区(20)的最大浓度并小于第四区(40)的最大浓度。
3. 根据权利要求2所述的半导体器件，其中iT掺杂的第二区(20)具有从10"到1015的最大浓度，第三区 (30)、即緩沖层具有1017的最大浓度，n+掺杂的第四区(40)具有数 量级为102°的最大浓度。
4. 根据权利要求l所述的半导体器件，其中緩沖层(30)的浓度(Cl， C2)从其第一界面(Gl)到其第 二边界面(G2)指数地、线性地或脉冲地下降。
5. —种用于制造根据权利要求1所述的半导体器件的方法，其中 緩冲层(30)通过离子注入产生。
6. 根据权利要求5所述的方法，其中通过多个注入步骤，分别以不同的掺杂原子渗透深度产生脉沖 式下降的浓度(C2)。
7. 根据权利要求5所述的方法， 其中所述离子注入从第一主表面(Hl)开始进行。
全文摘要
本发明描述一种具有至少一个pn结的半导体器件以及相应的制造方法。该半导体器件具有层序列朝向第一主表面(H1)的具有第一掺杂的第一区(10)，以及接下来的具有较小的第二掺杂浓度的第二区(20)，接下来的具有第二掺杂的缓冲层，即第三区(30)，以及接下来的朝向第二主表面(H2)的、具有高的第二掺杂浓度的第四区(40)。其中缓冲层(30)的第二掺杂的浓度在其与第二区(20)之间的第一界面(G1)上高于在其与第四区(40)之间的第二界面(G2)上的浓度。根据本发明该缓冲层借助离子注入产生。
文档编号H01L29/861GK101330109SQ20081012518
公开日2008年12月24日 申请日期2008年6月19日 优先权日2007年6月20日
发明者B·柯尼希 申请人:塞米克朗电子有限及两合公司