电子装置的制作方法

专利名称：电子装置的制作方法
技术领域：
本发明涉及工业制品的制造者可自己设定该制品的使用期限并 可附设在该工业制品中的电子装置。
背景技术：
工业制品的寿命由主要部件的性能恶化来决定，但这些部件本身
的寿命对于各种部件是多种多样的。因而，有时即使丧失一部分的功 能，作为整体仍可使用，就算超过制品寿命，有时也能使用。
在这样的使用在安全性方面没有问题的情况下，没有必要特别予 以担心，但在最初丧失功能的装置是安全装置的情况下，成为与使用 了没有安全装置的制品相同的状态。该安全装置可涉及气体漏泄检 测、汽车的制动性能等，也可能孕藏了其它的成为火灾的原因那样的 危险性。
例如在美国专利4,588,901号公报中公开了使用定时器限制制品 的使用时间的例子。因此，可考虑在电子基板上安装定时器例如在10 年内中止使用的方法，但如果断开电源以停止定时器的工作，则就简 单地在大于等于IO年的期间内被使用了。
为了避免上述那样的危险，希望实现用无电源的方式控制在工业 制品中使用了的微计算机或电子基板的寿命、在部件损坏之前自动地 中止制品的使用的电子装置。

发明内容
根据本发明的一个方面的电子装置具备 基板(1);
第1芯片(5)，安装在上述基板上，形成有具有第l和第2端
子(11， 10)并以既定的寿命切断上述第l和第2端子之间的访问的 半导体时限开关以及用于设定上述既定的寿命的输入焊区(17);
第2芯片(7)，安装在上述基板上，内置有具有连接到上述第 1端子(11)上的第3端子(12)和作为与外部的输入输出端子的第 4端子(13)的运算装置；
第1存储装置(3),安装在上述基板上，具有连接到上述第2 端子(10)上的第5端子(9)，记录有为使上述运算装置工作所必 需的信息；以及
封装体(19)，至少覆盖形成了上述第1芯片(5)的上述输入 焊区(17)的表面。


图l是根据第1实施方式的电子装置的平面图。
图2是图1的沿II-II线的剖面图。
图3是根据第2实施方式的电子装置的平面图。
图4是图3的沿IV-IV线的剖面图。
图5是根据第3实施方式的电子装置的平面图。
图6是图5的沿VI-VI线的剖面图。
图7是^L据第4实施方式的电子装置的平面图。
图8是图7的沿VIII-VIII线的剖面图。
图9是说明时限器件的4种信号-时间特性的图。
图IO是示出浮栅方式的时限器件的基本结构的剖面图。
图11是^L明时限器件的写入方法的图。
图12是说明时限器件的写入方法的图。
图13是说明时限器件的写入方法的图。
图14是说明时限器件的写入方法的图。
图15是说明时限器件的写入方法的图。
图16是说明时限器件的类型的图。
图17是表示只在既定时间内成为导通状态的时限器件的单元剖
面的图。
图18是并联连接多个单元、只在既定时间内成为导通状态的时 限器件的俯视图，沿XVII-XVII线的剖面图为图17。
具体实施例方式
在实施方式的说明之前，预先简单地说明在本发明中使用的无电 源半导体时限开关(固体时限器件(SSAD))。本发明的一部分在 于按另外的目的有效地利用由本申请人提出的时限器件 (US7,224，157)的功能。
图9A - 9D是说明在本发明中利用的时限器件的4种基本的功能 的图。图9A是如果随着经过一段时间到达时限器件的寿命(tJ则 已存在的信号消失的情况，图9B是如果随着经过一段时间到达时限 器件的寿命"2)则产生尚不存在的信号的情况，图9C是如果随着 经过一段时间到达时限器件的第1寿命(^ )则产生尚不存在的信号、 如果随着再经过一段时间到达时限器件的比第1寿命长的第2寿命 (t2)则已存在的信号消失的情况，图9D是如果随着经过一段时间 到达时限器件的第1寿命(tJ则已存在的信号消失、如果随着再经 过一段时间到达时限器件的比第1寿命长的第2寿命(t2)则产生尚 不存在的信号的情况。
图10的剖面图表示具有浮栅的时限器件(SSAD) 103的单个单 元的一例。为了使图简化，省略了栅绝缘膜(隧道绝缘膜)及层间绝 缘膜的图示，而浮栅127被绝缘膜所包围。
在1个芯片中混合装载SSAD和存储单元的情况下，为了避免制 造工艺的复杂化，应尽可能使SSAD的单元结构接近于存储单元晶体 管的结构。因此，在通常的SSAD中，包围浮栅的绝缘膜的最薄的部 分(通常是与沟道之间的隧道绝缘膜)的厚度是几nm。因此，写入 工作(SSAD的初始化)可与NAND闪速存储器或NOR闪速存储器 同样地进行。即，可进行FN隧道注入，也可进行热电子注入。
参照图11~15，说明时限器件的写入方法。在该时限器件103
中，在n型半导体衬底lll上形成了栅绝缘膜l12,在其上形成了浮 栅U7。在浮栅127上形成了绝缘膜128，在其上形成了控制栅129。 夹着栅绝缘膜112形成了 p +源区114和p +漏区115。控制栅129连接 到外部端子上，形成了时限器件。时限器件103的源区114作为第1 功能块101连接了存储单元或MPU,漏区115作为第2功能块102 例如连接了解码器。
图12是说明对这样的时限器件的浮栅127注入电子的方法的图。 首先，对控制栅129施加正的电压V1〉0，利用FN隧道效应从n型半 导体衬底111对浮栅127注入电子。
图13是表示对浮栅127注入电子的另外的方法的图。对控制栅 129施加负的电压VI <0，利用FN隧道效应从控制栅129对浮栅127 注入电子。
这样，如果对控制栅129施加的电压VI如产生FN隧道效应那 样充分地高，则无论正负极性，都可对浮栅127注入电子。
此外，如果在浮栅127与半导体衬底111间的栅绝缘膜112的厚 度十分薄，或者如果控制栅129与浮栅127间的绝缘膜128的厚度十 分薄，则也可进行利用直接隧道效应的电子的注入。
通常，由于时限器件大多是与逻辑电路或存储器混合装载的情 况，所以对上述时限器件的浮栅127的电子的注入通过集成电路芯片 内的布线例如按来自控制电路的指示来进行。
其后，断开控制栅129的电压VI。或者，以物理的方式剥离端 子本身之后，对时限器件103进行封装。通过这样做，即使电压VI 为O伏，源区114和漏区115也成为导通状态。这样，时限器件成为 导通状态。
其次，如图14和15中所示，因由直接隧道效应产生的漏泄电流 的缘故，电子从浮栅127移动到半导体衬底111、源区114、漏区115 和控制栅129。这样，随着经过一段时间，对沟道施加的电场变弱。 这样，在沟道不反转时，在源区114与漏区115之间不流动。即，时 限器件成为关断状态。
如果浮栅127与半导体衬底111之间的栅绝缘膜112比浮栅127 与控制栅l29之间的绝缘膜128薄，则图14中表示的电子的释放变 得显著。另一方面，如果浮栅127与控制栅129之间的栅绝缘膜112 比浮栅127与半导体衬底111之间的绝缘膜128薄，则图15中表示 的电子的释放变得显著。如果绝缘膜128与栅绝缘膜112薄至相同的 程度，则电子的释放成为两者的漏泄电流的和。
由于时限器件的有效期限、即时限器件成为关断状态的时间与在 浮栅127中蓄积的电子的量成比例，与扩散电流和直接隧道栅漏泄成 反比例，所以通过调节电子的注入时间、栅体积、结面积、结的浓度、 绝缘膜厚、沟道面积、延伸区域等，可使时限器件的有效期限处于既 定的范围内。
此外，由p型半导体衬底(代替使用n型半导体衬底)、n型扩 散层的源和漏(代替p型扩散层的源和漏)构成的时限器件也可同样 地实现。在该情况下，最初注入到浮栅中的成为正电荷(用电子的FN 隧道释放来实现)，被释放的也成为正电荷(用电子的直接隧道注入 来实现)，只是这2点不同，工作原理也好、结构也好，都是同样的。 再者，也可使用釆用氮化硅膜等的电荷蓄积层(代替浮栅127)的所 谓的SONOS结构的存储元件。
但是，实现该随时间变化的方法，不是如上面说明的那样的一种。 如图16中所示，根据晶体管类型，有四种。所谓常通型，是在时限 器件中实现"想起"(与图9B相对应)那样的功能。所谓常断型，是 在时限器件中实现"忘却"(与图9A相对应)那样的功能。
在常断型的情况下，通过在浮栅中蓄积(写入)电子(在 pMOSFET的情况下)、或在浮栅中蓄积(写入)空穴(在nMOSFET 的情况下)，使沟道反转，成为导通状态。随着经过一段时间，电子 或空穴从浮栅漏出，成为关断状态。该时刻是常断型SSAD的寿命。
相反，在常通型的情况下，通过在浮栅中蓄积(写入)电子(在 nMOSFET的情况下)、或在浮栅中蓄积(写入)空穴(在pMOSFET 的情况下)，使沟道成为关断状态。伴随着经过一段时间，电荷从浮
栅漏出，成为导通状态。该时刻是常通型SSAD的寿命。
SSAD的寿命控制，在此可用隧道膜厚来调整，但也可使用利用
浮栅结构的特征的其它的方法。这样，图9A的功能是常断型时限器
件的功能，图9B的功能是常通型时限器件的功能。
图17是表示实现图9C的功能的时限器件的一例的剖面图。在
左边有常通型单元，在右边有常断型单元。左右排列的时限器件的单
元的特征是，在此共用一个扩散层，或如图17中所示，用金属等的
布线使其导通，进行串联连接。
如果满足了该常通型和常断型的串联那样的条件，则如图18中
所示，也可并联连接常通型相互间或并联连接常断型相互间。左右并
联的单元数也可不同。为了进行时限器件的寿命控制，有时这样的扩
展是必需的。
在图17中表示的情况下，左边的常通型寿命是^，右边的常断 型寿命是TJ2。在图18中表示的例子中，在左侧并联连接的单元的集合
的常通型寿命是q，在右侧并联连接的单元的集合的常通型寿命是T2。 在此，T^比T2短，i:,称为第l寿命，h称为第2寿命。
再者，如果在^〈T2的条件下并联连接寿命^的常通型与寿命T2
的常断型，则可实现图9D的功能。
在图9A~9D的全部功能中，通过并联连接类型相同且具有比较 接近的寿命的单元的集合，可以提高寿命的控制性。图18是作为其 一例的连接图。也可再把串联连接的单元并联连接。在串联和并联的 组合中，可考虑各种变型，在寿命的控制性方面都可提高效果。
以上用有浮栅型SSAD说明了 SSAD的基本的四种工作。当然， 如上所述，除了具有浮栅的NAND闪速存储器、NOR闪速存储器、 EEPROM以外，用与各种新的存储器或磁存储器或DVD系列、CD 系列媒体对应的SSAD也可实现同样的四种基本工作。
以下，根据上述的SSAD的功能，说明本发明的实施方式。 (第1实施方式)
如图1和2中所示，在第1实施方式的电子装置中，在由树脂或
陶瓷等形成的基板l上，安装了只读存储器(ROM) 3、作为时限开 关的时限器件5和运算装置(MPU) 7。在时限器件5中，具备第1 端子IO和第2端子U，在以无电源的方式经过了通过输入焊区17设 定的既定的时间后，第l端子与第2端子之间被切断。
第1端子10通过采用引线等的已知方法电连接到ROM3的连接 焊区9上，第2端子11也连接到MPU7的连接焊区12上。
在ROM3中记录有为使MPU7工作所必需的标记(token )等的 信息，在初始的阶段中，ROM3与MPU7分离。在安装了该电子装置 的工业制品的出厂前，如果由该工业制品的制造者通过输入焊区17 对SSAD5写入既定的工作时间(寿命)，则在该工作时间的期间内， ROM3与MPU7,皮连接。将MPU7的输出通过输出端子13和连接到 其上的外部输出单元15传递给工业制品，使工业制品能够工作。外 部输出单元15可以是用于连接导线等的端子，但也可使用无线输出。
在通过输入焊区17对SSAD5写入了既定的工作时间后，用环氧 树脂等的封装材料19覆盖SSAD5，其后使其不能对输入端子17进行 访问。也可在整个基板1上涂敷作为覆盖物的顶盖19'来代替封装材 料19。对输入端子17进行密封使其与外部隔开即可。
这里应注意的是，与上述的US7，224，157的情况不同，在本实施 方式中，SSAD不与其它的功能区域(例如ROM)混合装栽，而是 作为独立芯片安装在电子基板或母板上，在工业制品制造者将该制品 出厂时，经由外部输出端子15与其它的功能区域连接。由此，工业 制品制造者可自由地设定制品寿命。
更详细地说，以前的SSAD控制的寿命充其量在1年以内，而在 本实施方式的情况下，有必要控制大于等于10年的寿命。关于通常 的半导体非易失性存储单元的数据保持寿命，如果考虑统计的分散，
则在大部分的情况下少于10年。其主要原因是，由于半导体存储器 重复进行写入、擦除这样的过程，所以对寿命控制有直接影响的绝缘 膜(隧道膜)的可靠性恶化。
与此不同，在本实施方式的SSAD的使用方法中，在一旦设定了
寿命之后，到强制地使制品的使用结束为止，(例如在15年内)没 有必要进行写入、擦除。这意味着没有必要对隧道膜的耐久性的问题 加以考虑。因此，作成与通用存储器独立的芯片，实现如果寿命长就 可不考虑耐久性的SSAD。
作为独立芯片的另 一个优点是与通用存储器相比可能或必须加 厚隧道膜。即，在通用存储器中，为了抑制单元间干扰或阈值分散等 的影响，有必要在微细化的同时减薄隧道膜，但在本发明中使用的 SSAD的大于等于IO年的寿命是必需的，在浮栅方式的情况下，必须 使隧道膜大于等于10nm，所希望的是大于等于13nm，在电荷蓄积层 方式(SONOS)的情况下，必须使隧道膜大于等于7nm，所希望的 是大于等于10nm。为此，具有作成独立芯片的优越性。再有，在上 述中称为隧道膜厚，但电荷的释放在包围浮栅、电荷蓄积层的绝缘膜 的最薄的部位产生，通常该最薄的部位称为隧道膜。
在此，返回到图1的说明。如果SSAD5关断ROM3与MPU7 的访问，则MPU7不能接收标记，不发挥其功能。即，把SSAD5从 导通到关断为止的时间称为能保障制品的安全性的时间、即制品寿 命。
制品寿命是鉴于对安全性有重要的影响的部件的性能恶化等的 问题而设定的。因而，由于对于每种制品来决定具体的数值，所以在 此议论具体的数值是不那么重要的，例如可以举出约15年为例。
本实施方式的另一特征是，在工业制品制造者通过输入焊区17 设定了制品寿命后，用顶盖材料19或顶盖19'密封输入焊区17。由于 这样地密封了输入焊区，所以在打算改变寿命设定的情况下，必须除 去该顶盖材料或顶盖。要不留痕迹地进行该作业是不可能的，可防止 由第三者引起的寿命的改变。
根据以上所述，按照第1实施方式，通过使用能以无电源的方式 控制寿命的半导体时限开关，通过强制地使工业制品的使用结束，可 使因制品利用者的未考虑到的事故引起的损害止于最小限度。 (第2实施方式)
参照图3和4说明根据第2实施方式的电子装置。对与第1实施 方式相同的部位附以同一编号，省略重复的说明。
更详细地说，在由树脂或陶瓷等形成的基板l上，安装了只读存 储器(ROM) 3和混合装载了运算装置(MPU) 7的时限器件5。在 时限器件5中，具备第1端子10和连接到MPU7上的第2端子11, 在经过了通过输入焊区17设定的既定的时间后，第1端子与第2端 子之间;故切断。
第1端子10用已知的方法电连接到ROM3的连接焊区9上。在 ROM3中记录有为使MPU7工作所必需的标记，在初始的阶段中，与 MPU7分离。在安装了该电子装置的工业制品的出厂前，如果由该工 业制品的制造者通过输入焊区17对SSAD5写入既定的工作时间(寿 命)，则在该工作时间的期间内，ROM3与MPU7被连接。将MPU7 的输出通过输出单元15传递给工业制品，使工业制品能够工作。
在第2实施方式中，将MPU7混合装载在与SSAD5相同的芯片 中。这样，为了混合装载MPU7与SSAD5，有必要利用CMOS混合 装载型SSAD。其中，希望将浮栅作成T字型，用短边与长边之比设 定寿命(参照日本特开2007 - 184321 )。
根据以上所述，按照第2实施方式，由于将MPU7混合装载在 SSAD5中，所以可用更简易的结构实现与笫1实施方式同样的效果。 (第3实施方式)
参照图5和6说明根据第3实施方式的电子装置。对与第1和第 2实施方式相同的部位附以同一编号，省略重复的说明。
更详细地说，在由树脂或陶瓷等形成的基板1上，安装了第1 只读存储器(ROM) 3、时限器件5、运算装置(MPU) 7和第2只 读存储器25。在MPU7与第2只读存储器25之间，经分别设置的端 子27、 29由连接单元31进行连接。
第3实施方式使用了加密的序列编号、即在第1 ROM3中记录 的A和在第2ROM25中记录的B来代替笫1实施方式的标记等的信 息。即在由SSAD5控制寿命的期间中，只在序列编号A与序列编号B —致时，MPU7工作，在不一致时或在未能读取序列编号A时， MPU7不工作。在此，之所以对序列编号进行加密，是因为如果将记 录序列编号的存储器芯片连接到M P U 7上就能简单地改变制品寿命。 由于其它的结构与第1实施方式是同样的，所以省略重复的说 明。根据第3实施方式，也能起到与第1实施方式同样的效果。 (第4实施方式)
参照图7和8说明根据第4实施方式的电子装置。对与第1至第 3实施方式相同的部位附以同一编号，省略重复的说明。
更详细地说，在由树脂或陶瓷等形成的基板l上，安装了混合装 载了第1只读存储器(ROM) 3的时限器件5、运算装置(MPU) 7 和第2只读存储器25。其它的部分与第1至第3实施方式是同样的。
第4实施方式也是使用了加密的序列编号A和B的实施方式， 但与第3实施方式的差别是在SSAD5中混合装载了第1只读存储器 (ROM) 3，使得结构更加简易。对于在SSAD5中混合装载的ROM 来说，由于即使加厚栅绝缘膜也没有关系，所以与SSAD的混合装载 是容易的。
根据以上所述，按照第4实施方式，由于将第1存储器3混合装 载在SSAD5中，所以可用更简易的结构实现与第3实施方式同样的 效果。
根据以上所述，作为只读存储器使用了 ROM，但也可用电荷保 持寿命比制品寿命长的非易失性存储器的芯片来全部置换这些 ROM。通常，由于通用存储器的电荷保持寿命不能比制品寿命长， 所以在大多数的情况下可考虑使用ROM。
按照以上所述的本发明的实施方式，通过使用能以无电源的方式 控制寿命的半导体时限开关，通过强制地使工业制品的使用结束，可 把因制品利用者的未考虑到的事故引起的损害抑制到最小限度。
对于本领域的专业人员来说，可容易地实现本发明的其它优点和
变型。因而，本发明在其更宽的方面不限于在这里表示的和描述的特 定的细节和代表性的实施例。因此，在不偏离由后附的权利要求及其等效内容所限定的本发明的总的发明构思的精神和范围的情况下，可 作各种各样的修改。
权利要求
1.一种电子装置，其特征在于，具备基板；第1芯片，安装在上述基板上，形成有第1和第2端子、输入焊区以及连接到上述第1和第2端子上并以既定的寿命切断上述第1和第2端子之间的访问的半导体时限开关，上述输入焊区设定上述既定的寿命；第2芯片，安装在上述基板上，内置有具有连接到上述第1端子上的第3端子和作为与外部的输入输出端子的第4端子的运算装置；第1存储装置，安装在上述基板上，具有连接到上述第2端子上的第5端子，记录有为使上述运算装置工作所必需的信息；以及封装体，至少覆盖形成了上述第1芯片的上述输入焊区的表面。
2. 如权利要求l中所述的电子装置，其特征在于还具备在上述第2芯片上设置的第6端子、以及具有连接到上 述第6端子上的第7端子的第2存储装置，上述第l存储装置记录第l被加密了的序列编号，上述第2存储 装置记录第2被加密了的序列编号。
3. 如权利要求2中所述的电子装置，其特征在于 上述第1和第2存储装置是只读存储器。
4. 如权利要求2中所述的电子装置，其特征在于 上述第1和第2存储装置是半导体存储器芯片。
5. 如权利要求2中所述的电子装置，其特征在于 上述第1和第2存储装置是磁记录装置。
6. 如权利要求1中所述的电子装置，其特征在于 上述半导体时限开关包含具有浮栅的单元晶体管，包围上述浮栅的绝缘膜的最薄的部分大于等于10nm。
7. 如权利要求1中所述的电子装置，其特征在于 上述半导体时限开关包含具有电荷蓄积层的单元晶体管，包围上述电荷蓄积层的绝缘膜的最薄的部分大于等于7nm。
8. —种电子装置，其特征在于，具备 基板； 半导体芯片，安装在上述基板上，内置有第l和第2端子、输入 焊区、连接到上迷第l和第2端子上并以既定的寿命切断上述第l和 第2端子之间的访问的半导体时限开关、以及具有连接到上述第l端 子上的第3端子和对外部发出信号的第4端子的运算装置，上述输入 焊区设定上述既定的寿命； 存储装置，安装在上述基板上，具有连接到上述第2端子上的第 5端子，记录有为使上述运算装置工作所必需的信息；以及封装体，至少覆盖上述半导体芯片的上述输入焊区。
9. 如权利要求8中所述的电子装置，其特征在于 上述存储装置是只读存储器。
10. 如权利要求8中所述的电子装置，其特征在于 上述存储装置是半导体存储器芯片。
11. 如权利要求8中所述的电子装置，其特征在于 上述存储装置是磁记录装置。
12. 如权利要求8中所述的电子装置，其特征在于 上述半导体时限开关包含具有浮栅的单元晶体管，包围上述浮栅的绝缘膜的最薄的部分大于等于10nm。
13. 如权利要求8中所述的电子装置，其特征在于 上述半导体时限开关包含具有电荷蓄积层的单元晶体管，包围上述电荷蓄积层的绝缘膜的最薄的部分大于等于7nm。
14. 一种电子装置，其特征在于，具备 基板； 第1芯片，安装在上述基板上，形成有第1和第2端子、输入焊 区、连接到上述第1和第2端子上并以既定的寿命切断上述第1和第 2端子之间的访问的半导体时限开关、以及连接到上述第2端子上并 记录有第l被加密了的序列编号的第l存储装置，上述输入焊区设定上述既定的寿命；第2芯片，安装在上述基板上，内置有具有连接到上述第1端子 上的第3端子、对外部发出信号的第4端子、和从外部接受信息的第 5端子的运算装置；第2存储装置，安装在上述基板上，具有连接到上述第5端子上 的第6端子，为使上述运算装置工作记录有第2被加密了的序列编号； 以及封装体，至少覆盖上述第1芯片的上述输入焊区。
15. 如权利要求14中所述的电子装置，其特征在于 记录了信息的上述第l和第2存储装置是只读存储器。
16. 如权利要求14中所述的电子装置，其特征在于 记录了信息的上述第l和第2存储装置是半导体存储器芯片。
17. 如权利要求16中所述的电子装置，其特征在于 上述半导体存储器芯片的电荷保持寿命比上述半导体时限开关的电荷保持寿命长。
18. 如权利要求14中所述的电子装置，其特征在于 记录了信息的上述第l和第2存储装置是磁记录装置。
19. 如权利要求14中所述的电子装置，其特征在于 上述半导体时限开关包含具有浮栅的单元晶体管，包围上述浮栅的绝缘膜的最薄的部分大于等于10nm。
20. 如权利要求14中所述的电子装置，其特征在于 上述半导体时限开关包含具有电荷蓄积层的单元晶体管，包围上述电荷蓄积层的绝缘膜的最薄的部分大于等于7nm。
全文摘要
一种电子装置，具备基板(1)；第1芯片(5)，安装在上述基板上，形成有第1和第2端子(11，10)、输入焊区(17)、以及连接到上述第1和第2端子(11，10)上并以既定的寿命切断上述第1和第2端子之间的访问的半导体时限开关，上述输入焊区设定上述既定的寿命；第2芯片(7)，安装在上述基板上，内置有具有连接到上述第1端子(11)上的第3端子(12)和作为与外部的输入输出端子的第4端子(13)的运算装置；第1存储装置(3)，安装在上述基板上，具有连接到上述第2端子(10)上的第5端子(9)，记录有为使上述运算装置工作所必需的信息；以及封装体(19)，至少覆盖形成了上述第1芯片(5)的上述输入焊区(17)的表面。
文档编号H01L27/02GK101345239SQ20081013574
公开日2009年1月14日 申请日期2008年7月11日 优先权日2007年7月12日
发明者松泽一也, 渡边浩志 申请人:株式会社东芝