专利名称：形成高压元件深阱的方法
技术领域：
本发明是关于深阱的形成方法，且特别是关于高压元件的深阱的形成方法。
背景技术：
传统高压元件基本上有垂直式(VDM0SFET)及水平式(LDMOSFET)，其中横向结构
以双扩散金氧半晶体管为代表，纵向结构以沟槽式栅极功率晶体管为代表。 为了形成耐高压的横向扩散金属氧化物半导体(Laterally Diffused
MetalOxide Semiconductor, LDMOS)，通常会使用一个低浓度N型飘移区来形成一个耐高压
结构，并且利用如Reduce Surface Field(简称RESURF)与电场板(Field-Plate)等技术
来进行最佳化调整。而要完成一高压元件(耐压300-1000V)， 一般都会使用一个低浓度N
型深阱来形成一个耐高压结构。传统形成N型深阱的工艺如图lA-图ID所示。 图IA显示提供一基底101，且基底101上具有一牺牲层103。接下来图IB显示于
牺牲层103上形成一图案化遮蔽层105，且露出一开口区107，并对开口区107进行离子掺
杂109，以形成掺杂区111。图1C显示移除图案化遮蔽层105后，执行一回火步骤，使掺杂
区111扩散成一深阱113，而完成深阱的工艺。 然而，上述第工艺必须经过长时间的阱扩散才能达到所需深度。有鉴于此，业界亟 需一种新的高压元件N型深阱的工艺，其可縮短阱扩散的时间。
发明内容
为了克服上述先前技术的缺点，本发明实施例提供一高压(高功率)深阱的工艺， 可縮短阱扩散的时间、减少阱扩散的热预算，并且可将其他需要外延工艺的高压元件的整 合简化。 本发明提供一种形成高压元件深阱的方法，包括提供一基底，该基底上具有一第 一牺牲层；形成一第一图案化遮蔽层于该牺牲层上，并露出一第一开口区；对该第一开口 区进行第一离子掺杂，以形成一第一次掺杂区；移除该第一图案化遮蔽层与该第一牺牲层； 形成一外延层于该基底上；形成一第二牺牲层于该外延层上；形成一第二图案化遮蔽层于 该第二牺牲层上，并露出第二开口区；对该第二开口区进行第二离子掺杂，以形成一第二次 掺杂区；移除该第二图案化遮蔽层；执行一回火步骤，使该第一掺杂区与该第二掺杂区扩 散成一深阱；以及移除该第二牺牲层。 本发明可縮短阱扩散的时间、减少阱扩散的热预算，可将其他需要外延工艺的高 压元件的整合简化。
图1A-图1D显示传统形成N型深阱的工艺。 图2A-图2F显示根据本发明的一实施例的形成高压元件深阱的工艺剖面图。
附图标号
具体实施例方式
为了让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举较佳实施 例，并配合所附图示，作详细说明如下 以下将以实施例详细说明作为本发明的参考，且范例伴随着图示说明的。在图示 或描述中，相似或相同的部分使用相同的图号。在图示中，实施例的形状或是厚度可扩大， 以简化或是方便标示。图示中元件的部分将以描述说明的。可以理解的是，未绘示或描述 的元件，可以本技术领域技术人员所知的形式。此外，当叙述一层位于一基板或是另一层上 时，此层可直接位于基板或是另一层上，或是其间亦可以有中介层。
图2A-图2F是根据本发明的一实施例的形成高压元件深阱的工艺剖面图。
图2A显示，提供一基底201，基底上201具有一第一牺牲层203。基底201可包括 半导体基底，例如P-型硅基底或绝缘层上有硅(SOI)基底。第一牺牲层203可包括一氧化 层。 接着，如图2B所示，于第一牺牲层203上形成一第一图案化遮蔽层205，并露出一 第一开口区207。第一图案化遮蔽层205可包括一光阻层。在一实施例中，形成第一图案化 遮蔽层205的方法可包括于第一牺牲层203上形成一第一光阻层，然后执行一第一微影步 骤，使第一光阻层图案化以形成第一开口区207。 详细步骤可包括，涂布一第一光阻层于基底201上，随后提供一第一掩膜，其包括 一遮光区和一透光区。接着，使光线通过上述第一掩膜以进行一曝光步骤，而转移掩膜上的 图案至基底201上的第一光阻层中。接着实施一显影工艺，移除第一光阻层未被上述遮光 区遮蔽的部分，而形成第一图案化光阻层205，并通过第一图案化光阻层205定义出预定形
图案化光阻层)
图案化光阻层)
101、201 基底 103 牺牲层 105 图案化遮蔽层 107 开口区 109 离子掺杂 111 掺杂区 113、225 深阱
一牺牲层
一图案化遮蔽层(第一 一开口区 一离子掺杂 一次掺杂区 213 外延层 215 第二牺牲层 217 第二图案化遮蔽层(第二 219 第二开口区 221 第二离子掺杂 223 第二次掺杂区
.ffn .ffn .ffn .ffn .ffn
舅舅舅舅舅
3 5 7 9 1
o o o o 1
2 2 2 2 2
4成第一次掺杂区211 (图2C)的位置，即第一开口区207。 而在形成第一 图案化遮蔽层205之后，对第一开口区207执行一第一离子掺杂 209，以形成一第一次掺杂区211 (图2C)。在一实施例中，第一离子掺杂209可包括N型离 子掺杂，例如磷或砷。 由于离子掺杂是将具能量的粒子植入基底201，因此第一牺牲层203的作用为避 免基底201的表面受到离子植入损伤。应注意的是，第一牺牲层203不会留在最终元件中。
如图2C所示，接着将第一图案化遮蔽层205与第一牺牲层203进行移除，移除的 方式可包括一般移除工艺，例如干蚀刻或湿蚀刻。于移除第一图案化遮蔽层205与第一牺 牲层203之后，在基板201上形成一外延层(印itaxiallayer)213。在一实施例中，可以化 学气相沉积(CVD)法成长外延层213。而外延层213可縮短之后阱扩散所需的时间。外延 层213的材质可与基底201相同，例如是P型硅外延层。 再来参见图2D。于外延层213上形成一第二牺牲层215，然后形成一第二图案化 遮蔽层217于第二牺牲层215上，并露出第二开口区219。第二牺牲层215可包括一氧化 层，而第二图案化遮蔽层217可包括一光阻层。在一实施例中，形成第二图案化遮蔽层217 的方法可包括于第二牺牲层215上形成一第二光阻层，然后执行一第二微影步骤，使第二 光阻层图案化以形成第二开口区219。 详细步骤可包括，涂布一第二光阻层于第二牺牲层215上，随后提供一第二掩膜， 其包括一遮光区和一透光区。接着，使光线通过上述第二掩膜以进行一曝光步骤，而转移掩 膜上的图案至第二牺牲层215的第二光阻层中。接着实施一显影工艺，移除第二光阻层未 被上述遮光区遮蔽的部分，而形成第二图案化光阻层217，并通过第二图案化光阻层217定 义出预定形成第二次掺杂区223 (图2E)的位置，即第二开口区219。 而在形成第二图案化遮蔽层217之后，对第二开口区219执行一第二离子掺杂 221，以形成一第二次掺杂区223 (图2E)。在一实施例中，第二离子掺杂221可包括N型离 子掺杂，例如磷或砷。 由于离子掺杂是将具能量的粒子植入外延层213，因此第二牺牲层215的作用为 避免外延层213的表面受到离子植入损伤。应注意的是，第二牺牲层215不会留在最终元 件中。 而在一实施例中，第一离子掺杂与第二离子掺杂的浓度可相同。而在另一实施例 中，第一离子掺杂与第二离子掺杂的浓度可不同。 接下来参见图2E。将第二图案化遮蔽层进行移除，移除的方式可包括一般移除工 艺，例如干蚀刻或湿蚀刻。再来执行一回火步骤，使第一次掺杂区211与第二次掺杂区223 扩散成一深阱225。 需注意的是，第一开口区207与第二开口区219位于相同位置皆对应于深阱225。 因此上述第一掩膜与第二掩膜可为相同掩膜。 最后如图2F所示，将第二牺牲层215自外延层213上移除，以完成本发明实施例
的高压深阱的工艺。需注意的是，而外延层213的存在可短縮阱扩散所需的时间，并且可进
行后续的半导体工艺步骤，将上述具高压深阱的基底完成高压元件的制作。 而上述高压深阱的工艺可应用于任何高压元件的工艺，例如横向扩散金属氧化物
半导体。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本技术领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以权利要求所界定的为准。
权利要求
一种形成高压元件深阱的方法，其特征在于，所述的方法包括提供一基底，所述基底上具有一第一牺牲层；形成一第一图案化遮蔽层于所述牺牲层上，并露出一第一开口区；对所述第一开口区进行第一离子掺杂，以形成一第一次掺杂区；移除所述第一图案化遮蔽层与所述第一牺牲层；形成一外延层于所述基底上；形成一第二牺牲层于所述外延层上；形成一第二图案化遮蔽层于所述第二牺牲层上，并露出第二开口区；对所述第二开口区进行第二离子掺杂，以形成一第二次掺杂区；移除所述第二图案化遮蔽层；执行一回火步骤，使所述第一掺杂区与所述第二掺杂区扩散成一深阱；以及移除所述第二牺牲层。
2. 如权利要求1所述的形成高压元件深阱的方法，其特征在于，所述基底包括P-型硅 基底或绝缘层上有硅基底。
3. 如权利要求1所述的形成高压元件深阱的方法，其特征在于，所述第一牺牲层包括 一氧化层。
4. 如权利要求1所述的形成高压元件深阱的方法，其特征在于，所述第一开口区与所 述第二开口区对应于所述深阱。
5. 如权利要求1所述的形成高压元件深阱的方法，其特征在于，所述第一图案化遮蔽 层包括一光阻层。
6. 如权利要求1所述的形成高压元件深阱的方法，其特征在于，形成所述第一图案化 遮蔽层的步骤包括形成一第一光阻层于所述第一牺牲层上；以及执行一第一微影步骤，使所述第一光阻层图案化形成所述第一开口区。
7. 如权利要求1所述的形成高压元件深阱的方法，其特征在于，所述第一与第二离子 掺杂为N型离子掺杂。
8. 如权利要求1所述的形成高压元件深阱的方法，其特征在于，所述第二牺牲层包括 一氧化层。
9. 如权利要求1所述的形成高压元件深阱的方法，其特征在于，所述第二图案化遮蔽 层包括一光阻层。
10. 如权利要求1所述的形成高压元件深阱的方法，其特征在于，形成所述第二图案化 遮蔽层的步骤包括形成一第二光阻层于所述第二牺牲层上；以及执行一第二微影步骤，使所述第二光阻层图案化形成所述第二开口区。
全文摘要
本发明提供一种形成高压元件深阱的方法，该方法包括提供一基底，该基底上具有一第一牺牲层；形成一第一图案化遮蔽层于该牺牲层上，并露出一第一开口区；对该第一开口区进行第一离子掺杂，以形成一第一次掺杂区；移除该第一图案化遮蔽层与该第一牺牲层；形成一外延层于该基底上；形成一第二牺牲层于该外延层上；形成一第二图案化遮蔽层于该牺牲层上，并露出第二开口区；对该第二开口区进行第二离子掺杂，以形成一第二次掺杂区；移除该第二图案化遮蔽层；执行一回火步骤，使该第一掺杂区与该第二掺杂区扩散成一深阱；以及移除该第二牺牲层。本发明可缩短阱扩散的时间、减少阱扩散的热预算，可将其他需要外延工艺的高压元件的整合简化。
文档编号H01L21/336GK101728246SQ20081016963
公开日2010年6月9日 申请日期2008年10月13日 优先权日2008年10月13日
发明者张睿钧, 杜尚晖, 蔡宏圣 申请人:世界先进积体电路股份有限公司