半导体器件的制作方法

专利名称：半导体器件的制作方法
技术领域：
本发明涉及一种半导体器件技术，并且更特别地涉及一种应用于 具有电源电路的半导体器件的技术。
背景技术：
通过将高端开关功率MOSFET (金属氧化物半导体场效应晶体管) 串联连接到低端开关功率MOSFET来形成广泛用作电源电路的DC-DC 转换器。高端开关功率MOSFET具有DC-DC转换器控制的开关功能。 低端开关功率MOSFET具有同步整流的开关功能。这两个功率MOSFET 彼此同步地交替导通/截止，从而影响电源电压的转换。
例如，日本未审专利/>开No. 2002-217416就/>开了上述的DC-DC 转换器。该专利公开的技术形成具有水平功率MOSFET的高端开关和 具有垂直功率MOSFET的低端开关。
此外，例如，日本未审专利公开No. 2001-25239公开的技术就采 用了电阻器和电容器以便减少噪声，当将DC-DC转换器制造为包括 控制电路、驱动电路和功率MOSFET的单一 芯片时，噪声就成为DC-DC 转换器的一个问题。

发明内容
然而，对于用作台式电脑或笔记本个人计算机、服务器、游戏机
等的电源电路的DC-DC转换器，符合用于大电流驱动CPU(中央处理 单元)等的使用和作为无源部分的扼流线圈的输入/输出电容的减少 的要求，就需要低电压输出、大电流输出、高速响应和微型化。为 了满足这种要求，重要的是设计出一种用于获得DC-DC转换器的方 法，该DC-DC转换器允许使用大电流和高频并展示出高电压转换效 率。
本发明的目的在于提供一种用于提高半导体器件的电压转换效 率的技术。
本发明的另 一个目的是提供一种用于使半导体器件封装最小化 的技术。
本发明的再一个目的是提供一种用于改善半导体器件的热辐射 性能的技术。
从本发明以下的作为


的更加具体的描述中，本发明的上 述及其它目的和特征将变得明显。
现在，将简要描述本发明的代表方面。
本发明是一种单一半导体芯片，其结合有高端开关功率晶体管和 用于驱动该高端开关功率晶体管的驱动电路。
现在，将简要描述本发明的代表方面提供的优点。 由于将高端开关功率晶体管和用于驱动高端开关功率晶体管的 驱动电路结合在单一半导体芯片之中，因此就能够减少寄生布线电 感，直到可以忽略它，该寄生布线电感比其它任何布线路径电感在 更大程度上影响电压转换效率。结果，本发明就提高了半导体器件 的电压转换效率。

图1是说明根据本发明的一个实施例的半导体器件的一个实例
的电路图2是说明用于图1中所示的半导体器件的驱动电路的一个实例 的电路图3是图1中所示的半导体器件的典型定时图； 效电^各图5说明损耗和在根据本发明的半导体器件上寄生的电感分量
之间的关系；
图6说明根据本发明的半导体器件的电路操作；
图7说明在图6中所示的电路操作期间常用的器件剖面；
图8说明图1中所示的半导体器件的典型结构；
图9说明根据本发明的半导体器件的结构；
图IO说明根据本发明的另一半导体器件的结构；
图11说明根据本发明的另一半导体器件的结构；
图12说明根据本发明的又一半导体器件的结构；
图13说明图8中所示的半导体器件和图9-12中所示的半导体器
件的参数比较；
图14是说明图1中所示的半导体器件的典型封装结构的平面图； 图15示出了图14的Y1-Y1剖面；
图16示出了根据本发明的一个实施例的半导体器件的第一半导 体芯片的基本部分的剖面；
图17示出了根据本发明的一个实施例的半导体器件的第二半导 体芯片的基本部分的剖面；
图18是说明作为一个实例、如何安装根据本发明的一个实施例 的半导体器件的平面图19是图18的侧^f见图20是说明根据本发明的另 一个实施例的半导体器件的典型封 装结构的平面图21示出了图20的Y1-Y1剖面；
图22是说明根据本发明的另一个实施例的半导体器件的典型封 装结构的平面图23示出了图22的Y1-Yl剖面；
图24是说明根据本发明的另一个实施例的半导体器件的典型封 装结构的剖面图25是说明图24中所示的且设置有热沉的半导体器件的剖面
图26是说明根据本发明的另一个实施例的半导体器件的典型封 装结构的平面图27示出了图26的Y1-Y1剖面；
图28是说明根据本发明的再一个实施例的半导体器件的典型封 装结构的平面图29示出了图28的Yl-Yl剖面；
图30是说明用于图28中所示的半导体器件的封装的上表面的平 面图31是说明为了表示图30的典型改进形式的用于半导体器件的 封装的上表面的平面图。
具体实施例方式
将描述本发明的实施例，同时为了方便、如果必要将一个实施例 划分为多个部分或多个实施例。然而，应当注意，它们不^U皮此相 关，而且除非另有限定、 一个实施例是一部分或者所有其它实施例 的修改、细节、附加的说明。此外，在以下的实施例中，除非涉及 到它们的组件数量等(包括数量、数值、质量、范围等)、或者除 非具体地由特定的数量指定或明显确定组件数量等，否则它们不应 当限于特定的数量，而且不小于或不大于特定的数量。而且，不用 说，在以下的实施例中，除非它们被特定指定或明显认为在原理上 是基本的，否则这些组件(包括形成步骤等)不必是基本的。同样 地，在以下实施例中，如果涉及元件等的形状、位置关系等，那么
它们就包括那些实质上大致的或类似的形状等。对于上述的其数值 和范围同样成立。此外，具有相同功能的组件由相同的参考标号指 示，并且在整个所有的附图中将不再对其进行重复说明。以下，将 参照附图来详细说明本发明的实施例。
(第一实施例)
根据本发明的第 一 实施例的半导体器件是非隔离DC-DC转换器， 用于电源电路，该电源电路例如使用在台式个人计算机、笔记本个 人计算机、服务器或游戏机中。图1是示出了非隔离DC-DC转换器1 的一个实例的电路图。非隔离DC-DC转换器1包括控制电路2，驱 动器电路3a、 3b，功率MOSFET Ql(第一场效应晶体管)，功率MOSFET Q2 (第二场效应晶体管)，线圈Ll和电容器Cl。这些元件被安装在 布线衬底上并通过布线衬底上的布线电互连。图1中的参考标记4 指示用于上述台式个人计算机、笔记本个人计算机、服务器、游戏 机等的CPU (中央处理单元)、DSP (数字信号处理器)或其它负载 电路。参考标记ET1和ET2指示端子。
控制电路2控制功率MOSFET Ql和Q2的开关导通宽度。与功率 MOSFET Q1和Q2 分离地封装该控制电路2。控制电路2的输出电连 接到驱动器电路3a (第一控制电路)和驱动器电路3b (第二控制电 路)的输入。驱动器电路3a和3b分别控制功率MOSFET Ql和Q2的 栅电极。例如，由CMOS反相器电路形成驱动器电路3a和3b。图2 是示出了驱动器电路3a的一个实例的电路图。构成驱动器电路3a, 使得p沟道功率MOSFET Q3和n沟道功率MOSFET Q4互补地串联连 接。在图2中，符号D和S分别代表漏极和源极。
驱动器电路3a和3b的输出分别电连接到功率MOSFET Ql和Q2 的栅电极。在端子ET1 (第一电源端子)和一个端子(第二电源端子) 之间串联连接功率MOSFET Ql和Q2，输入电压Vin (第一电源电位) 施加到第一电源端子，并且参考电位GND (第二电源电位)施加到第 二电源端子。例如，输入电压Vin为大约5-IOV或大约12 V。例如，
参考电位GND是地电位且大约为O(零)V。例如，用于非隔离DC-DC 转换器1的工作频率(功率MOSFET Ql/Q2导通/截止处的每秒周期 )为1 MHz左右。
功率MOSFET Ql是用于高端开关(高电位端第一工作电压)的 功率晶体管。功率MOSFET Ql具有用于在线圏Ll中存储能量的切换 功能，线圏Ll将功率供给到非隔离DC-DC转换器1的输出(负栽电 ^各4的输入)。由水平功率MOSFET形成功率MOSFET Ql。关于高端 开关功率MOSFET，已知，非隔离DC-DC转换器1的工作频率越高， 切换损耗(导通损耗和截止损耗)越大。当采用水平功率MOSFET作 为高端开关功率MOSFET时，就会导致每单位单元面积的栅极区比采 用垂直功率MOSFET时的栅极区更小。此外，可以减少栅电极和漏区 漂移层之间的接合面积。换句话说，因为可以减少栅极-漏极电容， 所以就能够降低开关损耗。因此，当由水平功率MOSFET形成高端开 关功率MOSFET Ql时，就能够降低栅极-漏极电容。结果，即使当非 隔离DC-DC转换器1的工作频率高时，也能提高电压转换效率。
功率MOSFET Q2是用于低端开关(低电位端第二工作电压)的 功率晶体管。它是非隔离DC-DC转换器1的整流晶体管。它具有用 于降低晶体管的电阻并与从控制电路2馈送的频率同步地完成整流 的功能。它由垂直功率MOSFET形成。原因是低端开关功率MOSFET Q2 的导通时间应长于高端开关功率MOSFET Ql的导通时间。因此，导 通电阻感应的损耗就会大于开关损耗。然而，当采用垂直功率MOSFET 时，每单位面积的沟道宽度就会大于采用水平功率MOSFET时的每单 位面积的沟道宽度。因此，利用垂直功率MOSFET,就能够降低导通 电阻。换句话说，当低端开关功率MOSFET Q2由垂直功率MOSFET形 成时，就能够降低导通电阻。结果，即使增加对非隔离DC-DC转换 器l的电流流动，也能增加电压转换效率。
输出布线电连接到功率MOSFET Ql的源才及和功率MOSFET Q2的漏 极之间的布线。输出布线电连接到线圈Ll。在线圈L1之后，在输出 布线和用于供给参考电位GND的端子之间电连接电容器Cl。在线圈
Ll之前，在输出布线和用于供给参考电位GND的端子之间可以与功 率MOSFET Q2并联连接有肖特基势垒二极管(SBD )，该肖特基势垒 二极管具有比功率MOSFET Q2的寄生二极管Dl更低的正向电压Vf。 在此情况下，肖特基势垒二极管的阳极电连接到参考电位供给端子， 而负极电连接到输出布线。这就会降低当功率MOSFET Q2截止时产 生的死区时间电压P争(dead time voltage drop), 由jt匕增力口了后 续脉沖波形上升的速度。
在上述电路中，为了影响电源电压转换，功率MOSFET Ql和Q2 彼此同步地交替导通/截止。更加具体地，当高端开关功率MOSFET Ql 导通时，电流II (第一电流)流动，并且当高端开关功率MOSFET Ql 截止时，因线圏Ll的反电动势，就使电流12流动。当低端开关功 率MOSFET Q2导通、同时电流I2流动时，就会降低电压降。图3是 非隔离DC-DC转换器1的典型定时图。如前面所述，低端开关功率 MOSFET Q2的导通时间长于高端开关功率MOSFET Ql的导通时间。符 号Ton指示当高端开关功率MOSFET Ql导通时主要的脉沖宽度。符 号T指示脉沖周期。电流I1是大电流，例如大约20 A (安培)。
近年来，随着用于负载电路4的驱动电流的增加，用于非隔离 DC-DC转换器1的驱动电流就会增加。此外，当要求微型化非隔离 DC-DC转换器1时，就增加了非隔离DC-DC转换器1的工作频率。因 为要求半导体器件的整体尺寸缩小，所以就要求非隔离DC-DC转换 器微型化。此外，当微型化非隔离DC-DC转换器1时，就能够减少 非隔离DC-DC转换器1和负载电路4之间的距离，并且对于将大电 流即刻供给到负载电路4，这种距离的减少就是理想的。同时，当增 加非隔离DC-DC转换器1的工作频率时，就能够减少用于线圏Ll和 电容器CI的单元元件的数量并减少线圏Ll和电容器CI的尺寸。
本发明的发明者已经发现，当如上所述地增加电流和频率时，由 于在高端开关功率MOSFET Ql的源极端上寄生的电感LsH的影响， 就会降低如图4中所示的非隔离DC-DC转换器50的电压转换效率。 图4示出了等效电路，该等效电路说明了在非隔离DC-DC转换器50
上寄生的电感分量。符号LdH、 LgH、 LsH、 LdL、 LgL和LsL指示在 功率MOSFET Q1和Q2、印刷布线板的布线等的封装上寄生的电感。 符号VgH指示用于导通功率MOSFET Ql的栅极电压。符号VgL指示 用于导通功率MOSFET Q2的栅^及电压。
图5示出了电感LsH和损耗的分量分析结果。有点的面积代表高 端开关功率MOSFET的导通损耗。阴影面积代表高端开关功率MOSFET 的截止损耗。未遮挡的面积代表低端开关功率MOSFET的损耗。当寄 生电感LsH增加时，高端开关功率MOSFET Ql的导通损耗和截止损 耗(特别是导通损耗)就显著增加，由此就会降低非隔离DC-DC转 换器50的电压转换效率。导通损耗和截止损耗与频率和输出电流成 正比。因此，如上所述，随着非隔离DC-DC转换器50的电流和频率 的增加，损耗分量就会增加。
当寄生电感LsH增加时，导通和截止操作就会延迟，由此就会增 加导通损耗和截止损耗。现在，将描述这种现象的原因。图6说明 了非隔离DC-DC转换器50的电路操作。图7说明了在电路操作期间
主要的器件剖面。
当高端开关功率MOSFET Ql的栅极电压超过阈值电压、以致电流 II (第一电流)开始从功率MOSFET Ql的漏区DR1流向源区SRI时， 寄生电感LsH就4吏LsHxdi/dt的反电动势上升。然后，高端开关功 率MOSFET Ql的源极电位就变得高于图6和7中所示的点A的电位。 参照点A，由电源(实际上是控制电路2 )给出功率MOSFET Ql的栅-极电压。因此，施加到高端开关功率MOSFET Ql的栅电极Gl-源区 SRI的电压就低于栅极电压VgH。因为高端开关功率MOSFET Ql的沟 道电阻R1不会显著降低，因此电流II的损耗就会升高。换句话说， 导通时间就会增加。因为由于功率和频率的增加导致了反电动势 (LsHxdi/dt )增加，所以随着前面所述的功率和频率的增加，导通 损耗和截止损耗就会增加。
同时，构成低端开关功率MOSFET Q2以至不会遭受上述开关损耗。 当高端开关功率MOSFET Ql截止时，电流121 (第二电流)就经由寄
生二极管Dl从参考电位GND流向功率MOSFET Q2的漏区DR2,该寄 生二极管Dl与低端开关功率MOSFET Q2并联连接。当将用于导通的 栅极电压VgH施加到低端功率MOSFET Q2的对册电极G2时，电流122 (第三电流)就经由功率MOSFET Q2的沟道区从功率MOSFET Q2的 源区SR2流向漏区DR2。然而，上述提及的电流121就会在电流122 之前流动。此外，当电流122流动时，每单^f立时间的电流变^f匕就会 很小。由寄生电感LsL感应的反电动势就会小且可以忽略。因此， 就不会产生实质的损耗。
在第一实施例中，如图8中所示，驱动器电路3a和3b以及高端 开关功率MOSFET Ql形成为单一半导体芯片5a (第一半导体芯片)， 主要目的是防止其中因电感LsH的影响而导致非隔离DC-DC转换器 的电压转换效率降低的问题，该电感LsH寄生于上述高端开关功率 MOSFET Ql的源极端。那么，在半导体芯片5a之中，用金属线来连 接由键合线形成的连接点。因此，就能够减少其比任何其它布线电 感更大程度地影响电压转换效率的寄生电感LsH,直至它可以忽略。 因此，就能够减少高端开关功率MOSFET Ql的开关损耗(导通损耗 和截止损耗)。结果，就能够增加非隔离DC-DC转换器1的电压转 换效率。为了减少寄生电感LsH,就应当在同一半导体芯片5a之中 形成高端开关驱动器电路3a和功率MOSFET Ql。然而，驱动器电路 3a和3b彼此同步地交替工作。考虑到整体电路的工作稳定性，因此 优选在同一半导体芯片之中形成驱动器电路3a和3b。
此外，在另一个半导体芯片(第二半导体芯片)中形成低端开关 功率MOSFET Q2,那么就在由树脂密封体制成的单一封装6a中包围 半导体芯片5a和5b。这就确保了可以减少布线电感。此外，可以减 少非隔离DC-DC转换器1的尺寸。如果仅仅关注布线电感的减少， 就优选在上述半导体芯片之中形成低端开关功率MOSFET Q2。然而， 如上所述，由于由水平功率MOSFET来形成高端开关功率MOSFET Ql, 而由垂直功率MOSFET来形成j氐端开关功率MOSFET Q2,所以在同一 半导体芯片之中形成这些不同类型的MOSFET就非常困难。即4吏在同
一半导体芯片之中可以形成它们，但制造工艺复杂以致制造消耗大 量的时间同时增加成本。此外，如上所述，因为它具有比高端开关
功率MOSFET Ql更长的导通时间，所以4氐端开关功率MOSFET Q2就 很可能会产生热。因此，如果对于高端开关功率MOSFET Ql在同一 半导体芯片之中形成低端开关功率MOSFET Q2，那么可以预见到在低 端开关功率MOSFET Q2的工作期间产生的热通过半导体衬底会负面 影响高端开关功率MOSFET Ql。正如这种情况，因为半导体芯片5b 与其中形成高端开关功率MOSFET Ql的半导体芯片5a分离，所以第 一实施例在半导体芯片5b中形成低端开关功率MOSFET Q2。这就确 保了用于非隔离DC-DC转换器1的制造工艺比在同一半导体芯片之 中形成高端开关功率MOSFET Ql和低端开关功率MOSFET Q2更加容 易。因此，就能够减少用于非隔离DC-DC转换器1的制造时间和成 本。此外，因为由在低端开关功率MOSFET Q2的工作期间产生的热 不会负面影响高端开关功率MOSFET Ql,所以就能够改善非隔离 DC-DC转换器1的工作稳定性。
现在，将参照图9-12来描述根据本发明的非隔离DC-DC转换器 的结构和特征。
在图9中所示的非隔离DC-DC转换器50A中，在半导体芯片5c-5e 之中分离地形成并且在封装6c-6e中分离地包封驱动器电路3a和 3b、高端开关功率MOSFET Ql、低端开关功率MOSFET Q2。当使用这 种结构时，就会降低因布线电感引起的电压转换效率。此外，不会 减少整体尺寸。
在图10中所示的非隔离DC-DC转换器50B中，在单一半导体芯 片5f之中形成并且在单一封装6f中包封驱动器电路3a和3b、高端 开关功率MOSFET Ql (水平型)、和低端开关功率MOSFET Q50 (水 平型)。在采用单一芯片的这种结构中，就不会降低因布线电感引 起的电压转换效率。此外，此结构适合于整体的微型化。然而，如 前面所述，却难于在同一半导体芯片5f之中形成不同类型的功率 腦SFET。对于使用单一芯片，就必须采用水平功率MOSFET，用于形
成低端开关功率MOSFETQ50和高端开关功率MOSFETQ1两者。那么， 功率MOSFET Q50的导通电阻就变大。因此，就不可能获得响应于大 电流输出要求的高电压转换效率。还可以预见到，由低端开关功率 腦SFET Q50产生的热通过半导体衬底会对高端开关功率MOSFET Ql 产生负面影响。
在图11中所示的非隔离DC-DC转换器50C中，在单一半导体芯 片5g之中形成并且在封装6g中包封驱动器电路3a和3b以及高端 开关功率MOSFET Ql (水平型)，并且在半导体芯片5h之中形成并 且在封装6h中包封低端开关功率MOSFET Q2 (垂直型)。在此结构 中，就能够减少对高端开关功率MOSFET Ql的布线电感；然而，因 为增加了对于^[氐端开关功率MOSFET Q2的布线电感和电阻，所以就 降低了电压转换效率。此外，由于对包封采用了分离的封装6g、 6h, 因此此结构就不适合于整体的微型化。
在图12中所示的非隔离DC-DC转换器50D中，在分离的半导体 芯片5i、 5j、 5k之中形成驱动器电路3a和3b、高端开关功率MOSFET Ql (水平型)和低端开关功率MOSFET Q2 (垂直型)，并且在单一封 装6i中包封这三个半导体芯片5i、 5j、 5k。此结构理想地适合于整 体的微型化。然而，由于增加了非隔离DC-DC转换器50D的频率， 因此高端开关功率MOSFET Ql的布线电感LsH就大于图10和11中 所示结构中的布线电感。结果，这种结构就会降低电压转换效率。
图13示出了根据图8中所示的第一实施例的非隔离DC-DC转换 器1与图9-12中所示的非隔离DC-DC转换器50A-50D的参数比较。 特别在布线电感减少和微型化上，根据第一实施例的非隔离DC-DC 转换器1优于其它非隔离DC-DC转换器，并且在整体方面也好于其 它非隔离DC-DC转换器。
现在，将参照图14-17详细地描述图8中所示的根据第一实施例 的非隔离DC-DC转换器1的典型结构。
图14是说明含有用于非隔离DC-DC转换器1的部分电路的封装 6a的典型结构的平面图。图15示出了图14的Yl-Yl剖面。图16示出了图14中所示的半导体芯片5a的基本部分的剖面。图17示出 了图14中所示的半导体芯片5b的基本部分的剖面。为了提高附图 的可观看性，图14将在半导体芯片5a和5b上方的管壳8、管芯焊 盘7al和7a2以及引线7b排除在外。此外，管芯焊盘7al和7a2以 及引线7b画了阴影。
如上所述，例如，根据第一实施例的封装6a是一种QFN (四边 扁平无引线封装)。然而，可以采用各种其它封装来代替QFN。例如， 可以采用QFP (四边扁平封装)、SOP (小外形封装)或其它类似的 扁平封装。封装6a包括两个管芯焊盘(芯片安装部件)7al、 7a2, 多个引线7b,键合线WR (此后缩写为导线)和管壳8。例如，由42 合金或其它类似金属制成管芯焊盘7al、 7a2和引线7b。例如，导线 WR由金(Au)制成。例如，管壳8由环氧树脂制成。
在管芯焊盘7al上安装半导体芯片5a,其主表面朝上。如上所 述，在半导体芯片5a的主表面上，形成驱动器电路3a和3b以及高 端开关水平功率M0SFET Ql。在半导体芯片5a的主表面上，安装多 个键合焊盘BP (此后缩写为焊盘)，作为用于提供与各种电路电极 电连接的外部端子。同时，在半导体芯片5b上，形成低端开关垂直 功率M0SFETQ2。在半导体芯片5b的主表面上，也安装多个焊盘BP。 例如，每个焊盘BP由铝或其它类似金属制成。
用于半导体芯片5a和5b的焊盘BP经由上述导线WR电连接到各 个部分。在半导体芯片5a中用作功率M0SFET Ql的漏极的焊盘BP1 经由多个导线WR电连接到引线7bl，该引线7bl连接到端子ET1。 在半导体芯片5a中用作功率M0SFET Ql的源极的焊盘BP2经由多个 导线WR电连接到管芯焊盘7a2。在半导体芯片5a中用作驱动器电路 3b的输出的焊盘BP3经由导线WR电连接到焊盘BP4,在半导体芯片 5b中该焊盘BP4用作功率MOSFET Q2的棚-极。用于对半导体芯片5a 的驱动电路3b提供参考电位的焊盘BP5经由导线WR电连接到焊盘 BP6,在半导体芯片5b中该焊盘BP6用作功率MOSFET Q2的源极。 用作半导体芯片5b的源极的焊盘BP6经由多个导线电连接到引线
7b2(7b)。经由端子ET3，将参考电位GND施加到引线7b2。半导 体芯片5b的背面作为功率MOSFET Q2的漏电极并电连接到管芯焊盘 7a2。管芯焊盘7a2电连接到引线7b3，该引线7b3与管芯焊盘7a2 集成在一起。引线7b3电连接到端子ET4。端子ET4电连接到上述线 圈Ll。
在管壳8中包封半导体芯片5a和5b以及导线WR;然而，管芯 焊盘7al和7a2的背面(相对于芯片安装面的表面)暴露到外面。 在半导体芯片5a和5b工作期间产生的热就经由管芯焊盘7al和7a2 从半导体芯片5a和5b的背面辐射到外面。这就改善了非隔离DC-DC 转换器1的热辐射能力。当使用上述结构时，管芯焊盘7al和7a2 的背面(其上安装半导体芯片5a和5b的表面的相对表面)和引线 7b的背面(连接导线WR且与布线板端子接合的表面的相对表面)都 存在于用于安装封装6a的表面上(当在布线板上安装封装6a时相
对于布线板的表面)。
图16示出了如上所述的半导体芯片5a的基本部分的剖面。图 16的右手侧示出了功率MOSFET Ql的单元形成区QR1。图16的左手 侧示出了驱动器电路3a的单元形成区DCR。图16中示出了单元区中 的功率MOSFET Ql。然而，实际上，存在多个功率MOSFET Ql以形成 单个功率MOSFET Ql。由于驱动器电路3b的器件结构几乎与驱动器 电路3a的器件结构相同，因此在此不描述驱动器电路3b。
用于半导体芯片5a的半导体衬底10a由p型单晶硅(Si)形成。 在其主表面上形成p阱PWL和n阱NWL。在单元形成区QR1中的n 阱NWL中，形成n沟道水平功率MOSFET Ql。功率MOSFET Ql包括 n+源区SRl， n+漏区DRl， p型沟道形成区CHl,斥册绝缘膜lla和栅-电极G1。经由在沟道形成区CH1的前侧上形成的p+半导体区12a， 将所需的电位供给到沟道形成区CH1。如上所述，在功率M0SFETQ1 工作期间流动的电流II经由沟道形成区CH1并沿着半导体衬底10a 的主表面，乂人漏区DR1流向源区SR1。此水平功率MOSFET Ql具有比 垂直MOSFET更小的每单位单元面积的沟道宽度，并且展示出大的导 通电阻。然而，就能够减少每单位单元面积的斥册极面积并降低栅电 极和漏极漂移层之间的接合面积。因此，就能够减少栅极和漏极之 间的寄生电容。
例如，在单元形成区DR1中形成由CMOS (互补MOS)反相器电路 形成的驱动器电路3a ( 3b)。由在形成区域DR1中的n阱冊L中形 成的p沟道水平功率MOSFET Q3和在p阱PWL中形成的n沟道水平 功率MOSFET Q4形成驱动器电路3a ( 3b )。功率MOSFET Q3包括 源区SR3，漏区DR3，栅绝缘膜lla和栅电极G3。源区SR3和漏区 DR3包括p-半导体区13a和p+半导体区13b。功率MOSFET Q4包括 源区SR4，漏区DR4，栅绝缘膜lla和栅电极G4。源区SR4和漏区 DR4包括n-半导体区14a和n+半导体区14b。
图17是在如上所述的半导体芯片5b中的功率MOSFET Q2的单元 区域的剖面图。图17中示出了单元区域中的功率MOSFET Q2。然而， 实际上，存在多个功率MOSFET Q2以形成单个功率MOSFET Q2。
例如，用于半导体芯片5b的半导体衬底10b由！1++单晶硅(Si ) 形成。在它的背面，形成用于功率MOSFET Q2的上述漏电极(外部 端子)17。例如，通过气相淀积金(Au)或其它金属来形成漏电极 17,并且如上所述，漏电极17连接到管芯焊盘7a2。同时，在半导 体衬底10b的主表面上，形成由n型单晶硅形成的外延层10bep。在 外延层10bep中，形成三个区域。从底部到顶部，三个区域是n型 半导体区18nl、 p型半导体区19p和n+型半导体区18n2。例如，在 半导体衬底10b和外延层10bep中，形成沟槽棚j及结构的n沟道垂 直功率MOSFET Q2。
功率MOSFET Q2包括上述的n+型半导体区18n2，其作为源区 SR2;上述的n型半导体区18nl,其作为漏区DR2;上述的p型半导 体区18p,其作为沟道形成区CH2;栅绝缘膜llb，其形成在凹槽19 的内壁表面上，凹槽19形成在外延层10bep的厚度方向上；以及栅 电极G2，其经由栅绝缘膜lib嵌入在凹槽19中。冲册电极G2电连接 到焊盘B P 4 ，其用作上述的栅极。当使用如上所述的沟槽栅极结构时，
就能够微型化并提高功率MOSFET Q2的单元区域的密度。在栅电极 G2上形成盖层绝缘膜20，以便在栅电极和焊盘BP6之间提供绝缘， 焊盘BP6作为源区。其焊盘BP6不仅电连接到作为源区的n+型半导 体区18n2，而且还电连接到作为沟道形成区的p型半导体区19p。 如上所述，在功率MOSFET Q2工作期间流动的电流12就沿着凹槽19 的深度方向流动(沿着漂移层的厚度方向流动)。如上所述的垂直 功率MOSFET Q2具有比水平功率MOSFET Ql更大的每单位单元面积 的才册才及面积。此外，垂直功率MOSFET Q2具有在4册电才及和漏区漂移 层之间的大接合区。因此，尽管增大了在栅极和漏极之间的寄生电 容，但能够增加每单位单元面积的沟道宽度。结果，就能够减少导 通电阻。
图18是作为一个实例来说明如何安装上述封装6a的平面图。图 19是图18中所示的封装的侧视图。
例如，布线板23是印刷布线板。在布线板的主表面上，安装封 装6a、 24、 25和芯片部分26、 27。在封装24中，形成上述控制电 路2。在封装25中，形成上述负载电路4。在芯片部分26中，形成 上述线圏L1。在芯片部分27中，形成上述电容器C1。封装24的引 线24a经由布线板23上的导线28a电连接到封装6a的引线7b。封 装6a的引线7bl电连接到布线板23上的导线28b。封装6a的引线 7b3经由布线板23上的导线(输出导线)28c电连接到芯片部分26 的线圈Ll的一端。线圏Ll的另一端经由布线板23上的导线(输出 导线)28d电连接到负载电路4。作为布线板23的参考电位GND的 引线7b2经由布线板23上的导线28e电连接到多个芯片部分27的 电容器Cl的一端。电容器Cl的另一端经由布线板2 3上的导线28d 电连接到负载电路4。
(第二实施例)
现在，将描述根据本发明的非隔离DC-DC转换器1的第二实施例。 图20是说明封装6a的典型结构的平面图，该封装6a包括用于非隔
离DC-DC转换器1的部分电路。图21示出了图20的Y1-Y1剖面。 为了提高附图的可观看性，图20将部分管壳8排除在外。此外，管 芯焊盘7al和7a2以及引线7b画为阴影。
在第二实施例中，用于连接焊盘BP和各个部分的布线局部地从 导线WR改变为金属板导线30。更具体地，用于半导体芯片5a中的 功率MOSFET Ql的漏极的焊盘BP1经由一个金属板导线30，电连接 到引线7bl。用于半导体芯片5a中的功率MOSFET Ql的源极的焊盘 BP2经由金属板导线30,电连接到管芯焊盘7a2。用于半导体芯片 5b的源极的焊盘BP6经由一个金属板导线30,电连接到引线7b2 (7b)。每个金属板导线30都由铜(Cu)、铝(Al )或其它类似金 属形成，并且经由块电极31电连接到悍盘BP或引线7b。例如，块 电极31由焊料、金(Au)或其它类似金属制成。可以采用导电树脂 来代替块电极31。用管壳8整体地覆盖金属板导线30。
在第二实施例中，采用金属板导线30来代替导线WR,以致就能 够进一步降低布线路径上的寄生电感。因此，就能够进一步减少开 关损耗。结果，就能够进一步提高非隔离DC-DC转换器1的电压转 换效率。
(第三实施例)
现在，将描述根据本发明的非隔离DC-DC转换器1的第三实施例。 图22是说明封装6a的典型结构的平面图，该封装6a包括用于非隔 离DC-DC转换器1的部分电路。图23示出了图22的Y1-Y1剖面。 为了提高附图的可观看性，图22将部分管壳8排除在外。此外，管 芯焊盘7al和7a2以及引线7b画了阴影。
在第三实施例中，用于连接焊盘BP和各个部分的布线局部地从 上述导线WR改变为带状导线33。在此不描述带状导线33的连接， 因为它们与在第二实施例中采用的金属板导线30的连接相同。例如， 带状导线33由铜(Cu)、铝(Al)或与上述金属板导线30的情况 下相同的其它类似金属形成。然而，带状导线33比金属板导线30
更薄且更加柔韧。用管壳8整体地覆盖带状导线33。例如，在其安 装之前，通过采用超声波来压缩带状导线33。然而，可以采用可替 换的安装方法。例如，可以通过使用铜(Cu)、焊料或导电树脂来 安装带状导线33。
在第三实施例中，采用带状导线33来代替导线WR,以致就能够 降低布线路径上的寄生电感。因此，就能够进一步减少开关损耗。 结果，就能够进一步提高非隔离DC-DC转换器1的电压转换效率。
此外，与第二实施例相比，在第三实施例中带状导线33的使用 就提供了一种接合上的更高的自由度。当在管芯焊盘7al和7a2上 安装半导体芯片5a和5b时，半导体芯片5a和5b的安装位置就会 从一个安装工序到另一个安装工序微小地变化。在此情况下，就会 改变焊盘-至-引线的距离。如果如结合第二实施例中的描述一样， 采用金属板导线30,那么这种距离变化就不总是能够适当地处理。 然而，当采用比金属板导线30更柔软的带状导线33时，就能够改 变带状导线33的曲率，以便适当地处理上述距离的变化。结果，就 能够增加接合的可靠性和产量两者。
(第四实施例)
工作期间的热产生是当增加DC-DC转换器的电流和频率时产生 的另一个问题。在通过第一、第二或第三实施例采用的结构中，因 为在单一封装6a中包封两个半导体芯片5a、 5b,因此就需要高的热 辐射性能。现在，将参照热辐射性能描述本发明的第四实施例。
图24是根据第四实施例的封装6a的剖面图。在第四实施例中， 以与第一至第三实施例中的引线7b相反的方式，形成引线7b。当使 用这种结构时，管芯焊盘7al和7a2的背面(与其上安装有半导体 芯片5a和5b的表面相对的表面)就暴露到封装6a上表面的外面， 并且引线7b的背面(用于与布线板端子接合的表面)就暴露到用于 安装封装6a的表面的外面。
图25是作为一个实例来说明如何在布线板23上安装图24中所
示的封装6a的剖面图。在封装6a的背面(安装面)上的引线7b经 由焊料或其它类似粘接材料35接合到布线板2 3上的端子。辐射散 热片(热沉)37经由硅胶片或展示出高导热性的其它类似绝缘薄片 36接合到封装6a的上表面，即管芯焊盘7al和7a2的背面。当使用 如上所述的结构时，由半导体芯片5a和5b产生的热就经由管芯焊 盘7al和7a2从半导体芯片5a和5b的背面传送到辐射散热片37, 并且然后散逸。这样就确保了在其中将两个半导体芯片5a和5b包 装在单一封装6a中的结构之中、即使在提高非隔离DC-DC转换器1 的电流和频率时也能获得高的热辐射性能。虽然在此说明了空气冷 却的热沉，但是可采用液体冷却的热沉来进行替代，该液体冷却的 热沉具有用于使冷却液体流向辐射器的流动路径。
(第五实施例)
现在，将参照以上已经描述的热辐射模式的改进方式的 一个实 例，描述本发明的第五实施例。
图26是说明包括用于非隔离DC-DC转换器1的部分电路的封装 6a的典型结构的平面图，结合另一个实施例已经描述了该非隔离 DC-DC转换器1。图27示出了图26的Yl-Yl剖面。为了提高附图的 可观看性，图26将部分管壳8排除在外。此外管芯焊盘7al和7a2、 引线7b以及金属体40画了阴影。
在第五实施例中，将金属体40接合到半导体芯片5a和5b的主 表面。金属体40部分暴露于管壳8之外。例如，金属体40由铜、 铝或展现高导热性的其它金属制成，并经由粘接剂41接合到用于半 导体芯片5a的虚设焊盘BP7和用于半导体芯片5b的源极焊盘BP6， 例如粘接剂41由焊料或导电树脂制成。设置金属体40以至特别地 覆盖用于功率MOSFET Ql和Q2的形成区，该功率MOSFET Ql和Q2 是半导体芯片5a和5b中的热产生源。当使用如上所述的结构时， 由半导体芯片5a和5b产生的热不仅会经由管芯焊盘7al和7a2从 半导体芯片5a和5b的背面向布线板辐射、而且还会经由金属体40
从半导体芯片5a和5b的主表面辐射到外面。这就确保了获得高的 热辐射性能。通过与结合第四实施例中的描述一样在封装6a的上表 面上安装辐射散热片37,并将辐射散热片37接合到金属体40的暴 露表面，就能够进一步提高热辐射性能。设置虚设焊盘BP7，以至覆 盖功率MOSFET Ql的形成区。优选虚设焊盘BP7电连接到半导体芯 片5a之中的电路，用于提高热辐射性能。然而，为了防止短路，就 不应当制成这种电连接。当不形成这种电连接时，例如，就经由绝 缘板来安装虚设焊盘BP7。
(第六实施例)
现在，将参照以上已经描述的热辐射模式的改进方式的 一个实例 的描述本发明的第六实施例。
图28是说明包括用于非隔离DC-DC转换器1的部分电路的封装 6 a的典型结构的平面图，结合另 一 个实施例已经描述了非隔离DC-DC 转换器1。图29示出了图28的Y1-Y1的剖面图。图30是说明图28 中所示的封装6a的上表面的平面图。图31是说明为了表示图30的 典型改进方式的封装6a的上表面的平面图。为了提高附图的可视性， 图28将部分管壳28排除在外。此外，管芯焊盘7al和7a2以及引 线7b画为阴影。
在第六实施例中，与第二实施例中的情况一样，用于连接焊盘 BP和各个部分的布线局部地从上述导线WR改变为金属板导线30。 此外，金属板导线30部分暴露到管壳8之外。设置金属板导线30 以至特别地覆盖功率MOSFET Ql和Q2的形成区，功率MOSFET Ql和 Q2是半导体芯片5a和5b的热产生源。在图28至30中，在半导体 芯片5a和5b的两个侧面上的金属板导线30暴露于封装6a的上表 面之外。然而，可以-使用可替代的结构，如图31中所示，以使J又暴 露用于半导体芯片5b的金属板布线30,在半导体芯片5b中形成低 端开关功率MOSFET Q2 (其展示出相对大的热释放值)。在第六实施 例中，通过与结合第四实施例的描述一样在封装6a的上表面上安装
辐射散热片37并将辐射散热片37接合到金属板导线30的暴露表面 上，也就能够进一步提高热辐射性能。
除了由第二至第五实施例提供的功能之外，第六实施例结合了金 属板导线30的热辐射性能。因此，第六实施例就不需要附加的任何 其它热辐射部件。因此，就能够呈现出比当采用第五实施例时用于 封装6a的更少的装配工艺步骤数量。因此，就能够减少用于封装6a 所需的装配时间。结果，就能够降低半导体器件的成本。
虽然结合本发明的优选实施例已经描述了本发明，但本领域技术 人员应当理解，在不脱离本发明的范围和精神之内，可以进行改动。
在上述实施例中，作为封装结构，说明了扁平封装结构。然而， 本发明不限于采用扁平封装结构。例如，可以替换地采用BGA(球栅 阵列)封装结构。
在上述实施例中，作为其广泛用作电源电路的DC-DC转换器，说 明了功率MOSFET。然而，本发明不限于采用这种功率M0SFET。例如， 替代方案将采用功率MISFET (金属绝缘体半导体场效应晶体管)结 构，其中采用绝缘膜来代替氧化膜。
在上述实施例中，说明的功率M0SFET采用了由金属制成的栅电 极。然而，本发明不限于采用由金属制成的栅电极。例如，替代方 案将采用一种结构，其中用多晶硅(poly-Si)来代替金属。
尽管已经参照本发明应用于驱动C P U或D S P的电源电路的情况来 描述了本发明，但本发明还可以应用于各种其它电源电路，包括用 于驱动除了 CPU和DSP之外的电路的电源电路。
本发明可以应用于半导体器件的制造。
权利要求
1.一种半导体器件，包括覆盖有树脂体的DC-DC转换器，所述DC-DC转换器包括高端MOSFET、低端MOSFET、用于驱动所述高端MOSFET的第一驱动器电路和用于驱动所述低端MOSFET的第二驱动器电路，所述树脂体具有顶表面和与所述顶表面相对的底表面，所述半导体器件包括:第一半导体芯片(5a)，其包括所述高端MOSFET，所述第一半导体芯片具有第一源极焊盘(BP2)和第一漏极；所述第一源极焊盘面向所述树脂体的顶表面；第二半导体芯片(5b)，其包括低端MOSFET，所述第二半导体芯片具有第二源极焊盘(BP6)和第二漏极；输入端子(ET1/7b1)，其从所述树脂体的底表面暴露并且电连接到所述第一半导体芯片的第一漏极；地电位端子(ET3/7b2)，其从所述树脂体的底表面暴露并且电连接到所述第二半导体芯片的第二源极焊盘；输出端子(ET4/7b3)，其从所述树脂体的底表面暴露并且电连接到所述第一半导体芯片的第一源极焊盘和所述第二半导体芯片的第二漏极；金属板导体(30)，其与所述第一半导体芯片的第一源极焊盘电连接且机械连接，所述第一半导体芯片的第一源极焊盘和所述第二半导体芯片的第二漏极通过所述金属板导体彼此电连接，其中所述第一半导体芯片在平面图中具有矩形形状，其中具有一对长边和一对短边，其中所述金属板导体布置成在平面图中与所述第一半导体芯片的一个长边重叠，其中所述第一半导体芯片的所述一个长边设置成使得所述第二半导体芯片和所述一个长边的最近距离小于所述第二半导体芯片和另一个长边的最近距离。
2. 根据权利要求1的半导体器件，其中所述第 一源极焊盘在平面图中形成为矩形形状，其中具有一 对长边和一对短边，以及其中所述第一半导体芯片的长边平行于所述第一源极焊盘的长边。
3. 根据权利要求1的半导体器件，其中所述金属板导体通过焊料 与所述第一源极焊盘连接。
4. 根据权利要求1的半导体器件，其中所述金属板导体由铜构成。
5. 根据权利要求1的半导体器件，其中所述第一半导体芯片具有 键合焊盘；以及键合线与每一个所述键合焊盘连接。
6. 根据权利要求1的半导体器件，其中所述第一和第二驱动器电 路形成在所述第一半导体芯片中。
全文摘要
本发明提供了一种半导体器件。在包括串联连接的高端开关功率MOSFET和低端开关功率MOSFET的非隔离DC-DC转换器中，在一个半导体芯片之中形成高端开关功率MOSFET和用于驱动高端和低端开关功率MOSFET的驱动器电路，而在另一个半导体芯片中形成低端开关功率MOSFET。在一个单一封装中密封两个半导体芯片。本发明提高了半导体器件的电压转换效率。
文档编号H01L25/07GK101373764SQ200810169610
公开日2009年2月25日 申请日期2005年1月14日 优先权日2004年1月16日
发明者佐藤幸弘, 宇野友彰, 松浦伸悌, 白石正树 申请人:株式会社瑞萨科技