薄膜电容、使用该薄膜电容的显示装置和存储器单元、以及它们的制造方法

专利名称：薄膜电容、使用该薄膜电容的显示装置和存储器单元、以及它们的制造方法
技术领域：
本发明涉及一种由形成在基板上的下侧电极、绝缘层和上侧电极 构成的薄膜电容、使用该薄膜电容的显示装置和存储器单元、以及它 们的制造方法。
背景技术：
图7 (a)是表示现有的液晶显示装置的像素辅助电容(薄膜电容) 及其周边电路的平面图，图7 (b)是图7 (a)的X-X截面图。
以往，在液晶显示装置中，如图7 (a)、 (b)所示，使用由形成在 基板上的下侧电极101、绝缘层102和上侧电极103构成的多个薄膜元 件作为像素辅助电容(薄膜电容)110。
该薄膜电容的形成，并不限定于液晶显示装置，在数据保持用的 存储器单元中也同样可以。例如专利文献1中公开的动态随机访问存 储器，如图8所示，具有形成在基板上的作为下侧电极的下侧电容器 电极151、图中未示出的绝缘层、和作为上侧电极的上侧电容器电极 152。
然而，在夹着源极金属配线相邻的像素中共用地形成例如如图7 (a)、 (b)所示的由下侧电极101、绝缘层102和上侧电极103构成的 薄膜电容的情况下，当通过同一层的配线连接各像素的上侧电极103 彼此时，在源极金属配线的形成区域中形成以下结构，即，上述绝缘 层102和上述配线覆盖相邻的下侧电极101的端部101a。
其结果，由下侧电极101的端部101a在上述绝缘层102和上述配 线产生台阶，在该台阶部分基于绝缘层102的对下侧电极101的敷层 (覆盖)变劣。因此，存在耐压降低，在施加高电压的电容部会产生 绝缘破坏从而上侧电极103与下侧电极101漏电的问题。
例如专利文献2也具体地公开了该问题。图9 (a) (h)是专利
6文献2公开的现有的制造的工序图。
专利文献2公开以下内容，g卩，如图9 (e)所示，被垂直地蚀刻 的第一层多晶硅栅极电极201、和通过热氧化在其上形成的第二栅极氧 化膜202，在由热应力引起的内部应变等的影响下会产生以下倾向，即， 它们的周边部隆起(B部)，进而在第一栅极氧化膜203附近第二栅极 氧化膜202变得非常薄(B'部)。
此外，专利文献2还公开了以下问题，g卩，如该图(f)所示，通 过LPCVD (低压化学气相沉积)法在第二栅极氧化膜202、 202，上形 成3000A左右的第二层多晶硅膜，接着，进行磷的扩散作成第二层多 晶硅栅极电极204。此时，在如该图(f)所示的上述周边部的隆起(B 部)和薄的部分(B，部)的形成等的影响下，第二层多晶硅栅极电极 204的端部成为突出(overhang)状地形成(C部)。其结果，在该图 (e)的B、 B，部的第一层多晶硅栅极电极201与第二层多晶硅栅极电 极204之间的耐压不充分，耐压破坏导致在第一层多晶硅栅极电极201 和第二层多晶硅栅极电极204之间漏电。
在专利文献2中，为了解决上述问题，如图10 (a) (h)所示， 在第一层多晶硅栅极电极201的端部带有锥度地进行蚀刻。由此，第 二栅极氧化膜202的表面平滑地形成而不会成为突出状，因此敷层良 好，能够在第一层多晶硅栅极电极201与第二层多晶硅栅极电极204 之间获得充分的耐压。
专利文献3公开了一种液晶显示元件，在液晶显示装置整个区域 呈网眼状地形成辅助电容配线，由此能够降低伴随辅助电容配线的断 线产生的坏影响。
专利文献4公开了以下结构，g卩，在栅极线和辅助电容线与形成 在显示区域的周围的线交叉的部分，直至栅极线与辅助电容线不处于 同一层而交叉的跟前为止，使栅极线和辅助电容线分别为Cr与ITO的 2层结构，在接触孔露出ITO线。
在专利文献5中，在水平方向信号线与垂直方向信号线的交错部， 连续地形成水平方向信号线、断续地形成垂直方向信号线，并且在交 错部中垂直方向信号线彼此的连接在形成于相比交错部更上层的其他 配线层上进行。由此可以防止垂直方向信号线或水平方向信号线的断线，提高信号线的可靠性。
专利文献l:日本特开平4-274359号公报(平成4年9月30日公
开)
专利文献2:日本特开昭61-264740号公报(昭和61年11月22
日公开)
专利文献3:日本特开平9-160075号公报(平成9年6月20日公
开)
专利文献4:日本特开平5-323375号公报(平成5年12月7日公
开)
专利文献5:日本特开2003-110019号公报(平成15年4月11日 公开)

发明内容
然而，如专利文献2所述的那样，在上述现有的薄膜电容中存在 以下问题，即，当在作为下侧电极的第一层多晶硅栅极电极201的端 部带有锥度地作成的情况下，在下侧电极的中央与端部，电极的厚度 不同，从而产生电极内的掺杂浓度的差。其结果，在端部与中央，阈 值特性不同，从而产生特性的恶化。另外，如专利文献3所述的那样， 即使呈网眼状地配置辅助电容配线，也会产生与上述的专利文献1同 样的问题。另外，专利文献4和5并没有公开任何有关薄膜电容的断 线的问题以及用于解决该问题的方案。
本发明是鉴于上述现有的问题而完成的，其目的在于提供一种在 下侧电极的中央部和端部不改变厚度而通过断线可能性低的连接配线 连接上侧电极彼此的薄膜电容、使用该薄膜电容的显示装置和存储器 单元、以及它们的制造方法。
为了解决上述课题，本发明的薄膜电容是设置在基板上由相互正 交的多个扫描信号线和多个数据信号线包围的各区域、并且依次构成 有下侧电极、第一绝缘层和上侧电极的薄膜电容，其特征在于，使用 位于相比该上侧电极更上方、并且与任一个上述数据信号线交叉的连 接配线，进行相互相邻的上侧电极彼此的电连接。
此外，本发明的薄膜电容的制造方法是设置在基板上由相互正交
8的多个扫描信号线和多个数据信号线包围的各区域、并且依次构成有 下侧电极、第一绝缘层和上侧电极的薄膜电容的制造方法，其特征在 于，使用位于相比该上侧电极更上方、并且与任一个上述数据信号线 交叉的连接配线，进行相互相邻的上侧电极彼此的电连接。
根据上述结构，不采用在数据信号线的形成区域中上侧电极本身 覆盖相邻的下侧电极的端部的结构，与下侧电极相邻同样地，在数据 信号线的形成区域中使用位于相比上侧电极更上方、并且与任一个数 据信号线交叉的连接配线进行相邻的上侧电极彼此的连接。由此，连 接上侧电极与下侧电极的连接配线难以发生断线，而且无需如专利文 献2所述的那样设置锥度，因此下侧电极的厚度在中央部和端部也不 会变化。进而，在上述结构中，以将连接配线与数据信号线交叉的方 式设置。即，夹着数据信号线配置的上侧电极彼此的连接由与数据信 号线交叉的连接配线进行。
因此，无需为了夹着数据信号线配置的上侧电极彼此的连接，而 使薄膜电容的平面形状为特殊的形状，因而能够使薄膜电容的平面形 状成为简单的形状。更详细说明的话，即在使连接配线不与数据信号 线交叉的情况下，必须将夹着数据信号线配置的上侧电极的任一个越 过(横跨)数据信号线延伸至另一个上侧电极一侧。与此相应地，电 容部的平面形状会变得复杂。
由于能够使薄膜电容的平面形状成为简单的形状，因此与平面形 状会变得复杂的结构相比，在由扫描信号线和数据信号线包围的区域 中，能够形成大面积的薄膜电容。其结果，能够使电容变大。
另外，本发明的薄膜电容即使采用以下结构也能够获得同样的效果。
一种薄膜电容，其特征在于，对于在第一方向上延伸的信号线， 沿与第一方向交叉的第二方向，在上述信号线的两侧的每一侧配置有
下侧电极、第一绝缘层、和上侧电极的叠层结构，使用位于相比上侧 电极更上层的配线，连接上侧电极彼此，使得上述上侧电极与沿上述 第二方向相对的上述叠层结构的各端部和上述信号线均不接触。
另外，第一绝缘膜也可以由2层以上的多层结构的绝缘膜构成。 此外，在本发明的薄膜电容中，优选在上述各上侧电极上，隔着
9具有第一接触孔的第二绝缘膜设置有第一配线，上述各第一配线与上 述各上侧电极通过上述各第一接触孔电连接，作为上述连接配线，至 少使用上述第一配线。
此外，在本发明的薄膜电容的制造方法中，优选在上述各上侧电 极上，隔着具有第一接触孔的第二绝缘膜设置第一配线，将上述各第 一配线与上述各上侧电极通过上述各第一接触孔电连接，作为上述连 接配线，至少使用上述第一配线。
根据上述结构，能够沿从上侧电极通过第一接触孔至外部的第一 配线的路径引导电连接。因此，能够使以往在上侧电极和下侧电极之 间局部地集中的电荷分散，能够防止薄膜电容的破坏。
艮P，本发明的结构能够防止如图7 (b)所示的那样在上侧电极与 下侧电极接近的部位电场集中并产生绝缘破坏的情况。
此外，当与上述各上侧电极的1个电连接的相对方上侧电极为多 个时，在上述各上侧电极上，设置与相对方上侧电极的数量相同数量 的上述第一配线即可。由此，例如能够将1个上侧电极与在其两边相 邻的其他上侧电极通过与其他上侧电极的每个对应的第一配线连接。
此外，在本发明的薄膜电容中，优选与上述各下侧电极相对的上 述各上侧电极在平面上被完全包围在上述下侧电极的外形内。
此外，在本发明的薄膜电容的制造方法中，优选将与上述各下侧 电极相对的上述各上侧电极以在平面上被完全包围在上述下侧电极的 外形内的方式设置。
根据上述结构，与各下侧电极相对的各上侧电极在平面上被完全 包围在下侧电极的外形内。因此，上侧电极以岛状独立地存在。因此， 能够使在各岛的上侧电极与下侧电极之间存在的电荷变小，从而能够 防止薄膜电容的破坏。
而且，由于在上侧电极在平面上被完全包围在下侧电极的外形内 的结构中不形成如图7 (b)所示那样的上侧电极与下侧电极接近的部 位，因此不发生电场的局部集中，也是能够防止绝缘破坏的理由。
此外，在本发明的薄膜电容中，优选在上述各第一配线上，隔着 具有第二接触孔的第三绝缘膜设置有第二配线，上述各第二配线跨越 任一个上述数据信号线设置，上述各第一配线与上述各第二配线通过上述各第二接触孔电连接，作为上述连接配线，至少使用上述第一配 线和上述第二配线。
此外，在本发明的薄膜电容的制造方法中，优选在上述各第一配 线上，隔着具有第二接触孔的第三绝缘膜设置第二配线，以跨越任一 个上述数据信号线的方式设置上述各第二配线，将上述各第一配线与 上述各第二配线通过上述各第二接触孔电连接，至少使用上述第一配 线和上述第二配线作为上述连接配线。
根据上述结构，由于能够通过第二接触孔进一步引导到上方的第 二配线，因此能够使上侧电极和下侧电极间的电荷进一步分散。
此外，在本发明的薄膜电容中，优选上述第一接触孔的中心位置 与上述第二接触孔的中心位置错开。
此外，在本发明的薄膜电容的制造方法中，优选上述第一接触孔 的中心位置与上述第二接触孔的中心位置错开。
根据上述结构，使第一接触孔与第二接触孔的中心位置一致时， 在已形成下侧电极的第一接触孔形成上层的层间膜之际，层间膜进入 第一接触孔的凹部，相应地层间膜的膜厚增加。其结果，当形成第二 接触孔时，在第一接触孔的凹部作为残渣残留层间膜在下侧电极上， 因此产生接触不良。因此，通过使第一接触孔与第二接触孔的中心位 置错开能够解决接触不良的问题。
此外，在本发明的薄膜电容中，优选上述各第一配线设置在任一 个上述数据信号线的下侧，并且单独地作为上述连接配线使用。
此外，在本发明的薄膜电容的制造方法中，优选将上述各第一配 线设置在上述各数据信号线的下侧，并且单独地作为上述连接配线使 用。
根据上述结构，由第一配线单独地进行上侧电极彼此的连接。因
此，能够更加縮小连接规模。
此外，本发明的显示装置优选包括上述任一个薄膜电容。
此外，本发明的显示装置的制造方法优选使用上述任一个薄膜电
容的制造方法。
此外，本发明的存储器单元优选使用上述任一个薄膜电容作为数 据保持电容。此外，本发明的存储器单元的制造方法优选使用上述任一个薄膜 电容的制造方法作为数据保持用电容的制造方法。
关于上述的液晶显示装置的各个限定事项能够任意地组合，并且 即便如此也能够实现本发明的目的。
本发明的其他目的、特征、和优异点可以通过以下所示的记载来 充分了解。此外，本发明的优点可以通过参照附图进行的以下说明而 变得明确。


图1表示本发明的液晶显示装置的实施方式，是表示液晶面板基
板的像素辅助电容部和包括TFT的周边电路配置的平面图。
图2是表示图1的液晶面板基板的像素辅助电容部的结构的截面
图，(a)是表示沿图1的点划线的向视截面图，(b)是表示在形成第
二接触孔之前的第一接触孔周围的叠层结构的图。
图3表示本发明一个实施方式的变形例，是与图1对应的平面图。 图4表示图3的液晶面板基板的像素辅助电容部的结构，是沿图3
的点划线的向视截面图。
图5表示本发明的参考例，是与图1对应的平面图。
图6表示图5的液晶面板基板的像素辅助电容部的结构，是沿A-A
线的向视截面图。
图7是表示现有的液晶显示装置的图，(a)是表示液晶面板基板
的像素辅助电容部和包括TFT的周边电路配置的平面图；(b)是表示
上述液晶面板基板的像素辅助电容部的结构的图，是(a)的X-X线截面图。
图8是表示现有的存储器单元的结构的平面图。
图9是表示现有的半导体装置的制造工序的截面图。
图IO是表示现有的其他的半导体装置的制造工序的截面图。
符号说明
1玻璃基板(基板) 3下侧电极
4栅极绝缘膜(第一绝缘膜)5 上侧电极
6 第一层间绝缘膜(第二绝缘膜)
7 第一接触孔
8 第一配线(连接配线) 10像素辅助电容部
11数据信号线
12栅极金属配线(扫描信号线) 15第二接触孔
17第二层间绝缘膜(第三绝缘膜) 20第二配线(连接配线) 31数据信号线
具体实施例方式
参照附图对本发明的一个实施方式进行说明。
图1是表示液晶面板基板的包括电容部(像素辅助电容部；在权 利要求范围中记载的"薄膜电容")的周边电路配置的平面图，图2 (a) 是沿图1的点划线的向视截面图。
如图1所示，在液晶面板基板上设置有数据信号线11、与数据信 号线11正交的栅极金属配线(扫描信号线)12、平行于扫描信号线12 并且跨越各个数据信号线11并且在各个数据信号线11每一个上设置 的多个第二配线20、和电容部IO。另外，为了方便说明，在图l所示 的电容部10中绘制有剖面线。
此外，由上述数据信号线11与上述扫描信号线12包围的1个区 域是像素区域，该像素区域由在扫描信号线12和像素辅助电容上部设 置反射区域(像素反射部)，此外，在光从背面透过的区域设置透过区 域(像素透过部)的结构构成。
如图2 (a)所示，电容部10由下侧电极(第一电极；Si;硅)3、 栅极绝缘膜(GI: Gate Insulator (栅极绝缘层)；在权利要求范围中记 载的"第一绝缘膜")4、和上侧电极(第二电极；GE;栅极金属)5构 成。进而，如图2 (a)所示，在下侧电极3的下层，从下侧电极3 —侧依次设置有底涂层2和玻璃基板1。
此外，如图2 (a)所示，在上侧电极5的上层，从上侧电极5 — 侧依次包括第一层间绝缘膜(在权利要求范围中记载的"第二绝缘膜") 6、第一配线8、第二层间绝缘膜(在权利要求范围中记载的"第三绝缘 膜")17、和第二配线20。此处，如图2 (a)所示，第一配线8与数 据信号线11在同阶层设置，并且设置在数据信号线11的两侧。
特别地，本实施方式具有以下结构特征，S卩，相邻的电容部10的 上侧电极5彼此相互电连接。
设置在彼此相邻的电容部10中的上侧电极5，如图2 (a)所示， 使用第一配线8与第二配线20连接。在本实施方式中，由第一配线8 和第二配线20形成在权利要求范围中记载的"连接配线"。
更具体而言，如图2 (a)所示，通过设置在上侧电极5上的第一 层间绝缘膜6中的第一接触孔7连接上侧电极5与第一配线8，进而， 通过设置在第一配线8上的第二层间绝缘膜17中的第二接触孔15连 接第一配线8与第二配线20。
此外，优选将第一接触孔7与第二接触孔15的中心位置错开。参 照图2 (b)说明其理由。另外，图2 (b)是更详细地放大表示在第一 接触孔7上形成了第二层间绝缘膜17的时刻的、从上侧电极5至第二 层间绝缘膜17的叠层结构的截面图。
如图2 (b)所示，在叠层第一配线8后的第一接触孔7形成有凹 部。因此，在第一接触孔7上形成上层的层间绝缘膜(第二层间绝缘 膜17)时，由于层间绝缘膜进入上述凹部，因此相应地，第二层间绝 缘膜17的膜厚L增加。
然而，在使第一接触孔7与第二接触孔15的中心位置一致的情况 下，为了形成第二接触孔15，需要将填充在图2 (b)中绘制剖面线来 表示的部分17A中的第二层间绝缘膜17完全除去。然而，由于填充在 部分17A中的第二层间绝缘膜17的膜厚L较大，因此难以将第二层间 绝缘膜17从部分17A中彻底除去。其结果是在形成第二接触孔15时， 在第一接触孔7的凹部残留有第二层间绝缘膜17作为残渣，从而产生 接触不良。因此，将第一接触孔7与第二接触孔15的中心位置错开能 够解决接触不良的问题。另外，如以下所述，由于通常利用溅射法形成第一配线8，因此在 该情况下，在第一接触孔7的周围和内部以相同膜厚以下来形成第一
配线8。从而，在第一接触孔7内易于形成上述凹部。
以往，通过上侧电极5的图像形成时的干蚀刻，蓄积在相连的上 侧电极5整体的电荷，在本实施方式中能够分割蓄积到各上侧电极5 的各个上。然后，在该形成工序期间，由于蓄存在各上侧电极5上的 电荷被放电一次，因此在将上侧电极5彼此相连时，蓄积在上侧电极5 上的最大电荷量与现有的蓄积在上侧电极整体的电荷相比变小。其结 果是能够防止上侧电极在制造中被静电破坏。
而且，后面作为[参考例]进行说明的、由相同的发明人提出、但并 未公开的在先申请(本申请的优先权主张日期)的发明相比具有如下 所述的有益效果。在该参考例中，电容部的形状成为复杂的形状。其 理由在于，如本实施方式这样，不使用所谓的与信号配线交叉的配线 进行电容部彼此的连接，而是使用另外的配线进行，因此为了连接需 要使电容部的形状复杂。
对此，根据本实施方式，使用与数据信号线11交叉并且设置在上 侧电极的上方的连接配线(第一配线8和第二配线20)进行上侧电极 5彼此的电连接。因此，无需为了上侧电极的连接而使电容部的平面形 状成为特殊的形状，能够使电容部的平面形状变得简单，因此能够使 电容部的面积增大，并且能够防止电极间短路所导致的成品率降低。 此外，由于无需设置如上述专利文献2所述的锥度，因此能够使下侧 电极的厚度在中央部和端部均匀。
另外，还能够如以下这样描述上述电容部10的结构。gp，电容部 IO的结构为对于在第一方向上延伸的数据信号线ll，沿与第一方向 交叉的第二方向在上述数据信号线11的两侧的每一侧配置有下侧电极 3、第一层间绝缘膜6和上侧电极5的叠层结构，使用位于相比上侧电 极5更靠上层的第一配线8和第二配线20连接上侧电极5彼此，使得 上侧电极5与沿上述第二方向相对的上述叠层结构的各端部和上述数 据信号线11均不接触。
上述第一配线8与上述数据信号线11设置在相同阶层，上述第二 配线20设置在相比上述数据信号线11的阶层更上位的层上。接着，对图1、2所示的电容部及其周边电路的制造方法进行说明。
首先，对作为形成电容部10的基材的玻璃基板1进行清洗与预退 火作为前处理。
(1)下侧电极3的形成工序
通过等离子体化学气相沉积法(PECVD)在玻璃基板1上形成底 涂层(undercoat) (TEOS/SiNO; 100nm/50nm) 2、和下侧电极(Si) 3 的非晶硅(a-Si)层。接着进行通过约600。C的热处理使变化成为结晶 的固相晶化法(SPC)。除此之外还能够使用SiNx、 SiON、 SiH4+N20 等作为底涂层2的材料。
另外，在进行该固相晶化法(SPC)的处理之前，也可以涂敷金属 催化剂，进行用于CG-硅化的前处理。
然而，基于仅进行固相晶化法(SPC)会导致结晶粒径小、或者虽 然结晶粒径大但是在晶粒内包含大量结晶缺陷等理由，会对迁移率小 等的像素TFT的特性产生问题。
因此，接着通过准分子激光退火法来提高结晶粒的品质。
最后，通过光刻法形成图案，进而通过蚀刻将硅(Si)层成型为希 望的形状，并形成50nm的下侧电极3。
(2) 栅极绝缘膜4的形成工序
接着，使用四乙基正硅酸盐(TEOS)气体作为原料气体，通过 CVD法形成45nm的栅极绝缘膜4。除此之外还能够使用SiNx或SiON、 SiH4+N20等作为栅极绝缘膜4的材料。
(3) 沟道掺杂工序
接着，为了控制用于驱动像素晶体管和其他液晶面板的电路所需 的晶体管的阈值，在基板整个面上掺杂硼，或通过光刻法仅在想要掺 杂的部分形成图案、并沟道掺杂规定量的硼，或者两者都进行。
进而，基于晶体管在需要重叠(overlap)结构的情况下，通过光 刻法进行所希望的图案形成、并掺杂规定量的磷。此外，该沟道掺杂 也可以在栅极绝缘膜4形成之前进行。
通过掺杂处理，由电容部的硅(Si)层构成的下侧电极3成为作为 导体的电极。
16(4) 上侧电极5的形成工序
接着，通过溅射等形成钨(W)膜/氮化钽(TaN)膜(W/TaN; 370nm/30nm)。除此之外，还能够使用MoW、 Al等低电阻金属、表面 平坦且特性稳定的高熔点金属等作为上侧电极5所使用的金属。
接着，通过光刻法进行所希望的图案形成后，进行调整了 Ar、 SF6、 CF4、 02、 Cl2等混合气体分量作为原料气体的干蚀刻，从而形成2层 结构的上侧电极5。
(5) 第一层间绝缘膜6的形成工序
接着，通过PECVD形成2层结构的第一层间绝缘膜6。可以使用 SiNx、 SiON、 TEOS作为第一层间绝缘膜6的材料。例如，能够在2 层中，在下层设置250nm的SiN，在上层设置700nm的TEOS。
(6) 第一接触孔7的形成工序
接着，进行所希望的光刻法后，利用干蚀刻形成接触孔7。
(7) 退火处理工序
进而，为了改善硅(Si)的品质，在约40(TC下进行氢化退火处理。
(8) 数据信号线ll和第一配线8的形成工序
接着，利用溅射法形成依次配置钛(Ti)膜、铝-硅(Al-Si)类合 金膜和Ti膜而成的金属薄膜。设定各个膜的膜厚为例如钛(Ti)膜 100nm、铝-硅(Al-Si)类合金膜400nm、 Ti膜100nm。此外，也可以 用A1膜代替A1-Si类合金膜。此外，由于上层的Ti膜容易被氧化，因 此也可以使用难氧化的TiN等。此外，还可以在形成第二配线20之前， 使用HF或BHF等蚀刻液、或利用Ar等离子体处理除去表面的氧化膜。
接着，通过光刻法进行所希望的图案形成、和干蚀刻，形成数据 信号线11和第一配线8。此处，在相邻的电容部IO之间配置数据信号 线11，使与第一配线11分离，在该数据信号线11的两侧、且与上侧 电极5相对的位置配置第一配线8。
由此，上侧电极5与第一配线8之间经由第一接触孔7导通。
(9) 第二层间绝缘膜17的形成工序
接着，通过旋涂法形成第二层间绝缘膜17。可以使用JAS (感光 性丙烯酸树脂材料)等作为第二层间绝缘膜17的材料。由于该材料平 坦性优异、并具有感光性，因此能够使基底的凹凸平坦化，并且无需
17蚀刻工序、而只利用光照射工序和显像工序即能够进行接触孔的形成，
因此能够縮短工序。第二层间绝缘膜17的膜厚可以为例如3pm。
(10) 第二接触孔15的形成工序
接着，利用光照射工序和显像工序形成第二接触孔15。以使该第 二接触孔15的开口下端位于第二金属配线8上的方式设置该第二接触 孔15。
(11) 第二配线20的形成工序
接着，通过溅射法形成依次配置Al (铝)膜和Mo (钼)膜而成 的金属薄膜。可以设定各个膜的膜厚为例如Al膜400nm、Mo膜50nm。
接着，通过光刻进行所希望的图案形成、和干蚀刻，形成第二配 线20。另外，该第二配线20将与相邻的电容部10的上侧电极5导通 的第一配线8彼此连接，并且跨越数据信号线11而形成。
如以上所述，在本实施方式的液晶面板基板的电容部及其制造方 法中，由于与下侧电极3相对的上侧电极5不会跨越下侧电极3，因此 不会受到边缘的影响。
因此，能够提供不受下侧电极3的端部影响的薄膜电容及其制造 方法。
此外，如专利文献2所述，由于无需在下侧电极3设置锥度，因 此能够使下侧电极的厚度在中央和端部均相同。
进而，虽然重复，但是根据上述结构，电容部的平面形状能够比 后述的[参考例]更简单地形成，并且电容部的面积能够更大，因此能够 抑制电极间短路导致的成品率的降低。
对能够比后述的[参考例]更简单地形成平面形状的理由进行详细 说明的话，在[参考例]中，没有使连接上侧电极彼此的连接配线与数据 信号线交叉。因此，为了夹着数据信号线存在的上侧电极(电容部) 彼此的连接，需要使一个上侧电极向另一个上侧电极延伸(参照图5)。 因此，需要使该部分电容部的平面形状为特殊的形状。对于此，根据 本实施方式，由于使连接电极与数据信号线交叉，因此无需为了逐个 地连接而将电容部的平面形状形成为特殊的形状。
此外，并不限定于上述的结构，也可以采用以下所述的结构。
18艮P，液晶面板基板的包括电容部10的周边电路配置，不限定于图
1、图2的结构，也可以是图3、图4所示的结构。图3是与图1对应 的变形例的平面图，图4是沿图3的点划线的向视截面图、与图2对 应的变形例的截面图。
在图3所示的周边电路配置中，设置在第二层间绝缘膜17的正上 方的数据信号线31作为源极线(信号配线)与扫描信号线12正交配 置，在该数据信号线31的下层，单独设置有连接电容部10的上侧电 极5的第一配线8。
艮口，在图3所示的周边电路配置中，上侧电极5彼此的电连接由 第一配线8单独进行，在第二层间绝缘膜17没有设置接触孔。因此， 在图l、 2所示的结构中，在电容部10之间与该电容部10分离设置的 第一配线8，在图3、4所示的结构中，以电连接相邻的电容部IO的方 式配置。
此外，在图l、 2所示的结构中，虽然设置在第一层间绝缘膜6上 的数据信号线11起作为信号配线的作用，但是在图3、 4所示的结构 中，在设置在相比第一层间绝缘膜6更上层的第二层间绝缘膜17上设 置的数据信号线31起作为信号配线的作用。
总之，即使在该变形例的结构中，上侧电极5的连接位于相比上 侧电极5更上方的位置，由与数据信号线31交叉的连接配线(在变形 例中仅指第一配线8)进行，因此至少具有与上述的实施方式相同的作 用效果。
另外，也可以如以下的方式描述上述电容部10的结构。gp，电容 部10的结构为对于在第一方向上延伸的数据信号线31，沿与第一方 向交叉的第二方向在上述数据信号线31的两侧的每一侧配置有下侧电 极3、第一层间绝缘膜6、和上侧电极5的叠层结构，使用位于相比上 侧电极5更上层的第一配线8连接上侧电极5彼此，使得上侧电极5 与沿上述第二方向相对的上述叠层结构的各端部和上述数据信号线31 均不接触。
上述第一配线8设置在上述数据信号线31的阶层与上侧电极5的 阶层之间。
接着，仅对图3、 4所示的变形例的结构的制造方法与图1、 2所示的结构的制造方法的不同之处进行说明，而省略对相同的制造方法 的说明。直至上述的工序(7)所示的退火处理为止，均与上述的制造方法 相同。在上述的工序(8)所示的形成工序中，使用与上述(8)相同的 材料、方法，以单独地相互连接相邻的电容部10的方式配置第一配线 8。进而，通过与上述的工序(9)相同的方法，形成第二层间绝缘膜 17，不形成上述的工序(10)所示的第二接触孔，由上述的工序(11) 所示的形成方法、材料形成数据信号线31。但是，在工序(11)的制 造方法中，与上述的图1、 2的制造方法不同，使数据信号线31不与 在其下层的配线导通，配置在与相邻的电容部IO之间对应的位置。根据上述变形例的结构，与上述的实施方式相比具有如下优点。第一层间绝缘膜6使用无机膜，能够进行干蚀刻，且能够进行微 细加工，因此能够形成微细的接触孔、和配线。对此，其上层的第二层间绝缘膜17使用感光性有机膜的情况较多， 其他的情况下也通常在蚀刻时较多使用湿蚀刻。因此，随着越是上层， 加工所需要的裕量越大，换言之，高精度的加工变得困难。根据上述 的变形例的结构，在第二层间绝缘膜17不设置接触孔，在更下层进行 上侧电极5的电连接。因此，没有设置接触孔的部分、配置在上侧电 极5的上层的接触部的面积占有率较小即可，因此能够形成小的像素 辅助电容。进而，本变形例的结构可以縮小连接规模。此外，如上述的图l、 2所示的实施方式那样，由于无需设置作为 连接第一接触孔7与第二接触孔15的中介的配线的第一配线8，因此 能够縮小像素辅助电容。另一方面，由于线路和空间的集成度不高， 因此数据信号线31能够加大加工裕量。另外，在本实施方式和变形例中，对电容部搭载在液晶显示装置 的液晶面板基板上的情况进行了说明，但不必限定于此，本发明的下 侧电极3、绝缘膜4、和上侧电极(GE) 5的结构也能够应用于存储器 单元的数据保持用电容。例如，能够应用于在玻璃基板上集成DRAM 的图像帧存储器等存储器单元。20这样，能够通过使用上述的薄膜电容作为数据保持用电容，提供 不会被下侧电极3的端部影响的存储器单元及其制造方法作为存储器 单元及其制造方法。此外，本发明的薄膜电容在源极金属配线的上层具备层间绝缘膜 和上层金属配线，能够经由源极金属配线和上层金属配线将像素辅助 电容的上侧电极(GE)之间电连接。此外，本发明的薄膜电容在源极金属配线的上层具备层间绝缘膜 和上层金属配线，能够经由源极金属配线将像素辅助电容的上侧电极(GE)之间电连接。此外，本发明的结构能够通过例如光学显微镜、截面SEM检测。 [本实施方式的参考例]在本实施方式中，在信号配线的上层或下层，使相邻的电容部的 上侧配线相互连接。另一方面，本发明人已经提出的在先申请的未公开的发明(参考 例)中，如图5、 6所示，在与配置有数据信号线的位置不同的部位， 想要进行相邻的电容部60的上侧配线55彼此的相互连接。为了实现 这样的连接，在参考例中，如图5所示，电容部60的平面结构如本实 施方式一样并非四角形状，而是两侧突出，大致呈字母S形状。因此， 存在随着电容部60的形状变复杂而容易产生上侧电极55之间的短路 的问题。对此，根据上述的本申请的发明的实施方式，像素辅助电容(电 容部)的平面形状简单，因此能够增加电容部的面积，并且能够防止 电极之间的短路导致的成品率降低。本发明的薄膜电容，如以上所述，是设置在基板上由相互正交的 多个扫描信号线和多个数据信号线包围的各领域，并且依次构成有下 侧电极、第一绝缘层、和上侧电极的薄膜电容，使用位于相比该上侧 电极更上方、并且与任一个上述数据信号线交叉的连接配线，进行相 互相邻的上侧电极彼此的电连接。此外，本发明的薄膜电容的制造方法，如以上所述，是设置在基 板上由相互正交的多个扫描信号线和多个数据信号线包围的各区域， 并且依次构成有下侧电极、第一绝缘层、和上侧电极的薄膜电容的制造方法，使用位于相比该上侧电极更上方、并且与任一个上述数据信 号线交叉的连接配线，进行相互相邻的上侧电极彼此的电连接。因此，起到能够提供以下薄膜电容及其制造方法的效果，即，在 下侧电极的中央部与端部不改变厚度、通过断线可能性低的连接配线 将上侧电极彼此连接。作为对发明进行详细说明的部分的具体实施方式
或实施例仅阐明 本发明的技术内容，而并非仅限定于上述的具体例子并狭义地进行解 释，在本发明的精神和所记载的权利要求的范围内可以实施各种变更。产业上的可利用性本发明能够应用于由形成在基板上的下侧电极、绝缘层和上侧电 极分别构成的多个薄膜电容及其制造方法。此外，具体而言，能够应 用于显示装置的像素辅助电容。作为显示装置，例如能够用于有源矩 阵型的液晶显示装置，还能够用于电泳型显示器、双极型显示器、使 用微细的棱镜膜的反射型显示器、使用数字镜器件等的光调制元件的显示器、使用有机EL发光元件、无机EL发光元件、LED(Light Emitting Diode:发光二极管)等发光亮度可变的元件作为发光元件的显示器、 场致发射显示器(FED)、等离子体显示器。此外，薄膜电容还能够应用于将DRAM集成在玻璃基板上的图像 帧存储器等的存储器单元的数据保持用电容。
权利要求
1.一种薄膜电容，其设置在基板上由相互正交的多个扫描信号线和多个数据信号线包围的各区域，并且依次构成有下侧电极、第一绝缘层、和上侧电极，其特征在于使用位于相比该上侧电极更上方、并且与任一个所述数据信号线交叉的连接配线，进行相互相邻的上侧电极彼此的电连接。
2. 根据权利要求1所述的薄膜电容，其特征在于在所述各上侧电极上，隔着具有第一接触孔的第二绝缘膜设置有第一配线，所述各第一配线与所述各上侧电极通过所述各第一接触孔电连接，作为所述连接配线，至少使用所述第一配线。
3. 根据权利要求2所述的薄膜电容，其特征在于当与所述各上侧电极的1个电连接的相对方上侧电极为多个时，在所述各上侧电极上，设置有与相对方上侧电极的数量相同数量的所述第一配线。
4. 根据权利要求2所述的薄膜电容，其特征在于与所述各下侧电极相对的所述各上侧电极在平面上被完全包围在所述下侧电极的外形内。
5. 根据权利要求2至4中任一项所述的薄膜电容，其特征在于:在所述各第一配线上，隔着具有第二接触孔的第三绝缘膜设置有第二配线，所述各第二配线跨越任一个所述数据信号线设置，所述各第一配线与所述各第二配线通过所述各第二接触孔电连接，作为所述连接配线，至少使用所述第一配线和所述第二配线。
6. 根据权利要求5所述的薄膜电容，其特征在于所述第一接触孔的中心位置与所述第二接触孔的中心位置错开。
7. 根据权利要求2至4中任一项所述的薄膜电容，其特征在于:所述各第一配线设置在任一个所述数据信号线的下侧，并且单独作为所述连接配线使用。
8. 根据权利要求2所述的薄膜电容，其特征在于所述第一配线与所述数据信号线设置在相同阶层。
9. 根据权利要求2所述的薄膜电容，其特征在于所述第一配线设置在所述数据信号线的阶层与上侧电极的阶层之间。
10. 根据权利要求5所述的薄膜电容，其特征在于所述第二配线设置在相比所述数据信号线的阶层更上位的阶层。
11. 一种薄膜电容，其特征在于对于在第一方向上延伸的信号线，沿与第一方向交叉的第二方向，在所述信号线的两侧的每一侧配置有下侧电极、第一绝缘层、和上侧电极的叠层结构，使用位于相比上侧电极更上层的配线，连接上侧电极彼此，使得所述上侧电极与沿所述第二方向相对的所述叠层结构的各端部和所述信号线均不接触。
12. —种显示装置，其特征在于其包括权利要求1至11中任一项所述的薄膜电容。
13. —种存储器单元，其特征在于其使用权利要求1至11中任一项所述的薄膜电容作为数据保持电容。
14. 一种薄膜电容的制造方法，该薄膜电容设置在基板上由相互 正交的多个扫描信号线和多个数据信号线包围的各区域，并且依次构 成有下侧电极、第一绝缘层、和上侧电极，所述制造方法的特征在于:使用位于相比该上侧电极更上方、并且与任一个所述数据信号线 交叉的连接配线，进行相互相邻的上侧电极彼此的电连接。
15. 根据权利要求14所述的薄膜电容的制造方法，其特征在于 在所述各上侧电极上，隔着具有第一接触孔的第二绝缘膜设置第一配线，将所述各第一配线与所述各上侧电极通过所述各第一接触孔电连接，至少使用所述第一配线作为所述连接配线。
16. 根据权利要求15所述的薄膜电容的制造方法，其特征在于 当与所述各上侧电极的1个电连接的相对方上侧电极为多个时，在所述各上侧电极上，设置与相对方上侧电极的数量相同数量的所述 第一配线。
17. 根据权利要求15所述的薄膜电容的制造方法，其特征在于-将与所述各下侧电极相对的所述各上侧电极，以在平面上被完全包围在所述下侧电极的外形内的方式配置。
18. 根据权利要求15至17中任一项所述的薄膜电容的制造方法，其特征在于在所述各第一配线上，隔着具有第二接触孔的第三绝缘膜设置第 二配线，以跨越任一个所述数据信号线的方式设置所述各第二配线， 将所述各第一配线与所述各第二配线通过所述各第二接触孔电连接，至少使用所述第一配线和所述第二配线作为所述连接配线。
19. 根据权利要求18所述的薄膜电容的制造方法，其特征在于 使所述第一接触孔的中心位置与所述第二接触孔的中心位置错开。
20. 根据权利要求15至17中任一项所述的薄膜电容的制造方法， 其特征在于-将所述各第一配线设置在任一个所述数据信号线的下侧，并且单 独作为所述连接配线使用。
21. —种显示装置的制造方法，其特征在于其使用权利要求14至20中任一项所述的薄膜电容的制造方法。
22. —种存储器单元的制造方法，其特征在于将权利要求14至20中任一项所述的薄膜电容的制造方法用于数 据保持用电容的制造。
全文摘要
本发明涉及薄膜电容、使用该薄膜电容的显示装置和存储器单元、以及它们的制造方法。本发明提供一种薄膜电容，其设置在玻璃基板(1)上由相互正交的多个栅极金属配线(12)和多个数据信号线(11)包围的各区域、并且依次构成有下侧电极(3)、栅极绝缘膜和上侧电极(5)，使用位于相比上侧电极(5)更上方、并且与任一个数据信号线(11)交叉的第一配线(8)进行相互相邻的上侧电极(5)彼此的电连接。由此，在下侧电极(3)的中央部和端部不改变厚度，通过断线可能性低的连接配线连接上侧电极(5)彼此。
文档编号H01L23/522GK101681882SQ20088001845
公开日2010年3月24日 申请日期2008年7月2日 优先权日2007年8月10日
发明者森胁弘幸 申请人:夏普株式会社