专利名称：使用两个被接合的层的可编程rom及操作方法
技术领域：
本发明总体涉及半导体，具体地讲，涉及半导体只读存储器(ROM)及其编程。
背景技术：
已知为3D (三维)集成技术的集成技术在单个集成电路中使用各种类型电路的分 层的堆叠，以减少整个电路的引脚。3D集成技术的一个应用是用于半导体存储器或用于存 储器加上逻辑电路。然而，这种3D技术涉及复杂的半导体制造技术。通常在集成电路中实现可编程的只读存储器(ROM)。对这种存储器进行的编程可 以在存储器制造之后，并且该情况被已知为现场可编程；或在存储器制造期间，该情况被已 知为掩模只读存储器。制造之后被编程的一种存储器是现场可编程存储器，并且典型地，其 使用熔丝或反熔丝。现场可编程存储器需要在掩模ROM中不需要的额外的电路，并且另外 的电路占用电路面积并增加成本。例如，执行现场编程涉及高编程电压。另外，现场编程慢， 并消耗大量的测试设备时间。通过使用编程掩模来在制造期间进行编程的存储器避免现场 可编程ROM的慢速编程的开销。但是，其缺点在于，该集成电路和客户定制集成电路相似， 并且需要特有的工艺和处理。因此对这种类型的产品，必须更加仔细地对其库存控制进行 监测。另外，如果在制造过程中编程发生得相对较早，那么ROM的掩模编程步骤与集成电路 完成之间的制造时间量对用户来说是一个问题。为了增加与半导体存储器关联的封装密度，有些人已实现了多芯片存储模块。这 些模块通常由不可编程的动态随机存取存储器(DRAM)构成。如果要实现可编程存储器，则 这些存储器通常为FLASH存储器。然而，FLASH存储器模块与ROM相比贵得多，并且其数据 安全性比ROM产品低。
本发明通过实例的方式示出，并且其不限于附图，在所述附图中同样的标记表示 相似的元件。为了简化和清晰起见，示出了附图中的元件，但这些元件不一定按比例绘制。图1以局部示意的形式示出根据本发明的被编程的只读存储器(ROM)；图2以局部示意的形式示出在第一层中被实现的图1的ROM的一部分；图3以局部示意的形式示出在第二层中被实现的图1的ROM的一部分；图4以透视图的形式示出根据为完成图1的ROM的编程的第一个实施例的沿着第 一方向的第一层到第二层的连接；图5以透视的形式示出根据图1和4示出的编程的沿着第二方向的第一层和第二 层的连接；图6以透视的形式示出根据为完成图1的ROM编程的第二实施例的沿着第一方向 的第一层和第二层的连接；以及图7以透视的形式示出根据图1和图6示出的编程的沿着第二方向的第一层和第
二层的连接。
具体实施例方式
图1中示出的是只读存储器或者ROM 10的示意图，其具有诸如存储单元11、12、13和14的存储单元的阵列。在一种形式中，ROM 10是集成电路上的诸如处理器、逻辑电 路、控制电路等的额外的电路的一部分，所述集成电路通常被称作芯片上系统(SOC)。另一 种形式中，ROM 10可以是独立的存储器集成电路。每个存储单元以存取晶体管的形式被实 现。为了便于示出，实现的仅仅是在行和列的对称阵列中被布置的大量存储单元中的一部 分。在ROM 10内部的是多条列选择线，例如，列选择线16和列选择线17。还存在多条字 线，例如，字线23和24，所述多条字线与列选择线垂直。在ROM内部的是多条位线，例如，第 一位线20和第二位线21。位线20和21与字线垂直。每一位线(包括位线20和21)都连 接到感应放大器46的对应输入。列选择晶体管26是N-沟道晶体管，并且其漏极连接到标 注为Vdd的电源电压。列选择晶体管26的栅极连接到标注为“列选择1”的第一列选择信 号。列选择晶体管26的源极连接到被连接的层间连接28。被连接的层间连接28用六边形 表示，其指示所述被连接的层间连接28物理上连接了两个独立的层。本文使用的术语“层 (stratum) ”指集成电路晶圆、集成电路管芯或其他类型的用作支撑电路的衬底。层间连接 28连接到列选择线16。列选择晶体管27是N-沟道晶体管，并且其漏极连接到标注为Vdd 电源电压。列选择晶体管27的栅极连接到标注为“列选择2”的第二列选择信号。列选择 晶体管27的源极被连接到被连接的层间连接30。被连接的层间连接30也用六边形表示， 其指示所述被连接的层间连接30物理上连接了两个独立的层。层间连接30电连接到列选 择线17。列选择线16也电连接到开放可编程层间连接32。开放可编程层间连接32是在 层之间没有物理地或电气地连接的层间连接。因此，开放可编程层间连接32被编程为“0”。 列选择线16也连接到开放可编程层间连接36。开放可编程层间连接36也是在层之间没有 物理地或电气地连接的层间连接。因此，开放可编程层间连接36被编程为“0”。列选择线 17还连接到闭合可编程层间连接34。闭合可编程层间连接34是如下的层间连接，其物理 地连接到与被连接的层间连接28和30中的每个连接的层相同的层上。另外，闭合可编程 层间连接34电连接到列选择线17和晶体管41的漏极。因此，闭合可编程层间连接34被 编程为逻辑“1”。列选择线17还连接到开放可编程层间连接38。开放可编程层间连接38 是在层之间没有物理地或电气地连接的层间连接。因此，开放可编程层间连接38被编程为 逻辑“0”。晶体管40被用于实现存储单元11，并且其是N-沟道晶体管。晶体管40的漏极 连接到开放可编程层间连接32。晶体管40的栅极连接到字线23。晶体管40的源极连接 到位线20。晶体管41用于实现存储单元12，并且其是N-沟道晶体管。晶体管41的漏极 连接到闭合可编程层间连接34。晶体管41的栅极连接到字线23。晶体管41的源极连接 到位线21。晶体管42用于实现存储单元13，并且其是N-沟道晶体管。晶体管42的漏极 连接到开放可编程层间连接36。晶体管42的栅极连接到字线24。晶体管42的源极连接 到位线20。晶体管43用于实现存储单元14，并且其是N-沟道晶体管。晶体管43的漏极 连接到开放可编程层间连接38。晶体管43的栅极连接到字线24。晶体管43的源极连接 到位线21。字线驱动器48具有用于接收“字线1使能”信号的输入。字线驱动器48的输 出连接到字线23。字线驱动器49具有用于接收“字线2使能”信号的输入。字线驱动器49 的输出连接到字线24。
在操作中，ROM 10是使用两个层来执行的可编程ROM。ROM 10是仅可以一次编程 的。经由接合界面，需要两个层来实现对ROM的编程。两个层之间的接合界面连接选择性 闭合的可编程层间连接和被连接的层间连接。这里所述的层可以采用各种形式实现，但通 常是具有多管芯的半导体晶圆或半导体管芯。ROM 10的功能将会被简要地描述。当编程 时，当存储单元11、12、13和14中的任意一个被寻址时，图1示出的以前被编程的位值被感 应放大器46感测。例如，为了对存储单元12进行寻址，“列选择2”信号被激活的同时“字 线1使能”信号被使能。晶体管40和41都成为导电的，而晶体管42和43不导电。另外， 电源电压Vdd通过列选择晶体管27、被连接的层间连接30和闭合可编程层间连接34连接到 晶体管41。因为晶体管41是导通的，所以“位线2”中流动的电流被感应放大器46感测为 逻辑“1”。ROM 10的编程发生在线驱动器、感应放大器、存储单元晶体管和选择晶体管的形 成之后。具体地说，在这些形成的装置上进行处理钝化步骤之后，进行ROM 10的编程。钝 化步骤是利用钝化材料进行覆盖，它可以在后续处理或环境条件中保护之前形成的装置。 通过根据在ROM 10中特定的位置处是否需要电连接来在两个层之间形成连接或不形成连 接，从而实现ROM 10的编程。例如，需要被编程为逻辑“1”的所有存储单元晶体管都将具 有与存储器单元晶体管相邻的闭合可编程层间连接，例如，闭合可编程层间连接34。需要被 编程为逻辑“0”的所有晶体管将具有与存储单元晶体管相邻的开放可编程层间连接，例如， 开放可编程层间连接32、36和38。为了完成对ROM 10的编程，将两层接合在一起，以将第 一层连接到第二层。在一种形式中，用微焊盘(micropad)实现闭合可编程层间连接。微焊 盘是导电的接合焊盘。在一种形式中，微焊盘是由Cu3Sn合金制成的。另一种形式中，微焊 盘是由铜及其合金制成的。还有一种形式中，微焊盘是由金及其合金制成的。也可以使用 其他的金属及导电的材料。另一种形式中，用穿透衬底的导通孔(TSV)来实现闭合可编程 层间连接。合适的TSV材料包括铜、钨或者其合金以及其他包括金属在内的导电材料。图2中示出的是第一层内部实现的图1的示意的一部分。例如，第一层可以是半 导体晶圆或半导体管芯。并非所有的可编程ROM 10的结构连接都得以实现，因此图2示出 的是R0M10'。为了便于比较，图1和图2中相同的元件都给出了相同的参考标号。当比 较ROM 10和ROM 10'时，能够看出没有实现列选择线16和列选择线17。也就是说，分别 将被连接的层间连接28'和30'电连接到可编程层间连接的互连在图2的第一层中没有 被实现。 图3中示出的是第二层内部实现的图1的示意的一部分。例如，第二层还可以是 半导体晶圆或半导体管芯。可编程ROM 10的剩余结构的连接在第二层内部实现，因此图3 示出的是ROM 10"。为了便于比较，图1和图3中相同的元件都给出了相同的参考标号。 当将R0M10与ROM 10'和ROM 10〃进行比较时，能够看出列选择线16和列选择线17在第 二层的ROM 10"中实现。也就是说，在图3中示出的第二层中出现如下的互连或导体，所述 互连或导体使被连接的层间连接28'和30'分别电接触到可编程层间连接32' ,36'和 可编程层间连接34' ,38'。另外，正如在图3中容易看到的，在第二层中额外实现的是所 需的所有层间连接。因此，因为想要将存储单元12编程为逻辑“1”，所以要实现闭合可编程 层间连接34"。因为想要将存储单元11、13和14编程为逻辑“0”，所以第二层中的这些存 储单元中没有实现闭合可编程层间连接。因为想要在ROM 10中连接被连接的层间连接28 和30，所以ROM 10〃实现了被连接的层间连接28〃和30〃。因此，实现ROM 10〃，以根据预定的程序补充对ROM 10'的编程。
图4中示出的是如下的透视图，其示出用于实现3D集成芯片50中图IWROM 10 的第一层52与第二层54的连接。为了比较图1和图4，对公共的元件以类似的方法标号。 通过图4中的箭头能很容易地看到第一层52被连接到第二层54。两层之间存在间隙56。 该间隙可以被电介质材料(未示出)填充，以加强结构的整体性而不是让它成为空气间隙。 示出的在第一层52中被实现的存储单元11被编程为逻辑“0”。因此第一层52中的晶体管 40的漏极与第二层54中的列选择线16之间没有形成电连接。相比之下，存储单元12被编 程为逻辑“ 1 ”，第一层52中的晶体管41的漏极与第二层54中的列选择线17之间通过闭合 可编程层间连接34'和34〃而存在电连接。在图4中示出的视图中，将列选择线16和17 表示为在所示视图的平面之外。因为列选择线17被编程为逻辑“1”，所以其连接到存储单 元12，并且因为列选线16被编程为逻辑“0”，所以其没有连接到存储单元11。因此在图4 中很容易能看出第一层52和第二层54的连接已完成了对ROM 10的编程。至少在第二层 54的暴露表面上存在钝化层。在第一层52的暴露表面上还可以存在钝化层。因为钝化层 相对于第一层52和第二层54的厚度来说很薄，所以在图4和后面的剖面图示中都没给钝 化层编号。层间连接34"被钝化材料围绕，并且直接与第二层的表面接触。在一种形式中， 从第二层54中，对在层间连接所处的那些区域的钝化材料进行蚀刻。在形成层间连接之前 形成钝化层。结果，层间连接的形成没有合并到与制造3D集成芯片50相关的工艺流程的 早期部分中。因此，3D集成芯片50的形成可以出现在如下的晶圆制造设备中，其中，随后在 独立的、后续制造设备中完成编程。本文所述的方法允许更灵活地对在晶片制造场所制造 的产品进行各种使用。图5中示出的是如下的第二透视图，其示出用于实现3D集成芯片50中图IWROM 10的第一层52与第二层54的连接。为了比较图1和图5，公共的元件再次被以类似的方 式编号。图5中的箭头示出第一层52连接到第二层54。在图5的视图中，可观察到存储单 元12和14与列选择晶体管27。示出的列选择晶体管27连接到被连接的层间连接30，所 述被连接的层间连接30在图5中用30'和30"共同表示。类似地，示出的存储单元12为 通过闭合层间连接34的组件部分34'和34"被编程为逻辑“1”。根据第二层54，通过仅 具有组件部分38'并且没有组件部分38"，所示的存储单元14被编程为逻辑“0”。因此， 间隙56或填充间隙56的电介质防止晶体管43与列选择线17电连接。其他有源电路，例 如，感应放大器46在层52内部实现。在一种形式中，层52是半导体管芯，并且有源电路在 大块衬底内部实现。图6中示出的是根据本发明被编程的ROM的另一个实施例。R0M150具有与第二 层154接合的第一层152。为了便于与前面的讨论比较，下面图6和图7中的元件与图1_5 中类似的元件被编成相同的编号。示出的实施例在第二层154中采用TSV来代替使用微焊 盘。第二层154具有衬底156。在一种形式中，衬底156是单晶硅，但也可以使用其它半导 体材料。在衬底156上的是互连电介质158。在一种形式中，互连电介质158是氧化物，但 也可以使用其他电介质材料。在第二层154的衬底156内部形成了多个TSV，例如，穿透衬 底的导通孔132和穿透衬底的导通孔134。与穿透衬底的导通孔132相邻的是电介质126， 与穿透衬底的导通孔134相邻的是电介质127。穿透衬底的导通孔132通过导电元件120 连接到列线116。穿透衬底的导通孔134通过导电元件121被连接到列选择线117。穿透衬底的导通孔132和穿透衬底的导通孔134大体上长度相同，并且从第二层154延伸出大 致相同的量。在第一层152上形成闭合可编程层间连接34'，以允许与晶体管41关联的存 储单元12与列选择线117电连接。因此，由于将第一层152接合到第二层154，所以存储单 元12被编程为逻辑“1”。与晶体管40关联的存储单元11被编程为逻辑“0”，因为在列选 择线116和晶体管40之间没有电连接。应该认识到，还可以使用其他的导电材料来作为闭 合可编程层间连接34'和穿透衬底的导通孔134的接合物。因此，通过接合两个独立的晶 圆或管芯来完成ROM 150的编程。
图7中示出的是ROM 150的另一个视图，其中，第二层154的互连电介质158内部 的列选择线117的长度的一部分可见。在本视图中，除晶体管41和43及其连接的不同视 图外，还示出了被连接的层间连接。在第一层152内部是其他有源电路，例如，感应放大器 46。在第二层154的衬底156内部形成的穿透衬底的到导通孔130和134与第一层152电 连接，而穿透衬底的导通孔138没有与第一层152电连接。因此，与晶体管41关联的存储 单元12被编程为逻辑“1”，并且与晶体管43关联的存储单元14被编程为逻辑“0”。从本 视图中可以看出，为完成ROM 150的编程，显然两层都是需要的。到此为止，应该理解已提供了一种形成诸如掩模可编程ROM的半导体存储器和对 其进行编程的方法。应该认识到，每个层中被实现的微焊盘可以被用于对ROM编程。在这 种方法中，微焊盘用作用于编程的掩模。在其他实施例中，穿透衬底的导通孔(TSV)也可以 用于对ROM编程。本文所述的通过微焊盘和TSV提供的掩模编程功能可以仅以两层中的一 层或者以两层来实现。例如，可以通过仅在一层中或在两层中去除微焊盘或TSV来实现两 层之间的开放连接。在一种形式中，本文提供可编程只读存储器。第一层包括功能性有源装置，例如， 列选择晶体管26和27、字线驱动器48和49以及感应放大器46。第一层也包括至少一个 未编程的有源装置，例如，存储单元11-14的晶体管40-43。第二层至少包括与所述至少一 个未编程的有源装置关联的导电线路。第一层和第二层可以都是半导体晶圆。在另一种形 式中，第一层和第二层可以都是半导体管芯。在又一种形式中，第一层和第二层可以都是多 个管芯的组合，例如，管芯模块。被接合的层间连接将第一层连接到第二层。被接合的层 间连接包括至少一个被接合的可编程层间连接，用于对至少一个未编程的有源装置进行编 程，并且用于将导电线路与被编程的有源装置相关联。在一种形式中，功能性有源装置包括 多个列选择晶体管、多个字驱动器和感应放大器。在另一种形式中，至少一个未编程的有源 装置还包括处于第一层中的晶体管阵列，并且形成多行和多列，晶体管阵列中的每个晶体 管具有一个未电连接的电流电极。在另一种形式中，至少一个被接合的可编程层间连接包括闭合可编程层间连接， 或开放可编程层间连接。在又一种形式中，闭合可编程层间连接表示第一逻辑状态，并且 开放可编程层间连接表示第二逻辑状态，第二逻辑状态不同于第一逻辑状态。在又一种形 式中，闭合可编程层间连接包括存在微焊盘连接，并且开放可编程层间连接包括在接合界 面上不存在微焊盘连接。在又一种形式中，至少一个可编程层间连接包括被接合的微焊盘 连接。在另一种形式中，被接合的微焊盘连接包括从(i)Cu3Sn(铜/锡)合金接合，(ii) Cu-Cu(铜/铜)接合，以及(iii)Au-Au(金/金)接合中选择的一个。在又一种形式中，至 少一个可编程层间连接的编程通过从第一层、第二层以及第一层和第二层的组合构成的组中选择的一个上的微焊盘的掩模图案化来限定。在又一种形式中，第一层和第二层中至少 一个是具有至少一个穿透衬底的导通孔的衬底，并且其中，至少一个被接合的可编程层间 连接还包括(i)通过被接合的微焊盘和穿透衬底的导通孔连接而形成的闭合可编程层间 连接，或(ii)通过在接合界面处不存在微焊盘和穿透衬底的导通孔而连接形成的开放可 编程层间连接。在另一种形式中，第一层包括具有至少一个被连接到至少一个未编程的有 源装置的穿透衬底的到导通孔的衬底，并且其中，至少一个被接合的可编程层间连接还包 括使用被接合的微焊盘和穿透衬底的到导通孔来编程的至少一个未编程的有源装置。在另 一种形式中，第二层包括具有至少一个被连接到导电线路的穿透衬底的导通孔的衬底，并 且至少一个被接合的可编程层间连接还包括导电材料，以用于对至少一个未编程的有源装 置进行编程，并且用于利用至少一个穿透衬底的导通孔，将导电线路连接到未编程的有源 装置。在另一种形式中，第一层包括半导体晶圆或导体管芯，并且其中，第二层包括半导体 晶圆或半导体管芯。在又一种形式中，功能性有源装置和至少一个未编程的有源装置包括 芯片上系统的部分。在一种形式中，被编程的存储装置包括具有功能性有源装置的第一层和至少一个未编程的有源装置。第二层至少具有与至少一个非编程的有源装置关联的导电线路。被接 合的层间连接将第一层连接到第二层。被接合的层间连接包括至少一个被接合的可编程层 间连接，以用于对至少一个未编程的有源装置进行编程，并且用于将导电线路和至少一个 未编程的有源装置关联。至少一个被接合的可编程层间连接包括闭合可编程层间连接和开 放可编程层间连接之一。闭合可编程层间连接表示第一逻辑状态，并且开放可编程层间连 接表示第二逻辑状态。第二逻辑状态不同于第一逻辑状态。闭合可编程层间连接包括存在 微焊盘连接。开放可编程层间连接包括在接合界面处不存在微焊盘连接。第一层至少包括 半导体晶圆和半导体管芯之一，并且第二层至少包括半导体晶圆和半导体管芯之一。在另一种形式中，本文提供形成一种可编程存储装置的方法。提供的第一层包括 功能性有源装置和至少一个未编程的有源装置。提供的第二层至少包括与至少一个未编程 的有源装置关联的导电线路。使用层间连接将第一层接合到第二层。被接合的层间连接至 少包括一个被接合的可编程层间连接，以用于对至少一个未编程的有源装置进行编程从而 使其变成被编程的有源装置，并且用于将导电线路与被编程的有源装置关联。在另一种形 式中，第一层和第二层中的至少一个的表层在第一层和第二层接合之前被钝化。因此，ROM 的编程可以发生在钝化之后和制造中的后期阶段。因此，编程花费较少，并且通常比将编程 作为对层钝化之前的制造工艺流程中的部分来进行的情况速度快。当在两层上实现穿透衬 底的导通孔以作为被接合的层间连接时，任一层的表面上都可以不需要钝化。在另一种形 式中，至少一个被接合的可编程层间连接被形成为闭合可编程层间连接或开放可编程层间 连接之一。闭合可编程层间连接表示第一逻辑状态，并且开放可编程层间连接表示第二逻 辑状态。第二逻辑状态不同于第一逻辑状态。闭合可编程层间连接包括微焊盘连接，并且 开放可编程层间连接包括在第一层和第二层之间的接合界面处不存在微焊盘连接。在一个 实施例中，被接合的层间连接还包括被接合的微焊盘连接。被接合的微焊盘连接在一种形 式中包括从⑴Cu3Sn(铜/锡)合金接合、(ii)Cu-Cu(铜/铜)接合、以及(iii)Au-Au(金 /金)接合中选择的一个。可以利用其他金属合金来实现。在另一种形式中，第一层被设置 为半导体晶圆或半导体管芯，并且第二层被设置为半导体晶片或半导体管芯。
虽然已相对于具体的导电类型或电势极性描述了本发明，但是技术人员理解的 是，导电类型和电势极性可以被反向。而且，在说明书和权利要求中的“前”、“后”、“顶”， “底”、“在...上”、“在...下”、“在...上面”、“在...下面”等术语(如果有的话)都用于 描述的目的，并且不必用于描述固定的相对位置。要理解，这样使用的术语在合适的环境中 是可以互换的，使得本文描述的本发明的实施例，例如，能够以与本文示出或者说是描述的 方位不同的方位操作。虽然这里参照具体的实施例描述了本发明，但是在不脱离如以下权利要求所阐述 的本发明的范围下，可以进行各种更改和变化。例如，所述方法可能被用于形成除ROM以外 的其他的掩模可编程装置。仅根据实例的方法，采用本文教导的掩模可编程存储单元可以 与诸如熔丝、反熔丝和非易失性闪存存储单元的其他类型的存储单元组合使用。这样的组 合可以是在3D装置上的相同的存储阵列内部或不同的存储阵列中。另外，在其他形式中， 第一层包括功能性有源装置、至少一个未编程的有源装置、和至少一个被编程的有源装置。 在这种实施例中，在第一层上的至少一个被编程的有源装置可以使用各种已知的编程结构 和方法中的任意一种来编程。在本实施例中，在第一层上的至少一个未编程的有源装置可 以被用于为3D装置的一部分提供增强的安全性。利用本文描述的可编程ROM来提供该增 强的安全性，因为在不毁坏3D装置结构的整体性的情况下，不可能修改ROM中被编程的代 码。对许多使用可编程ROM的应用，例如在汽车的微控制器中，为了安全性和可靠性，存储 在ROM中的制造者的程序不易被修改是很重要的。在又一种形式中，在第一层和第二层上 都可以有功能性有源装置，当两层被接合在一起时其变成功能性连接。技术也可以被应用 到如下的地方，即，需要实现在第一层上的ROM存储阵列的晶体管的第一部分以及在第二 层上的ROM存储阵列的晶体管的第二部分的地方。在单个3D装置内部，可以用微焊盘连接 和穿透衬底的导通孔(TSV)的组合来实现接合。因此，说明书和附图都被视为是用作说明性的，而不是限制性的目的，所有这些修 改都意图被包括在本发明的范围内。本文描述的与具体实施例有关任意好处、优点或问题 的解决方法不旨在被理解为任意或所有权利要求的重要的、所需的、或必要的特征或元素。术语“一个”在这里使用时被定义为一个或者不止一个。而且，诸如，“至少一个” 或“一个或多个”的权利要求中的引语的使用不应该被理解成用于暗示对于不定冠词“一 个”引导的其他权利要求中的元件的介绍将包含该种介绍的权利要求中的元件的任何特定 权利要求限制为只包含一个该种元件的发明，即使当同样的权利要求包括引语“一个或多 个”或“至少一个”以及不定冠词“一个”时也是如此。使用定冠词时，也是如此。除非另有 说明，否则将任意地使用诸如“第一”和“第二”的术语，以对这些术语描述的元件进行区分。 因此，这些术语不需要被用于表示这些元件的临时的或其他优先次序。
权利要求
一种可编程只读存储器，包括第一层，所述第一层包括功能性有源装置和至少一个未编程的有源装置；第二层，所述第二层至少包括与所述至少一个未编程的有源装置关联的导电线路；以及被接合的层间连接，所述被接合的层间连接用于将所述第一层连接到所述第二层，所述被接合的层间连接包括至少一个被接合的可编程层间连接，以用于对所述至少一个未编程的有源装置进行编程，并且用于将所述导电线路与所述至少一个未编程的有源装置关联。
2.根据权利要求1所述的可编程只读存储器，其中，所述功能性有源装置还包括多个列选择晶体管；多个字线驱动器；以及感应放大器。
3.根据权利要求2所述的可编程只读存储器，其中，所述至少一个未编程的有源装置 还包括晶体管阵列，所述晶体管阵列位于所述第一层中，并且形成多个行和列，所述晶体管阵 列中的每个晶体管具有一个未电连接的电流电极。
4.根据权利要求1所述的可编程只读存储器，其中，所述至少一个被接合的可编程层 间连接包括闭合可编程层间连接或开放可编程层间连接。
5.根据权利要求4所述的可编程只读存储器，进一步地，其中所述闭合可编程层间连 接表示第一逻辑状态，并且所述开放可编程层间连接表示第二逻辑状态，所述第二逻辑状 态不同于所述第一逻辑状态。
6.根据权利要求4所述的可编程只读存储器，进一步地，其中所述闭合可编程层间连 接包括微焊盘连接的存在，并且其中所述开放可编程层间连接包括在接合界面处不存在微 焊盘连接。
7.根据权利要求1所述的可编程只读存储器，其中，所述被接合的层间连接还包括被 接合的微焊盘连接。
8.根据权利要求7所述的可编程只读存储器，其中，所述被接合的微焊盘连接包括从 (i)Cu3Sn合金接合、(ii)Cu-Cu接合、以及(iii)Au-Au接合中选择的一个。
9.根据权利要求1所述的可编程只读存储器，其中，对所述至少一个被接合的可编程 层间连接的编程通过从由所述第一层、所述第二层与所述第一层和所述第二层的组合构成 的组中选择的一个上的微焊盘的掩模图案化来限定。
10.根据权利要求1所述的可编程只读存储器，其中，所述第一层和所述第二层中的至 少一个包括具有至少一个穿透衬底的导通孔的衬底，并且其中，所述至少一个被接合的可 编程层间连接还包括(i)由被接合的微焊盘和穿透衬底的导通孔形成的闭合可编程层间 连接、或(ii)通过在接合界面处不存在微焊盘和穿透衬底的导通孔形成的开放可编程层 间连接。
11.根据权利要求10所述的可编程只读存储器，进一步地，其中所述第一层包括具有 连接到所述至少一个未编程的有源装置的至少一个穿透衬底的导通孔的衬底，并且其中， 所述至少一个被接合的可编程层间连接还包括使用被接合的微焊盘和穿透衬底的导通孔而被编程的至少一个未编程的有源装置。
12.根据权利要求10所述的可编程只读存储器，进一步地，其中所述第二层包括具有 连接到所述导电线路的至少一个穿透衬底的导通孔的衬底，并且其中，所述至少一个被接 合的可编程层间连接还包含导电材料，用于为所述至少一个未编程的有源装置进行编程， 并且用于利用所述至少一个穿透衬底的导通孔，将所述导电线路连接到所述未编程的有源装置。
13.根据权利要求1所述的可编程只读存储器，其中，所述第一层包括半导体晶圆或半 导体管芯，并且其中，所述第二层包括半导体晶圆或半导体管芯。
14.根据权利要求1所述的可编程只读存储器，进一步地，其中所述功能性有源装置和 所述至少一个未编程的有源装置包括芯片上系统的部分。
15.一种被编程的存储装置，所述存储装置包括第一层，所述第一层包括功能性有源装置和至少一个未编程的有源装置；第二层，所述第二层至少包括与所述至少一个未编程的有源装置关联的导电线路；以及被接合的层间连接，所述被接合的层间连接用于将所述第一层连接到所述第二层，所 述被接合的层间连接包括至少一个被接合的可编程层间连接，用于对所述至少一个未编程 的有源装置进行编程，并且用于将所述导电线路与所述至少一个未编程的有源装置关联， 其中，所述至少一个被接合的可编程层间连接包括闭合可编程层间连接和开放可编程层间 连接中的一个，进一步地，其中所述闭合可编程层间连接表示第一逻辑状态，并且所述开放 可编程层间连接表示第二逻辑状态，所述第二逻辑状态不同于所述第一逻辑状态，再进一 步地，其中所述闭合可编程层间连接包括存在微焊盘连接，并且其中开放可编程层间连接 包括在接合界面处不存在所述微焊盘连接，以及其中，所述第一层包括半导体晶圆和半导 体管芯中的至少一个，并且其中所述第二层包括半导体晶圆和半导体管芯中的至少一个。
16.一种形成可编程存储装置的方法，所述方法包括提供第一层，所述第一层包括功能性有源装置和至少一个未编程的有源装置；提供第二层，所述第二层至少包括与所述至少一个未编程的有源装置关联的导电线 路；以及使用层间连接将所述第一层接合到所述第二层，以形成被接合的层间连接，所述被接 合的层间连接包括至少一个被接合的可编程层间连接，用于对至少一个未编程的有源装置 进行编程从而变成被编程的有源装置，并且用于将所述导电线路与所述被编程的有源装置 关联。
17.根据权利要求16所述的方法，还包括在将所述第一层接合到所述第二层之前，对所述第一层和所述第二层中的至少一个的 表层进行钝化。
18.根据权利要求17所述的方法，进一步包括将所述至少一个被接合的可编程层间连接形成为闭合可编程层间连接或开放可编程 层间连接之一，其中，所述闭合可编程层间连接表示第一逻辑状态，并且所述开放可编程层 间连接表示第二逻辑状态，所述第二逻辑状态不同于第一逻辑状态，以及其中，所述闭合可 编程层间连接包括微焊盘连接，并且所述开放可编程层连接包括在所述第一层和所述第二层之间的接合界面处不存在所述微焊盘连接。
19.根据权利要求17所述的方法，还包括将所述被接合的层间连接形成为被接合的微焊盘连接，所述被接合的微焊盘连接包括 从⑴Cu3Sn合金接合、(ii) Cu-Cu接合、以及(iii)Au-Au接合中选择的一个。
20.根据权利要求17所述的方法，还包括将所述第一层提供为半导体晶圆或半导体管芯；以及 将所述第二层提供为半导体晶圆或半导体管芯。
全文摘要
一种实现为3D集成装置(10)的只读存储器，其具有第一层(10′)，第二层(10″)，以及用于将该第一层连接到该第二层的被接合的层间连接(28、30、32、34、36、38)。两层之间的物理接合实现对只读存储器的编程。层可以是晶圆的形式或管芯的形式。第一层包括功能性有源装置(26、27、46、48、49)和至少一个未编程的有源装置(40、41、42、43)。第二层至少包括与至少一个未编程的有源装置关联的导电线路(16、17)。该被接合的层间连接包括至少一个被接合的可编程层间连接(32、34、36、38)，以用于对该至少一个未编程的有源装置进行编程，并且用于为被编程的有源装置提供导电线路。因此，这两层形成了被编程的ROM。通过接合这两层可以实现其他类型的可编程存储装置。
文档编号H01L27/112GK101816071SQ200880109855
公开日2010年8月25日 申请日期2008年8月27日 优先权日2007年10月2日
发明者罗伯特·E·琼斯, 赛义德·M·阿拉姆 申请人:飞思卡尔半导体公司