专利名称：电抗器的制作方法
技术领域：
本发明涉及结构简单、小型且高频特性良好的电抗器。
背景技术：
一直以来，例如为了除去开关噪声等，而将电抗器安装在各种逆变器等中，并期望 电抗器小型、成本低且具有高性能，并且可以用简单的结构来容易地制造。如图6(A)所示， 在电抗器中，利用式子fo= 1/(2 π (L-C0)172)来表示在绕组部(线圈)的电感L与分布电 容Ctl中发生谐振的谐振频率&，在比谐振频率&低的低频时作为电抗器来发挥作用。通常，为了得到小型、低成本并具有高电感L的电抗器，在通过将圆铜线多层卷绕 为螺旋状的多层卷绕来形成电抗器的卷绕方法中，由于线圈的分布电容Cc/变大，谐振频率 fc/变低，因此在高频区域中得不到电抗器的功能，高频特性下降。另一方面，在低频区域中 当增加卷数时，绕组的直流电阻值Rdc变高，电流损失等变大。另一方面，为了降低直流电 阻值Rdc，需要粗线，这使卷绕变得较困难并且不能实现小型化。同时，作为高频特性良好的电抗器，以往公知有如下的电抗器，即在纵方向上对宽 度尺寸大于厚度尺寸的扁方线进行卷绕的扁方线扁立卷绕(edgewise winding)的电抗器 (例如，专利文献1)。在该扁立卷绕中，由于线圈的分布电容小，因此谐振频率&变高，能 够得到高频特性良好的电抗器。此外，还公知有将扁方状的导线多次紧密地重叠卷绕的卷 绕构造的、具有与扁立卷绕同等的体积效率的电抗器(例如，专利文献2)。专利文献1 日本特开平10-97927号公报专利文献2 日本特开2003-124039号公报但是，在扁立卷绕中，为了得到高电感，使线圈的卷绕长度较长。而为了缩短卷绕 长度，需要纵横比(高度与宽度之比)较大的扁方线，因而无法实现电抗器的小型化和低成 本化。另一方面，扁方线不仅成本高，还增加了组装工时，成品率低。而且，即使在使用扁方 状的导线而成为与扁立卷绕同等的体积效率的情况下，也不能充分实现结构的简化及低成 本化。
发明内容
本发明是为了解决上述的问题点而提出的，其目的在于，提供一种结构简单且小 型、并具有良好的高频特性的电抗器。为了达到上述目的，本发明的电抗器中至少设有一对子绕组体，该子绕组体具有 在卷轴方向上分开的多个绕组部，所述绕组部以多层且对齐卷绕的方式卷绕绕线，按照如 下方式进行组合，即，分别将所述一对子绕组体中的一方的子绕组体的绕组部配置在另一 方的子绕组体的卷轴方向的外侧部与绕组部之间的间隙部，而将另一方的子绕组体的绕组 部配置在一方的子绕组体的卷轴方向的外侧部与绕组部之间的空隙部，使得各子绕组体的 绕组部在卷轴方向上彼此邻接而排列为一列，将所述一方的子绕组体与另一方的子绕组体 并联连接而形成一个主绕组体，所述主绕组体的中空部插入有由磁性体构成的磁心。
根据该结构，各子绕组体的绕组部形成为多层且对齐卷绕，一方的子绕组体及另 一方的子绕组体的绕组部分别配置在另一方的子绕组体及一方的子绕组体的外侧部与绕 组部之间的间隙部中，各子绕组体的绕组部相互邻接而成为一列，形成主绕组体，同时形成 由多个分割绕组部分构成的分割卷绕，且并联连接一对子绕组体。因此，可以使主绕组体小 型化，同时通过分割卷绕降低了绕组部整体的分布电容，因此可以得到高谐振频率，并且通 过并联连接使绕组部整体的串联电阻值降低。由此，能得到结构简单且小型，并具有良好的 高频特性的电抗器。优选地，对于上述一方的子绕组体与另一方的子绕组体，分别使卷轴方向相反而 对各自绕组部的绕线进行卷绕，并分别连接一方的子绕组体的绕组部的卷绕起点与另一方 的子绕组体的卷绕终点而成为并联连接。因此，确保了输入侧与输出侧绕组配置的对称性， 且高频区域的阻抗特性相同，因此高频阻抗稳定。优选地，所述绕线的线材由具有圆形或椭圆形截面形状的圆线构成。因此，由于使 用了通用的导线，因此可以实现低成本化。优选地，所述主绕组体由2个子绕组体构成，而 且所述子绕组体由2个绕组部构成。优选地，所述电抗器中设有一对所述主绕组体，在各主绕组体的中空部中，配置有 由口字状的磁性体构成的磁心的两脚部。因此，可以得到结构简单且小型，并具有良好的高 频特性的电抗器。
根据下面参照附图对优选实施方式进行的说明，可以更清楚地理解本发明。但是， 实施方式及附图仅仅是用于图示及说明，不应用于确定本发明的范围。本发明的范围由附 加的权利要求来确定。在附图中，多个附图中的同一部件符号表示同一部分。图1是示出本发明的一个实施方式的电抗器的平面图。图2是示出图1的子绕组体的配置状态的平面图。图3是示出图1的电抗器的电路图。图4中的(A)是示出组装前的主绕组体的立体图、(B)是示出组装后的主绕组体 的立体图。图5是示出主绕组体的完成状态的立体图。图6中的㈧是示出绕组部的分割卷绕之前的状态的图、⑶是表示分割卷绕后 的状态的图。
具体实施例方式以下，根据
本发明的实施方式。图1是表示本发明的一个实施方式的电 抗器的平面图。该电抗器1中设置有一对主绕组体3，该主绕组体3由例如两个一对的子 绕组体2-1、2-2构成，该电抗器1是通过组合该主绕组体3、3和由口字状的磁性体构成的 磁心4而形成的。磁心4的两脚部配置在各主绕组体3、3的中空部。S表示各绕组部5-1、 5-2的多层对齐卷绕的卷绕起点，F表示同一卷绕的卷绕终点。因此，从一个绕组部的F连 接到下一个绕组部的S来进行卷绕，并在F处结束。图2是示出主绕组体3中的一对子绕组体2-1、2_2的配置状态的平面图。以下，
4首先以一对子绕组体2-1、2-2中的一个子绕组体2-1为例进行说明。上述子绕组体2-1具有在卷轴方向上分开的多个(例如两个)绕组(线圈)部 5-1、5-2。绕组部5-1、5-2按照多层且对齐卷绕的方式卷绕有绕线7，在卷轴方向的绕组部 5-1、5-2之间和绕组部5-1的外侧部，设有能够分别收纳各绕组部5-1、5-2相应部分的两个 间隙部6-1、6-2。S卩，在子绕组体2-1中，两个绕组部5-1、5-2和间隙部6_1、6_2在卷轴方 向上交替地邻接配置。该绕组部5-1、5-2在绕组部之间连接绕线7的状态下，相当于隔着 间隙部6-1的两个分割绕组部分，从而形成分割卷绕。上述主绕组体3中，一对子绕组体2-1、2_2中的一方的子绕组体2_1的绕组部
5-1、5-2分别配置在另一方的子绕组体2-2的间隙部6-1、6-2中，且一方的子绕组体2-1的 间隙部6-1、6-2中分别配置有另一方的子绕组体2-2的绕组部5-1、5-2，从而各子绕组体 2-U2-2的绕组部5-1、5-2以在卷轴方向上交替地邻接而排成一列的方式组合，并使一方 的子绕组体2-1与另一方的子绕组体2-2形成为并联连接。即，在按照一方的子绕组体2-1 的绕组部5-2、另一方的子绕组体2-2的绕组部5-1、一方的子绕组体2-1的绕组部5_1、以 及另一方的子绕组体2-2的绕组部5-2的顺序，在卷轴方向上邻接而排成一列的状态下，通 过并联连接部10将一对子绕组体2-1、2-2并联连接(图3)。由此，在将各子绕组体2-1、 2-2形成为绕组部5-1、5-2的分割卷绕，并将一对子绕组体2-1、2-2并联连接的状态下，按 照多层且对齐卷绕的方式将各绕组部5-1、5-2邻接配置成一列，因此可以使主绕组体3小 型化。当电流流过主绕组体3中，例如对端子10施加正电压而使电流流过时，流过各子绕 组体2-1、2-2的电流向同一方向流动，在磁心4中产生的磁通也是在同一方向上产生。图3示出图1的电抗器1的电路图。主绕组体3例如是使用2个相同的子绕组体， 由上述的一方的子绕组体2-1、和反向后如上述那样配置的另一方的子绕组体2-2构成。 即，主绕组体3由一方的子绕组体2-1(其具有分割卷绕的绕组部5-1、5-2)和另一方的子 绕组体2-2 (其具有与该绕组方向相反的被分割卷绕的绕组部5-1、5-2)并联连接而形成。图4中的㈧是示出组装前的主绕组体3的立体图，⑶是示出组装后的主绕组体 3的立体图。在图4(A)中，如上所述，各子绕组体2-1、2-2是相同的绕组体，是使子绕组体 2-2的卷轴方向与子绕组体2-1的卷轴方向相反后，将各绕组部5-1、5-2与各间隙部6_1、
6-2组合后的产物，并且各子绕组体2-1、2-2的绕组部5-1、5-2的卷绕方向彼此相反。在子 绕组体2-1中，卷绕起点S位于绕组部5-1的绕线7中的引出线7a附近，两个绕组部5_1、 5-2彼此通过绕线7的连接线7b连接，卷绕终点F位于绕组部5-2的绕线7的引出线7c附 近，通过同一连续绕线7来形成子绕组体2-1。并且，如图4(B)所示，主绕组体3中，利用并联连接部10(图3)分别连接一方的 子绕组体2-1的绕组部5-1中的卷绕起点S的绕线7a与另一方的子绕组体2_2的绕组部 5-2中的卷绕终点F的绕线7c、以及一方的子绕组体2-1的绕组部5-2中的卷绕终点F的 绕线7c与另一方的子绕组体2-2的绕组部5-1中的卷绕起点S的绕线7a，而将一对子绕组 体2-1、2-2并联连接。另外，代替上述的并联连接，也可以使用卷绕方向不同的2个子绕组体2-1、2_2， 并将一方的子绕组体2-1和另一方的子绕组体2-2配置在相同方向，并且并联连接。在该实施方式中，虽然将绕组部5-1、5_2形成为例如4层卷绕的多层卷绕，但并不 限于此。另外，偶数层卷绕与奇数层卷绕相比，在卷绕了绕线7的状态下形状很难破坏，此外，由于卷绕起点S和卷绕终点F的引出线7a、7c位于绕组部5-1、5-2的相同端部侧，因此 其操作容易，为更优选。图5是示出主绕组体3的完成状态的立体图。主绕组体3具有输入侧的输入线11 和输出侧的输出线12，并且未图示的绕线7(引出线7a、7c，绕组部5_1、5_2之间的连接线 7b)以及并联连接部10收纳在封带15内。如上所述，如图6 (A)所示，在绕组部5-1、5_2的分割卷绕之前的状态下，设绕组部 的电感为L、分布电容为Ctl，则谐振频率&用1/(2 π (L-C0)172)来表示。与此相对，如 图6(B)所示，在绕组部5-1、5-2为分割卷绕的情况下，由于电感为L/2且分布电容为Q/2 的2个绕组部5-1、5-2串联连接，因此整体的分布电容成为Q/4，与不进行分割卷绕的情况 相比绕组部整体的分布电容降低。因此，用。=1/(2 π (L.C0/4)1/2) =2·^来表示谐振 频率f^。如上所述，分割卷绕时的谐振频率fca变高，成为不进行分割卷绕时的谐振频率& 的2倍，直至高频区域都能得到电抗器功能。并且，由于将2个子绕组体2-1、2_2并联连接来形成主绕组体3，因此对于各子绕 组体2-1、2-2的绕组部5-1、5-2的直流电阻值Rdc，将两个子绕组体2_1、2-2并联连接后的 整体直流电阻值成为Rdc/2，与并联连接前的相比变低。由此，即使是细绕线，由于是并联连 接，也成为较低的直流电阻值Rdc，使卷绕变得容易，同时能够实现小型化。关于子绕组体2-1、2_2的绕组部5-1、5_2的绕线7的线材，例如使用通用铜细线 的、具有圆形截面形状的圆线。由于是通用的圆铜线，因此成本较低。另外，也可以代替圆 线而使用编织线(绞合线)。由于各子绕组体2-1、2_2的绕组部5-1、5_2是在卷绕宽度方向上对齐的状态下卷 绕细圆线的对齐卷绕，因此可以根据现有的加工方法容易地进行卷绕加工，并且成品率高， 成本更低。并且，由于各子绕组体2-1、2-2的绕组部5-1、5-2为多层卷绕，因此可以增加卷 绕层数而在相同的卷数下缩短电抗器1的长度。虽然图4的子绕组体2-1、2_2不通过绕线管(bobbin)而卷绕绕线来形成多层且 对齐卷绕，但是，也可以例如使用由合成树脂等的绝缘材料构成的、具有中空筒状的形状的 绕线管，在该绕线管上卷绕绕线而形成多层且对齐卷绕。这样，本发明的电抗器1中，各子绕组体2-1、2_2的绕组部5_1、5_2形成多层且 对齐卷绕，一方的子绕组体2-1以及另一方的子绕组体2-2的绕组部5-1、5-2分别配置在 另一方的子绕组体2-2以及一方的子绕组体2-1的绕组部之间和外侧部的间隙部6-1、6-2 中，使得各子绕组体2-1、2-2的绕组部5-1、5-2交替地邻接而成为一列，从而形成主绕组 体3，并且形成由多个分割绕组部分构成的分割卷绕，且使一对子绕组体2-1、2-2并联连 接。因此，在使主绕组体3小型化的同时，通过分割卷绕，使绕组部5-1、5-2整体的分布电 容Ctl变低，因此能够得到高的谐振频率，通过并联连接，使绕组部5-1、5-2整体的串联电阻 值Rdc变低。由此，可以得到结构简单且小型，低分布电容Ctl、低直流电阻Rdc的高频特性 良好的电抗器。其结果是，由于电抗器1的结构简单且小型，直至高频区域都具有电抗器效 果，因此在被安装于各种逆变器等的情况下，能够在高频区域除去开关噪声。进而，在电抗器1中，一方的子绕组体2-1和另一方的子绕组体2-2的绕组部5_1、 5-2的卷绕方向相反，并且在输入侧和输出侧两方，分别将一方的绕组部5-1、5-2的卷绕起 点S与另一方的绕组部5-1、5-2的卷绕终点F连接而并联连接，因此在输入侧和输出侧确
6保了绕线7的配置对称性，即，在输入侧及输出侧中到并联连接部10为止的绕线7的引出 线7a、7c的配置分别相同，高频区域的阻抗特性相同，高频阻抗稳定。并且，根据上述绕线7 的配置对称性，在组装并使用电抗器1时，可以不指定主绕组体3的方向性而使用，其操作 变得容易。另外，在该实施方式中，使一方的子绕组体2-1的绕组部5-1、5_2与另一方的子绕 组体2-2的绕组部5-1、5-2的卷绕方向相反，分别连接卷绕起点S和卷绕终点F来并联连 接，但是，也可以使各子绕组体2-1、2-2的绕组部5-1、5-2的卷绕方向相同，并针对各子绕 组体2-1、2-2分别连接卷绕起点S和卷绕起点S、卷绕终点F和卷绕终点F从而进行并联连接。另外，在该实施方式中，电抗器1设置了一对主绕组体3，并在各主绕组体3的中空 部中，配置有口字状的磁性体(磁心)4的两脚部，但并不限于此，也可以设置两对以上的主 绕组体3，例如，如阻止高频电流的扼流(固定)线圈那样，也可以在单一的主绕组体3的中 空部中插入由磁性体构成的磁心4。另外，在该实施方式中，虽然实际上卷绕形成圆线的绕线7而形成绕组部5-1、5_2 的多个分割绕组，并将一对子绕组体2-1、2-2并联连接，但也可以对多层层叠的片状线圈 (sheet coil)进行分割卷绕，并且使由该片状线圈构成的一对子绕组体并联连接。如上所述，虽然参照
了优选实施方式，但本领域技术人员在阅读了本说 明书后，在显而易见的范围内容易想到各种变更及修改。因此，这样的变更及修改可以解释 为落在由所附权利要求确定的本发明的范围内。
权利要求
一种电抗器，其中，所述电抗器中至少设有一对子绕组体，该子绕组体具有在卷轴方向上分开的多个绕组部，所述绕组部以多层且对齐卷绕的方式来卷绕绕线，按照如下方式进行组合，即，分别将所述一对子绕组体中的一方的子绕组体的绕组部配置在另一方的子绕组体的卷轴方向的外侧部与绕组部之间的间隙部中，而将另一方的子绕组体的绕组部配置在一方的子绕组体的卷轴方向的外侧部与绕组部之间的空隙部中，使得各子绕组体的绕组部在卷轴方向上彼此邻接而排列为一列，将所述一方的子绕组体与另一方的子绕组体并联连接而形成一个主绕组体，所述主绕组体的中空部插入有由磁性体构成的磁心。
2.根据权利要求1所述的电抗器，其中，所述一方的子绕组体的绕组部与另一方的子绕组体的绕组部的卷绕方向相反，分别连 接一方的子绕组体的绕组部的卷绕起点与另一方的子绕组体的卷绕终点而成为并联连接。
3.根据权利要求1所述的电抗器，其中， 所述绕线的线材由圆线构成。
4.根据权利要求1所述的电抗器，其中， 所述主绕组体由2个子绕组体构成。
5.根据权利要求1所述的电抗器，其中， 所述子绕组体由2个绕组部构成。
6.根据权利要求1所述的电抗器，其中，所述电抗器中设有一对所述主绕组体，在各主绕组体的中空部配置有由口字状的磁性 体构成的磁心的两脚部。
全文摘要
各子绕组体(2-1、2-2)的绕组部(5-1、5-2)形成为多层且对齐卷绕，一方的子绕组体(2-1)及另一方的子绕组体(2-2)的绕组部(5-1、5-2)分别配置在另一方的子绕组体(2-2)及一方的子绕组体(2-1)的绕组部之间和外侧部的间隙部(6-1、6-2)中，各子绕组体(2-1、2-2)的绕组部(5-1、5-2)相互邻接成为一列而形成主绕组体(3)，同时形成由多个分割绕组部分构成的分割卷绕，并且将一对子绕组体(2-1、2-2)并联连接。由此，可以使主绕组体(3)小型化，同时通过分割卷绕使绕组部(5-1、5-2)整体的分布电容降低，因此能够得到较高的谐振频率，并且通过并联连接，使绕组部(5-1、5-2)整体的串联电阻值降低。
文档编号H01F37/00GK101946294SQ20088012731
公开日2011年1月12日 申请日期2008年2月22日 优先权日2008年2月22日
发明者国见武伯, 田渕利英 申请人:田渊电机株式会社