一种包含凹陷部位电极的集成电路的制作方法

专利名称：一种包含凹陷部位电极的集成电路的制作方法
一种包含凹陷部位电极的集成电路技术领域
本发明是有关于相变化存储器，特别是针对包含一刻蚀凹陷部位的一第一电极 的集成电路。
背景技术：
电阻存储器是存储器的一种类型。电阻存储器是使用一存储元件的电阻值来储 存单一位或更多位的数据。举例来说，编程一存储元件至具有一高电阻值会以一逻辑“1”数据位值来表示，以及编程一存储元件至具有一低电阻值会以一逻辑“0”数据位 值来表示。一般来说，借着施加一电压脉冲或一电流脉冲至该存储元件来切换该存储元 件的该电阻值。
相变化存储器是电阻存储器的一种。相变化存储器是在该电阻存储元件使用一 种相变化材料。该相变化材料呈现两种不同的状态。该相变化材料的状态可以分为非晶 状态及晶体状态，而非晶状态是一较为混乱的原子结构，以及晶体状态是一较为有秩序 的晶格。同时某些相变化材料呈现多种结晶状态，例如面心晶格(FCC)状态，以及六方 最密堆积(HCP)状态，而这都是具有不同电阻并可以用来储存数据位。在接下来的说明 中，该非晶状态一般是指具有较高电阻的状态，而晶体状态一般是指具有较低电阻的状 态。
在相变化材料的相变化可能会包含电阻的变化。如此的话，该存储器会依据温 度的变化，而由该非晶状态变成晶体状态，以及由晶体状态变成非晶状态。该相变化材 料的温度变化可以借着驱动通过该相变化材料本身的电流，或驱动通过邻近于该相变化 材料的一电阻加热器来达成。使用以上两种方法，该相变化材料的可控制加热造成在该 相变化材料的可受控制的相变化。
一相变化存储器包含具有多个存储单元的一相变化阵列，而该多个存储单元是 由相变化材料所制成，并使用该相变化材料的存储状态来编程以储存数据。对于此一相 变化存储装置读取及写入数据的一种方法是控制施加在该相变化材料上的一电流脉冲及/ 或一电压脉冲。每一存储单元该相变化材料的温度通常与用来达到该加热效果所施加的 电流及/或电压一致。用来编程一存储单元的功率是取决于该相变化材料以及与该相变 化材料接触的至少一电极间的电性和热接口。
对于高密度相变化存储器，一相变化存储单元可以储存多位数据，借着编程该 相变化材料使其具有中间电阻值或状态可以用来达成一相变化存储单元的多位储存，而 该多位或多级相变化存储单元可以被写入至多于两种的状态。若编程该相变化存储单元 至三种不同电阻阶级之一，可以储存每一存储单元的1.5位。若编程该相变化存储单元至 四种不同电阻阶级之一，可以储存每一存储单元的双位，以此类推。编程一相变化存储 单元至一中间电阻值，该晶态材料值共存于非晶材料，以及因此通过一合适的写入策略 来控制该存储单元电阻。对于单位元及多位的应用来说，各个存储单元之间工艺上的变 动应该要降到最低。基于这些及其它理由，因而有本发明的需求。

发明内容
在一实施例中提供一集成电路。该集成电路包含一刻蚀凹陷部位的一第一电 极。该集成电路包含一第二电极以及一电阻变化材料填充至该凹陷部位以及耦接至该第 二电极。上述方案中，该第一电极包含 一第一层及一第二层，该凹陷部位形成于该第一 层内，并具有一深度等于该第一层的一厚度。上述方案中，该第一层的热传导率小于该第二层的热传导率，以及其中该第一 层的电阻率大于该第二层的电阻率。上述方案中，该集成电路更包含一介电材料层定义一孔洞，其中该电阻变化 材料填充于该孔洞中，以及其中该凹陷部位具有一深度，该深度大于该孔洞的一临界尺 寸的10%。上述方案中，该集成电路更包含一介电材料层定义一孔洞，其中该电阻变 化材料填充该孔洞，以及其中该凹陷部位具有一深度，该深度在该孔洞的一临界尺寸的 30%至70%的范围内。一种系统，包含一主机；以及一存储装置耦接于该主机，该存储装置包含一凹陷部位孔洞相变化存储单元， 包含一电极包含一刻蚀的凹陷部位；以及一相变化材料沉积在该凹陷部位内。上述方案中，该第一电极包含一第一层及一第二层，该凹陷部位形成于该第一 层内，并具有一深度等于该第一层的一厚度。上述方案中，该第一层的热传导率小于该第二层的热传导率，以及其中该第一 层的电阻率大于该第二层的电阻率。上述方案中，该存储装置更包含一写入电路，组态为以写入一电阻状态至该 凹陷部位孔洞相变化存储单元中；一感测电路，组态为以读取该凹陷部位孔洞相变化存 储单元中的一电阻状态；以及一控制器，组态为以控制该写入电路及该感测电路。一种存储器，包含一电极包含一刻蚀的凹陷部位；一介电材料层包含一刻蚀 的孔洞；以及相变化材料在该凹陷及该孔洞内。上述方案中，该电极包含一第一电极材料层及一第二电极材料层，该凹陷部位 形成于该第一电极材料层内，并具有一深度等于该第一电极材料层的一高度。上述方案中，该孔洞具有一渐变细的侧壁。上述方案中，该孔洞具有垂直侧壁。上述方案中，该凹陷部位具有垂直侧壁。上述方案中，该凹陷部位具有弧形侧壁。一种制造一集成电路的方法，该方法包含提供包含一第一电极的一前工艺晶 片；沉积一介电材料层在该前工艺晶片之上；刻蚀一开口在该介电材料层的内以暴露出 该第一电极的一部位；刻蚀该第一电极的该暴露出的部位以形成一凹陷部位于该第一电极；以及沉积电阻变化材料于该开口及该凹陷部位。 上述方案中，提供该前工艺晶片的步骤包含提供一前工艺晶片包括具有一第一 层及一第二层在该第一层的上的一第一电极，以及其中刻蚀该第一电极的该暴露的部位 包含选择性刻蚀该第二层以露出该第一层而形成该凹陷部位。上述方案中，刻蚀该第一电极的该露出的部位包含刻蚀该露出的部位至一深 度，而该深度大于该开口临界尺寸的10%。上述方案中，刻蚀该第一电极的该露出的部位包含刻蚀该露出的部位至一深 度，而该深度在该开口临界尺寸的30%至70%之间。上述方案中，更包含使用一空洞工艺来定义该开口。上述方案中，更包含制造一第二电极耦接至该电阻变化材料。一种用来制造一存储器的方法，其特征在于，该方法包含提供包含一电极的 一前工艺晶片；沉积一介电材料层在该前工艺晶片之上；刻蚀一孔洞在该介电材料层 的内以暴露出该电极的一部位；刻蚀该电极的该暴露出的部位以形成一凹陷部位于该电 极；以及沉积电阻变化材料于该开口及该凹陷部位。上述方案中，刻蚀该孔洞步骤包含刻蚀具有一渐变细的侧壁的一孔洞。上述方案中，刻蚀该电极的该暴露出的部位步骤包含刻蚀该电极的该暴露的部 位以生成具有垂直侧壁的一凹陷部位。上述方案中，刻蚀该孔洞步骤包含刻蚀具有一亚光刻截面的一孔洞。


本发明相关图式提供对于各实施例更深入的理解，并为本发明说明书的一部 分。这些图式绘示各实施例并整合实施方式中所提出解释各实施例的原则。其它实施例 及许多实施例的优点将使得这些实施例参照着图式，而更容易被熟习本项技艺的人士所 理解。在各图式中的该元件并无须彼此相互完全一致。类似元件将以类似标号部分来指定之。图1是绘示本发明一系统的一实施例的方块图。图2是绘示本发明一存储装置的一实施例的方块图。图3A绘示一相变化存储单元的一实例的剖面视图。图3B绘示一相变化存储单元的另一实施例的一剖面视图。图4A绘示包含一电流密度特征的一相变化存储单元的一实施例的一剖面视图。图4B绘示包含一热量流失特征的一相变化存储单元的一实施例的一剖面视图。图4C绘示包含一主动区域特征的一相变化存储单元的一实施例的一剖面视图。图5A绘示一前工艺晶片的一实施例的剖面视图。图5B绘示一前工艺晶片的一另实施例的剖面视图。图6绘示前工艺晶片、一第一介电材料层、一第二介电材料层、及一第三介电 材料层的一实施例的剖面视图。图7绘示在刻蚀第三介电材料层及第二介电材料层之后的前工艺晶片、一第一 介电材料层、一第二介电材料层、及一第三介电材料层的一实施例的剖面视图。图8绘示在刻蚀第二介电材料层之后的前工艺晶片、一第一介电材料层、一第二介电材料层、及一第三介电材料层的一实施例的剖面视图。
图9绘示在一多晶硅层内形成的前工艺晶片、一第一介电材料层、一第二介电 材料层、及一第三介电材料层以及一空洞的一实施例的剖面视图。
图10绘示在刻蚀多晶硅层及第一介电材料层之后的前工艺晶片、一第一介电材 料层、一第二介电材料层、及多晶硅层的一实施例的剖面视图。
图11绘示在移除多晶硅层及第二介电材料层之后的前工艺晶片、一第一介电材 料层的一实施例的剖面视图。
图12A绘示前工艺晶片、第一介电材料层及底电极包含一凹陷部位的一实施例 的剖面视图。
图12B绘示前工艺晶片、第一介电材料层及底电极包含一凹陷部位的一实施例 的剖面视图。
图13绘示前工艺晶片、第一介电材料层、底电极包含凹陷部位、以及一相变化 材料的一实施例的剖面视图。
图14绘示该复位电流和一相变化存储单元底电极凹陷间关系的一实施例的数据 图。
图15绘示一相变化存储单元工艺变异上的影响的另一实施例的数据图。
图16绘示一相变化存储单元工艺变异上的影响的另一实施例的数据图。
主要元件符号说明
90 系统
92 主机
94通讯连接
100存储装置
102写入电路
104分配电路
106a、106b、106c、106d 存储单元
108感测电路
110、112a_112d、114、116、120、122 信号路径
118控制器
200a、200b相变化存储单元
201、201a第一电极材料
202、20 第一电极
204、204a介电材料层
206、20 第二电极材料
207凹陷部位
208相变化材料
209孔洞部位
210 第二电极
211主动区域
212、213前工艺晶片
214介电材料216a、216b、216c 第二介电材料层218a、218b第三介电材料层222 凸悬224a、224b 多晶硅层226 空洞228 开 口300、360、370 数据图302、322x 轴304, 324, 352y 轴306, 308, 310、362, 364, 366 曲线
具体实施例方式接下来所揭露的实施方式，且参照对应的图式，其为本发明的一部分，并通 过在本发明可实施的特定实施例说明来实施。基此，方位词汇像是「顶」、「底」、
「前」、「后」、「头」、「尾」是用来参照于该等图式的方位。因为实施例的元件可 以置于多种不同的方位，因此，方位词汇目的是用来说明图式，并不做为限制之用。可 以理解地是在其它可使利用的实施例中在结构上或逻辑上的改变，并不会偏离本发明的 范畴。因此接下来的实施方式，并不会限制住申请专利范围所定义出的范畴。可以理解的是本发明所描述的各种示范的实施例的技术特征除非另有备注，其 是可以彼此结合。图1是绘示本发明一系统90的一实施例的方块图。该系统90包含一主机92及 一存储装置100。该主机92系借着通讯连接94通讯耦接于该存储装置100。主机92包 含一计算机(例如桌上型、膝上型、手持型)，便携式电子装置(例如手机、个人数字 助理PDA、MP3播放器、影像播放器、数码相机)，或任何使用存储器的合适的装置。 该存储装置100提供主机92存储器。在一实施例中，该存储装置100包含一相变化存储 装置或其和合适的电阻或电阻变化材料存储装置。图2是绘示本发明一存储装置100的一实施 例的方块图。在一实施例中，该存 储装置是一集成电路或一存储电路的一部分。该存储装置100包含一写入电路102、一 分配电路104、存储单元106a、106b、106c、106d、一控制器118以及一感测电路108。 每一存储单元106a-106d是基于在该存储单元中该相变化材料的非晶态及结晶态来储存数 据的一相变化存储单元。同时每一存储单元106a-106d可通过编程具有中间电阻值的相 变化材料而被编程至两种或更多状态之一。为了编程该存储单元106a-106d之一至一中 间电阻值，该结晶态材料与该非晶态材料一同存在，且使用一合适的写入方式来控制该 存储单元电阻或其数量分配。每一该存储单元106a-106d为一凹陷孔洞存储单元。在一介电材料内形成一孔 洞，然后其凹陷于一第一电极。该凹陷孔洞其后填入电阻变化材料或相变化材料，并连 接该第一电极及一第二电极。该凹陷孔洞的截面及该第一电极内该凹陷部位的深度定义 通过该存储单元的电流和用来复位每一存储单元的功率。在一实施例中该孔洞是先用一空洞工艺来定义出在一介电材料层内的一初始开口以及借着在该第一电极内实施一凹陷 部位来形成。
在此所指的『电性耦接』并非意指该元件必须直接耦接在一起，且可能提供在 该『电性耦接』元件间的中间元件。
写入电路102是透过信号路径110电性耦接于该分配电路104。分配电路104是 透过信号路径112a-112d电性耦接至每一存储单元l(^a-106d。分配电路104是透过信号 路径11 电性耦接至存储单元10虹。分配电路104是透过信号路径11 电性耦接至存 储单元10冊。分配电路104是透过信号路径11 电性耦接至存储单元106c。分配电路 104是透过信号路径112d电性耦接至存储单元106d。分配电路104是透过信号路径114 电性耦接至感测电路108。感测电路108是透过信号路径116电性耦接至控制器118。控 制器118是透过信号路径120电性耦接至写入电路102以及透过信号路径122电性耦接至 分配电路104。
每一存储单元106a_106d包含在温度变化的影响下，可由一非晶态变化至一晶态 或是由一晶态变化至一非晶态的一相变化材料。通过该晶态相变化材料共存于该非晶态 相变化材料在该存储单元106a-106d之一的数量，来定义出两种或更多的状态来储存数据 于存储装置100中。
在该非晶态，一相变化材料比起该晶态明显地具有更高的电阻。因此，该存储 单元10^i-106d的两种或更多状态在它们的电阻是不同的。在一实施例中，该两种或更多 种状态包含两种状态及使用一双位系统，其中该两种状态被指定为“0”及“1”位值。 在另一实施例中，该两种或多种状态包含三种状态及使用一三位系统，其中该三种状态 被指定为“0”、“1”及“2”位值。在另一实施例中，该两种或多种状态包含四种状 态及被指定为多位值，像是“00”、“01”、“10”及“11”。在其它实施例中，在 一存储单元中的该相变化材料，该两种或多种状态可为任何适合的状态数目。
控制器118控制该写入电路102、感测电路108及分配电路104的操作。控制器 118包含一微处理器、微控制器、或其它用来控制写入电路102、感测电路108及分配电 路104操作的合适逻辑电路。控制器118控制写入电路102来设置存储单元106a-106d的 电阻状态。控制器118控制感测电路108来读取存储单元106a-106d的电阻状态。控制 器118控制分配电路104来选择存储单元106a-106d的电阻状态以读取或写入存取。在一 实施例中，将控制器118埋入于存储单元106a-106d的相同芯片上。在另一实施例中， 则将控制器118置于存储单元106a-106d的不同芯片上。
在一实施例中，写入电路102透过信号路径110提供电压脉冲至分配电路 104，以及分配电路104透过信号路径112a-112d可控制地引导该电压脉冲至存储单元 106a-106d。在另一实施例中，写入电路102透过信号路径110提供电流脉冲至分配电 路104，以及分配电路104透过信号路径112a-112d可控制地引导该电流脉冲至存储单元 106a-106d。在一实施例中，分配电路104包含可以控制地引导该电压脉冲或该电流脉冲 至每一存储单元106a_106d的多个晶体管。
感测电路108透过信号路径114读取每一存储单元106a_106d两种或更多状态。 分配电路104透过信号路径ll&-112d可控制地引导读取信号在感测电路108及存储单元 106a-106d之间。在一实施例中，分配电路104包含可以控制地引导该读取信号在感测电路108及存储单元106a-106d的多个晶体管。在一实施例中，为了读取该存储单元106a_106d中的一存储单元的电阻，感测 电路108提供流经该存储单元106a-106d之一的电流，以及感测电路108读取通过该 存储单元106a-106d之一的电压。在另一实施例中，感测电路108提供通过该存储单 元106a_106d之一的电压，以及感测电路108读取流经该存储单元106a_106d之一的电 流。在另一实施例中，写入电路102提供通过该存储单元106a-106d之一的电压，以及 感测电路108读取流经该存储单元106a-106d之一的电流。在另一实施例中，写入电路 102提供流经该存储单元106a-106d之一的电流，以及感测电路108读取通过该存储单元 106a_106d之一的电压。为了编程在存储装置100内的 一存储单元106a_106d，写入电路102产生一种或 多种电流或电压脉冲来加热在该目标存储单元的该相变化材料。在一实施例中，写入电 路102产生适当的电流或电压脉冲并提供给分配电路104且分布置该合适的目标存储单元 106a-106d。控制该电流或电压脉冲的幅度或时间是由该存储单元是要被设置或复位来决 定的。一般来说，一个存储单元的『设置』操作是加热该目标存储单元的相变化材料到 其晶态温度(但通常是低于其熔点)之上，并且时间足够到达到其结晶状态或部分结晶和 部分非晶状态。一般来说，一个存储单元的『复位』操作是加热该目标存储单元的相变 化材料到其熔点之上，并快速地停止冷却该材料，因此达到该非晶态或是一部份非晶状 态及部分结晶状态。图3A绘示一相变化存储单元200a的一实例的剖面视图。在一实施例中，每一 相变化存储单元106a-106d是类似相变化存储单元200a。相变化存储单元200a包含一第 一电极202、一介电材料层204、一相变化材料208、以及一第二电极210。第一电极202 与介电材料层204及相变化材料208连接。相变化材料接触第二电极210。介电材料层 204及底电极202定义在一凹陷的孔洞，并在孔洞内沉积相变化材料208。该凹陷的孔洞 包含由一凹陷部位207，而其是由在底电极202内一凹陷所定义，以及一孔洞部位209， 而其是介电材料层204内一孔洞部位或开口所定义。在一实施例中该凹陷部位207的深 度是比该孔洞部位209底部临界尺寸的10%还大。在另一实施例中，该凹陷部位的深度 为该孔洞部位209底部临界尺寸的大约30% -70%。在一实施例中，该凹陷部位207具有垂直侧壁。在另一实施例中，该凹陷部位 具有弧形侧壁。在一实施例中，该孔洞部位209具有渐变细的侧壁。在其它实施例中， 凹陷部位207及该孔洞部位209的顶部及底部具有亚光刻的截面。第一电极202及第二电 极210包含任何合适的电极材料，像是氮化钛、氮化钽、钨、铝、钛、钽、氮化硅钛、 氮化硅钽、氮化铝钛、氮化铝钽、氮化钨、碳或铜。介电材料层204包含任何合适的介 电材料像是氮化硅。依据本发明相变化材料208可由各种材料所组成。一般来说，硫属化物合金包 含一种或多种由周期表第VI族的元素是使用在这些材料中。在一实施例中，相变化存储 单元200a的相变化材料是由硫属化物化合物材料所组成，像是GeSbTe、SbTe、GeTe、 或AglnSbTe。在另一实施例中，相变化材料208是不含硫属化物，像是GeSb、GaSb> InSb>或GeGalnSb。在其它实施例中，M相变化材料是由包含一种或多种以下元素Ge、 Sb、Te、Ga、As、In、Se及S的任何合适材料所组成。
相变化材料208提供一储存位置来储存单一或多位数据。通过第一电极202及 第二电极210来提供读取及写入信号至相变化存储材料208。在一写入操作过程中，电流 路径要通过相变化材料208是由第一电极202及第二电极210之一通过凹陷部位207及孔 洞部位209再到其它的第一电极202及第二电极210。
图3B绘示一相变化存储单元200b的另一实施例的一剖面视图。在一实施例中， 每一相变化存储单元106a-106d是类似相变化存储单元200b。相变化存储单元200b是类 似先前描述且会时于图3A的相变化存储单元200a，除了相变化存储单元200b的第一电 极202包含一第一电极材料201及一第二电极材料206之外。在本实施例中，该凹陷孔 洞的第一部位207是由第二电极材料206所定义。该第二电极材料206的该厚度或高度 定义了该凹陷部位207的该深度。
在一实施例中该第二电极材料206的厚度是比该孔洞部位209底部临界尺寸大约 10%还大。在另一实施例中，该第二电极材料206的厚度为该孔洞部位209底部临界尺 寸的大约30% -70%。
第一电极材料201包含任何合适的电极材料，像是氮化钛、氮化钽、钨、铝、 钛、钽、氮化硅钛、氮化硅钽、氮化铝钛、氮化铝钽、氮化钨、碳或铜。第二电极材料 206包含不同于第一电极材料201的任何合适的电极材料，像是介电质掺杂相变化材料、 氮化钛、氮化钽、钨、铝、钛、钽、氮化硅钛、氮化硅钽、氮化铝钛、氮化铝钽、氮化 钨、碳或铜。在一实施例中，该第二电极材料206的热传导率小于该第一电极材料201 的热传导率。在一实施例中，该第二电极材料206的电阻大于该第一电极材料201的电 阻。
图4A绘示包含一电流密度特征的一相变化存储单元200a的一实施例的一剖面视 图。图4A也可适用于相变化存储单元200b。如同标号203所指，电流由凹陷部位207 的第一电极202的侧壁及底部流至相变化材料208。跟没有一凹陷部位207的孔洞存储单 元比较起来，凹陷部位207增加了通过相变化存储材料208的电流密度。该电流密度是 在凹陷部位207与孔洞部位209的界面上增加。通过增加该电流密度，可以降低用来复 位该存储单元至一非晶状态的电流。
图4B绘示包含一热量流失特征的一相变化存储单元200a的一实施例的一剖面视 图。图4B也可适用于相变化存储单元200b。如同标号205所指，热由相变化材料208 流至凹陷部位207的第一电极202的侧壁。跟没有一凹陷部位207的孔洞存储单元比较 起来，凹陷部位207降低了由相变化存储材料208至底电极202的热量流失。该电流密 度是在凹陷部位207与孔洞部位209的界面上增加。通过减少该热量流失，可以降低用 来复位该存储单元至一非晶状态的电流。
图4C绘示包含一主动区域特征的一相变化存储单元200a的一实施例的一剖面视 图。图4C也可适用于相变化存储单元200b。基于先前所述的电流密度增加与热量流失 的减少，如同图4A及图4B所示，该热点在此定义为相变化材料208的主动区域或相变化 区域，如标号211所指。跟没有一凹陷部位207的孔洞存储单元比较起来，该主动区域 211是靠近于孔洞部位209的底部。借着移动该主动区域靠近该孔洞部位209的底部，可 以降低用来复位该存储单元至一非晶状态的电流及能量。此外，借着移动该主动区域靠 近该孔洞部位209在工艺变异上，对于用来复位该存储单元至一非晶状态的电流及能量具有一较小的影响。
后述的图5A至图13绘示用来制造之前叙述的相变化存储单元200a及200b以及 图3A和图3B所绘示图式的工艺。
图5A绘示一前工艺晶片212的一实施例的剖面视图。前工艺晶片212包括一 介电材料214、一第一电极20&、以及底部晶片层(未示)。介电材料214可包含二氧 化硅、SiOx、氮化硅、掺氟硅玻璃(FSG)、掺硼磷硅玻璃(BPSG)、掺硼硅玻璃(BSG) 或其它合适的介电材料。第一电极20 包含氮化钛、氮化钽、钨、铝、钛、钽、氮化硅 钛、氮化硅钽、氮化铝钛、氮化铝钽、氮化钨、碳、铜，或其它合适的电极材料。介电 材料214侧向围绕第一电极20 以及将第一电极20 与邻近的装置隔离。
图5B绘示一前工艺晶片213的一另实施例的剖面视图。前工艺晶片213类似前 述及图5A绘示的前工艺晶片212，除了前工艺晶片213的第一电极20 包含一第一电极 材料层201及一第二电极材料层20虹。第二电极材料层20 接触第一电极材料层201的 顶部。介电材料214侧向围绕第一电极材料层201和第二电极材料层20 以及将第一电 极20 与邻近的装置隔离。第二电极材料层20 的厚度定义在之后的工艺中凹陷部位 207的深度。
第一电极材料层201a包含任何合适的电极材料，像是氮化钛、氮化钽、钨、 铝、钛、钽、氮化硅钛、氮化硅钽、氮化铝钛、氮化铝钽、氮化钨、碳或铜。第二电极 材料层20 包含不同于第一电极材料201的任何合适的电极材料，像是介电质掺杂相变 化材料、氮化钛、氮化钽、钨、铝、钛、钽、氮化硅钛、氮化硅钽、氮化铝钛、氮化铝 钽、氮化钨、碳或铜。在一实施例中，该第二电极材料层20 的热传导率小于该第一电 极材料层201a的热传导率。在一实施例中，该第二电极材料层20 的电阻大于该第一 电极材料层201a的电阻。
图6绘示前工艺晶片212、一第一介电材料层2(Ma、一第二介电材料层21虹、 及一第三介电材料层218a的一实施例的剖面视图。一介电材料，像是氮化硅或其它合适 的介电材料是沉积在前工艺晶片212之上以提供第一介电材料层2(Ma。第一介电材料层 2(Ma是使用化学气相沉积(CVD)、高密度等离子体化学气相沉积(HDP-CVD)、原子层 沉积(ALD)、金属有机化学气相沉积(MOCVD)、等离子体气相沉积(PVD)、喷射气相 沉积(JVD)或其它合适的沉积技术。
一第二介电材料是不同于第一介电材料层2(Ma的介电材料，像是二氧化硅或其 它适合用来沉积在第一介电材料层2(Ma之上的材料来提供第二介电材料层21虹。第二介 电材料层21 是比第一介电材料层2(Ma来得厚。在一实施例中，第二介电材料层是至 少为第一介电材料层的四倍厚。第二介电材料层21 是使用化学气相沉积(CVD)、高 密度等离子体化学气相沉积(HDP-CVD)、原子层沉积(ALD)、金属有机化学气相沉积 (MOCVD)、等离子体气相沉积(PVD)、喷射气相沉积(JVD)或其它合适的沉积技术。
第三介电材料，像是氮化硅或其它合适的介电材料是沉积在第二介电材料层 21 之上以提供第三介电材料层218a。在一实施例中，此第三介电材料层是类似于第 一介电材料层2(Ma的介电材料。第三介电材料层218a是较第二介电材料层21 来得 薄。在一实施例中，第三介电材料层218a具有与第一介电材料层2(Ma实质上相同的厚 度。第三介电材料层218a是使用化学气相沉积(CVD)、高密度等离子体化学气相沉积12(HDP-CVD)、原子层沉积(ALD)、金属有机化学气相沉积(MOCVD)、等离子体气相沉 积(PVD)、喷射气相沉积(JVD)或其它合适的沉积技术。 图7绘示在刻蚀第三介电材料层218a及第二介电材料层216a之后的前工艺晶片 212、一第一介电材料层204a、一第二介电材料层216b、及一第三介电材料层218b的一 实施例的剖面视图。刻蚀第三介电材料层218a及第二介电材料层216a以提供开口 220并 露出第一介电材料层204a，以及提供第二介电材料层216b和第三介电材料层218b。在 一实施例中，开口 220是实质地位于第一电极202a的中央。图8绘示在刻蚀第二介电材料层216b之后的前工艺晶片212、一第一介电材料层 204a、一第二介电材料层216c、及一第三介电材料层218b的一实施例的剖面视图。第二 介电材料层216b是使用一选择湿法刻蚀或其它适合的刻蚀方法选择性凹陷刻蚀，来产生 如标号222所指的第三介电材料层218b的突悬。图9绘示在一多晶硅层224a内形成的前工艺晶片212、一第一介电材料层204a、 一第二介电材料层216c、及一第三介电材料层218b以及一空洞(keyhole) 226的一实施例 的剖面视图。多晶硅或其它合适的材料是共形沉积在第三介电材料层218b、第二介电材 料层216c及第一介电材料层204a所露出的部位之上。由于突悬222，多晶硅的共形沉积 会自我修剪以形成一孔洞或空洞226。空洞226是实质地位于第一电极202a的中央。多 晶硅层224a是使用化学气相沉积(CVD)、高密度等离子体化学气相沉积(HDP-CVD)、 原子层沉积(ALD)、金属有机化学气相沉积(MOCVD)、等离子体气相沉积(PVD)、喷 射气相沉积(JVD)或其它合适的沉积技术。图10绘示在刻蚀多晶硅层224a及第一介电材料层204a之后的前工艺晶片212、 一第一介电材料层204、一第二介电材料层216c、及多晶硅层224b的一实施例的剖面视 图。移除第三介电材料层218b。刻蚀多晶硅层224a以露出空洞226。然后，空洞226 被移转至第一介电材料层204a，以提供在多晶硅层224b及第一介电材料层204内形成如 同被开口 228所指的状态。在一实施例中，开口或孔洞228具有亚光刻截面，使得该第 一电极202a的露出部位具有一亚光刻截面。图11绘示在移除多晶硅层224b及第二介电材料层216c之后的前工艺晶片212、 一第一介电材料层204的一实施例的剖面视图。刻蚀第二介电材料层216c及多晶硅层 224b以露出第一介电材料层204。在一实施例中，开口 228提供孔洞部位209并具有垂 直侧壁。在另一实施例中，开口 228具有渐变细的侧壁。图12A绘示前工艺晶片212、第一介电材料层204及底电极202包含一凹陷部位 207的一实施例的剖面视图。刻蚀第一电极202a的露出部位以提供凹陷部位207及底电 极202。在一实施例中，是使用单一刻蚀步骤来刻蚀孔洞部位209及凹陷部位207。在 另一实施例中，是使用两步骤的刻蚀工艺。在该两步骤刻蚀工艺中，使用一第一选择性 刻蚀步骤以提供孔洞部位209以及使用一第二选择性刻蚀步骤来提供凹陷部位207。在一实施例中，刻蚀底电极202a至一深度，该深度比孔洞部位209底部临界尺 寸的10%来得大以提供凹陷部位207。在另一实施例中，刻蚀底电极202a至一深度为孔 洞部位209的底部的临界尺寸的大约30% -70%之间。在实施例中，刻蚀底电极202a以 提供一凹陷部位207并具有垂直侧壁。在另一实施例中，刻蚀底电极202a以提供一凹陷 部位207并具有弧形侧壁。
图12B绘示前工艺晶片212、第一介电材料层204及底电极202包含一凹陷部位 207的一实施例的剖面视图。在本实施例中，刻蚀第二电极材料层20 的露出部位以露 出第一电极材料层201来提供凹陷部位207及底电极202。在一实施例中，是使用单一刻 蚀步骤来刻蚀孔洞部位209及凹陷部位207。在另一实施例中，是使用两步骤的刻蚀工 艺。在该两步骤刻蚀工艺中，使用一第一选择性刻蚀步骤以提供孔洞部位209以及使用 一第二选择性刻蚀步骤来提供凹陷部位207。
在本实施例中，第二电极材料层20 的厚度定义该凹陷部位207的深度。在一 实施例中，凹陷部位的深度大约比孔洞部位209的底部临界尺寸的10%来得大。在另一 实施例中，凹陷部位207的深度为孔洞部位209的底部的临界尺寸的大约30% -70%之 间。在一实施例中，刻蚀第二电极材料层20 以提供一凹陷部位207并具有垂直侧壁。 在另一实施例中，刻蚀第二电极材料层20 以提供一凹陷部位207并具有弧形侧壁。
图13绘示前工艺晶片212、第一介电材料层204、底电极包含凹陷部位207、以 及一相变化材料208的一实施例的剖面视图。一相变化材料208，像是硫属化物材料或其 它合适的相变化材料是沉积在介电材料层204及第一电极202的露出部位之上以提供相变 化材料208。相变化材料208是使用化学气相沉积(CVD)、高密度等离子体化学气相沉 积(HDP-CVD)、原子层沉积(ALD)、金属有机化学气相沉积(MOCVD)、等离子体气 相沉积(PVD)、喷射气相沉积(JVD)或其它合适的沉积技术。
一电极材料，像是氮化钛、氮化钽、钨、铝、钛、钽、氮化硅钛、氮化硅钽、 氮化铝钛、氮化铝钽、氮化钨、碳、铜，或其它合适的电极材料是沉积在相变化材料之 上，以提供先前所描述及图3A所绘示的第二电极210以及相变化存储单元200a。该电 极材料是使用化学气相沉积(CVD)、高密度等离子体化学气相沉积(HDP-CVD)、原子 层沉积(ALD)、金属有机化学气相沉积(MOCVD)、等离子体气相沉积(PVD)、喷射气 相沉积(JVD)或其它合适的沉积技术。在另一实施例中，使用前工艺晶片213来取代前 工艺晶片212，而制造先前描述及图3B所绘示的相变化存储单元200b。
图14绘示该复位电流和一相变化存储单元底电极凹陷间关系的一实施例的数据 图300。数据图300包含χ轴302是将该底电极凹陷除以临界尺寸，和y轴304是常态化 的复位电流(例如对于一凹陷孔洞存储单元的该复位电流除以不具有一底电极凹陷的 一孔洞存储单元的该复位电流)。曲线306绘示对于具有垂直孔洞侧壁的一凹陷孔洞的仿 真数据。曲线308绘示对于具有60ο孔洞侧壁的一凹陷孔洞的仿真数据。曲线310绘示 对于具有60ο孔洞侧壁的一凹陷孔洞及20nm的孔洞底部临界尺寸的仿真数据。
如数据图300所绘示该复位电流会随着底电极凹陷的增加而降低。复位电流的 降低可由具有一垂直侧壁和渐变细的侧壁的凹陷孔洞数据来呈现出来，虽具有渐变细侧 壁的凹陷孔洞复位电流降低的更为明显。由曲线308及曲线310的相似度看来，复位电 流的降低是与该孔洞的底部临界尺寸无关。如数据图300所绘示，借着挖凹该底电极大 概是该孔洞的底部临界尺寸的20%，该复位电流大约可降低8%。复位电流的降低可以 通过包含具有垂直侧壁的底电极凹陷及具有弧形侧壁的底电极凹陷的存储单元来达成。
图15绘示一相变化存储单元工艺变异上的影响的另一实施例的数据图360。数 据图360包含在χ轴322上为纳米大小的底电极凹陷，以及在y轴324以微安培大小的复 位电流。曲线362绘示具有35nm孔洞顶部临界尺寸的一凹陷孔洞，及20nm的孔洞底部临界尺寸的仿真数据。 在一实施例中，该对于刻蚀该底电极的该凹陷的工艺变异是正负2.5nm。如数据 图360所绘示，对于2.5nm的目标凹陷，如标号364所指，一存储单元的该复位电流可能 会高达约9.3%的变异。对于7.5nm的目标凹陷，如标号366所指，一存储单元的该复位 电流可能会高达约2.1%的变异。因此，增加该底电极的该凹陷目标深度，一存储单元的 该复位电流变异可以从9.3%降低至2.1%，也因此改善了存储单元的工艺稳定性。图16绘示一相变化存储单元工艺变异上的影响的另一实施例的数据图370。数 据图370包含在χ轴322上为纳米大小的底电极凹陷，以及在y轴352以毫瓦特大小的复 位功率。曲线370绘示具有35nm孔洞顶部临界尺寸的一凹陷孔洞，及20nm的孔洞底部 临界尺寸的仿真数据。在一实施例中，该对于刻蚀该底电极的该凹陷的工艺变异是正负2.5nm。如数据 图370所绘示，对于2.5nm的目标凹陷，如标号374所指，一存储单元的该复位功率可能 会高达约7.5%的变异。对于7.5nm的目标凹陷，如标号376所指，一存储单元的该复位 功率可能会高达约2.9%的变异。因此，增加该底电极的该凹陷目标深度，一存储单元的 该复位功率变异可以从7.5%降低至2.9%，也因此改善了存储单元的工艺稳定性。各实施例提供具有一凹陷孔洞的一相变化存储单元，且在凹陷孔洞内沉积相变 化材料。在一实施例中，该孔洞是使用一空洞工艺来定义，并更进一步地挖凹一电极。 该电极的该凹陷改善该存储单元的主动区域的该电流密度及该热隔离校不，并可以同时 降低用来编程该存储单元的电流及功率。由于工艺上的变异，该凹陷也降低用来编程该 存储单元的复位电流及功率的变异。本发明所揭露的特定实施例是实质地针对使用相变化存储元件，该等实施例可 以应用在任何合适的电阻存储元件或电阻改变存储元件。熟习本项技艺的人士可依据本发明所述的实例在不脱离本发明精神和范围的所 做的各种改变。因此，本说明书和图式应视为本发明原则的说明非做为限制之用，更涵 盖在本发明精神和范围中的各种修饰，本发明被定义于权利要求书所限定的范围。
权利要求
1.一种集成电路，其特征在于，包含 一第一电极，包含一刻蚀的凹陷部位； 一第二电极；以及一电阻变化材料填充该凹陷部位并耦接至该第二电极。
2.根据权利要求1所述的集成电路，其特征在于，该第一电极包含一第一层及一第二 层，该凹陷部位形成于该第一层内，并具有一深度等于该第一层的一厚度。
3.根据权利要求2所述的集成电路，其特征在于，该第一层的热传导率小于该第二层 的热传导率，以及其中该第一层的电阻率大于该第二层的电阻率。
4.根据权利要求1所述的集成电路，其特征在于，更包含 一介电材料层定义一孔洞，其中该电阻变化材料填充于该孔洞中，以及其中该凹陷部位具有一深度，该深度大于该孔洞的一临界尺寸的10%。
5.—种系统，其特征在于，包含 一主机；以及一存储装置耦接于该主机，该存储装置包含一凹陷部位孔洞相变化存储单元，包含一电极包含一刻蚀的凹陷部位；以及 一相变化材料沉积在该凹陷部位内。
6.根据权利要求5所述的系统，其特征在于，该电极包含一第一层及一第二层，该凹 陷部位形成于该第一层内，并具有一深度等于该第一层的一厚度。
7.根据权利要求6所述的系统，其特征在于，该第一层的热传导率小于该第二层的热 传导率，以及其中该第一层的电阻率大于该第二层的电阻率。
8.根据权利要求5所述的系统，其特征在于，该存储装置更包含一写入电路，组态为以写入一电阻状态至该凹陷部位孔洞相变化存储单元中； 一感测电路，组态为以读取该凹陷部位孔洞相变化存储单元中的一电阻状态；以及 一控制器，组态为以控制该写入电路及该感测电路。
9.一种存储器，其特征在于，包含 一电极包含一刻蚀的凹陷部位；一介电材料层包含一刻蚀的孔洞；以及 相变化材料在该凹陷及该孔洞内。
10.根据权利要求9所述的存储单元，其特征在于，该电极包含一第一电极材料层及 一第二电极材料层，该凹陷部位形成于该第一电极材料层内，并具有一深度等于该第一 电极材料层的一高度。
11.根据权利要求9所述的存储单元，其特征在于，该孔洞具有一渐变细的侧壁。
12.根据权利要求9所述的存储单元，其特征在于，该凹陷部位具有弧形侧壁。
13.—种制造一集成电路的方法，其特征在于，该方法包含 提供包含一第一电极的一前工艺晶片；沉积一介电材料层在该前工艺晶片之上； 刻蚀一开口在该介电材料层的内以暴露出该第一电极的一部位； 刻蚀该第一电极的该暴露出的部位以形成一凹陷部位于该第一电极；以及 沉积电阻变化材料于该开口及该凹陷部位。
14.根据权利要求13所述的方法，其特征在于，提供该前工艺晶片的步骤包含提供一 前工艺晶片包括具有一第一层及一第二层在该第一层的上的一第一电极，以及其中刻蚀该第一电极的该暴露的部位包含选择性刻蚀该第二层以露出该第一层而形 成该凹陷部位。
15.根据权利要求13所述的方法，其特征在于，刻蚀该第一电极的该露出的部位包含 刻蚀该露出的部位至一深度，而该深度大于该开口临界尺寸的10%。
16.—种用来制造一存储器的方法，其特征在于，该方法包含 提供包含一电极的一前工艺晶片；沉积一介电材料层在该前工艺晶片之上； 刻蚀一孔洞在该介电材料层的内以暴露出该电极的一部位； 刻蚀该电极的该暴露出的部位以形成一凹陷部位于该电极；以及 沉积电阻变化材料于该开口及该凹陷部位。
17.根据权利要求16所述的方法，其特征在于，刻蚀该孔洞步骤包含刻蚀具有一渐变 细的侧壁的一孔洞。
全文摘要
本发明公开了一种包含凹陷部位电极的集成电路。该集成电路包含一第一电极包含一刻蚀的凹陷部位；一第二电极；以及一电阻变化材料填充该凹陷部位并耦接至该第二电极。
文档编号H01L21/70GK102024838SQ20091000584
公开日2011年4月20日 申请日期2009年2月5日 优先权日2008年2月5日
发明者汤玛斯·汉普, 艾瑞克·乔瑟夫, 陈士弘, 马修·布雷杜斯克 申请人:国际商用机器公司, 奇梦达股份有限公司, 旺宏电子股份有限公司