用于增强抗电迁移性的互连结构和制作方法

专利名称：用于增强抗电迁移性的互连结构和制作方法
技术领域：
本发明涉及一种半导体结构及其制作方法。具体而言，本发明涉 及一种通过利用多层衬垫对过孔开口的下部区域进行加衬而具有增强
的抗电迁移(EM)性的互连结构。本发明也提供一种制作这样的互连 结构的方法。
背景技术：
一般而言，半导体器件包括多个电路，这些电路形成半导体衬底 上制作的集成电路(ic)。通常将为复杂的信号路径网络确定路由以 连接分布于衬底的表面上的电路元件。这些信号跨器件的高效路由要 求形成多级或者多层方案，例如单或者双大马士革布线结构。布线结 构通常包括铜Cu,因为基于Cu的互连与基于铝Al的互连相比在复杂 半导体芯片上的大量晶体管之间提供更高速度的信号传输。
在典型互连结构内，金属过孔垂直于半导体衬底行进，而金属线 路平行于半导体衬底行进。通过在介电常数小于4.0的电介质材料中 嵌入金属线路和金属过孔(例如传导特征)来在当今的IC产品芯片中 实现进一步提高信号速度和减少相邻金属线路中的信号(称为"串 扰，，)。
在半导体互连结构中，已经将电迁移(EM)认同为一种金属故障 机制。从20世纪60年代，EM是针对超大规模集成(VLSI)电路及 制作的最坏可靠性忧虑之一。该问题不仅需要在工艺开发时期加以克 服以便使工艺合格，而且它也在芯片的整个寿命内延续。由于高密度 电流造成的金属离子移动而在互连结构的金属导体内产生空穴。
虽然金属互连中的快速扩散路径根据用于芯片制作的整个集成方 案和材料而变化，但是已经观察到，沿着金属/平坦化后的电介质盖层界面传送的金属原子如Cu原子对EM寿命推测(projection)发挥重 要作用。EM初始空穴先在金属/电介质盖层界面处形成核，然后在通 向互连底部的方向上生长，这最终导致电路死区开口。
图1A-1D是现有技术的互连结构在EM故障各种阶段的图形表 示。在这些图中，标号12表示电介质盖层，而标号10表示金属互连 特征；没有标记现有技术的互连结构的所有其它部件以免使EM问题 难以理解。图1A是初始应力阶段。图IB处于当在金属互连特征10/ 电介质盖层12界面处启动空穴14的成核时这一时间。图1C处于当 空穴14朝着传导特征10的底部生长时这一时间，而图ID处于空穴 14的生长穿过金属互连特征IO从而造成电路死区开口这一时间。
已经证实，通过用Cu/金属界面取代Cu/电介质界面可以将抗电迁 移性增强100倍以上。现有技术的金属盖层通常包括在互连结构的Cu 导体区域上面选择性沉积的含Co合金，例如CoWP。利用这样的选择 性沉积的金属盖层的一个问题在于，在一般用来清洁互连电介质材料 表面的稀释氢氟酸的清洁期间可能出现金属盖层的腐蚀。特别是当使 用CoWP作为金属盖层材料时观察到这一点。具体而言，稀释氢氟酸 蚀刻掉一些金属盖层从而造成在互连结构内形成空穴。空穴存在于互 连结构的如下区域中，在该区域中，上方的传导填充的过孔与下方的 金属覆盖的下互连级的传导区域发生接触。由于使用稀释氢氟酸来蚀 刻掉金属盖层而造成的空穴存在是有害的，因为它降低互连结构的抗 EM性。
鉴于上述内容，需要提供一种避免由EM故障造成的电路死区开 口而又避免由于蚀刻掉金属盖层而造成的空穴形成的互连结构。

发明内容
本发明提供一种具有增强的抗电迁移性的互连结构，其中过孔开 口的下部包括多层衬垫。该多层衬垫从构图的电介质材料的表面向外 包括扩散阻挡层、多材料层和含金属的硬掩膜。多材料层包括第一 材料层，包括来自下方电介质盖层的残留物；以及第二材料层，包括来自下方金属盖层的残留物。本发明的互连结构也避免由于蚀刻掉金 属盖层造成的空穴形成。这样，本发明的互连结构与现有技术的互连 结构相比具有更好的可靠性和技术扩展性。
本发明也提供一种制作这样的互连结构的方法，该互连结构在电 介质材料内形成的过孔开口的下部内包括多层衬垫。
概括而言，该互连结构包括
下互连级，包括第一电介质材料，该第一电介质材料具有嵌入 于其中的至少 一个传导特征，所述至少 一个传导特征具有位于其中 的过孑L自寸削4争^正(a via gouging feature );
构图的金属盖层，位于至少 一 个传导特征的 一 些但是并非所有 部分上面；
构图的电介质盖层，位于构图的金属盖层和部分第一电介质材 料上面；以及
上互连级，包括第二电介质材料，该第二电介质材料具有位于 下方传导填充过孔上面并且连接到下方传导填充过孔的至少一个传 导填充线路，其中所述传导填充过孔的位于构图的电介质盖层附近 的下部包括多层衬垫，该多层衬垫从第二电介质材料的构图表面向 外包括扩散阻挡层、多材料层和含金属的硬掩膜，所述多材料层包 括第一材料层，包括来自所述构图的电介质盖层的残留物；以及 第二材料层，包括来自所述构图的金属盖层的残留物。
除了上文提到的互连结构之外，本发明也提供 一 种制作该互连结
构的方法。本发明的方法包括与现有半导体互连处理步骤兼容的处理步骤。
概括而言，本发明的方法包括
提供结构，该结构包括第一电介质材料，具有嵌入于其中的 至少一个传导特征；金属盖层，位于所述至少一个传导特征的表面 上；电介质盖层，位于金属盖层和部分第一电介质材料的表面上； 第二电介质材料，位于所述电介质盖层的表面上；以及硬掩膜，位 于所述电介质盖层的表面上；形成经过所述硬掩膜和所述第二电介质材料、停止于所述电介
质盖层的表面上的至少一个过孔开口；
形成至少在所述至少一个过孔开口内并且位于第二电介质材 料的侧壁上和所述电介质盖层的暴露表面上的扩散阻挡层；
通过去除部分所述扩散阻挡层、所述电介质盖层和所述金属盖 层，在嵌入于第 一电介质材料内的所述至少一个传导特征内形成过 孔則削特征，其中在所述形成过孔刨削特征期间，在所述至少一个 过孔开口的底部形成多材料层，所述多材料层包括第一材料层， 包括来自所述电介质盖层的残留物；以及第二材料层，包括来自所 述金属盖层的残留物；
至少在所述过孔开口内形成含金属的硬掩膜；
形成位于所述至少一个过孔开口上面并且与所述至少一个过 孔开口接触的至少一个线路开口 ；
在所述至少一个线路开口和所述至少一个过孔开口内形成另 一扩散阻挡层；以及
在所述过孔刨削特征、所述至少 一个过孔开口和所述至少 一个 线路开口内形成互连传导材料，所述互连传导材料具有与所述第二 电介质材料的上表面共面的上表面。


图1A-1D是图示了在现有互连结构中由EM故障造成的死区电路 形成的图形表示(通过横截面视图)。
图2A-2L是描绘本发明的基本处理步骤的图形表示(通过横截面
视图)。
图3是图示了在图2F中所示结构中形成的过孔开口侧壁的下部 处的衬垫材料的特写视图的图形表示(通过横截面视图)。
图4是图示了在图2L中所示结构中形成的过孔开口侧壁的下部处 的衬垫材料的特写视图的图形表示(通过横截面视图)。
图5是图示了本发明另一实施例的图形表示(通过横截面视图)，在该实施例中过孔刨削特征与图2A-2L中表示的刨削特征相比相对平坦。
具体实施例方式
现在将通过参照以下讨论和本申请的附图来更具体地描述提供一 种具有增强的电迁移(EM)可靠性的互连结构及其形成方法的本发明。 注意到，仅出于说明的目的而提供本申请的附图，于是附图未按比例绘制。
在以下描述中阐述诸多具体细节，比如特定结构、部件、材料、 尺度、处理步骤和技术，以便提供对本发明的透彻理解。然而，本领 域普通技术人员将认识到，没有这些具体细节也可以实现本发明。在 其它情况中，没有具体地描述公知结构或者处理步骤以免使本发明难
以理解。
将理解到，当作为层、区域或者衬底的元件被称为在另一元件"上" 或者"之上，，时，它可以直接地在另一元件上或者也可以存在居间元件。 对照而言，当元件被称为"直接地在"另一元件"上或者之上"时，不存 在居间元件。也将理解到，当元件被称为"连接"或者"耦合，，到另一元 件时，它可以直接地连接或者耦合到另 一元件或者可以存在居间元件。 对照而言，当元件被称为"直接地连接"或者"直接地耦合"到另 一元件 时，不存在居间元件。
如上文所言，本发明提供一种具有增强的抗电迁移性的互连结构， 其中过孔开口的下部包括多层衬垫。本发明结构的提高抗电迁移性的 多层衬垫从构图电介质材料的竖直表面向外包括扩散阻挡层、多材料 层和含金属的硬掩膜。多材料层包括第一材料层，包括来自下方电 介质盖层的残留物；以及第二材料层，包括来自下方金属盖层的残留 物。本发明也提供一种制作这样的互连结构的方法，该互连结构在电 介质材料内形成的过孔开口的下部内包括多层衬垫。
现在参照图2A-2L,这些图是描绘本发明的一个实施例中所用基 本处理步骤的图形表示(通过横截面图)。具体而言，本发明的这一实施例从提供图2A中所示初始结构50开始。如图所示，初始结构50 包括互连结构的第一互连级52，该互连结构级包括第一电介质材料 54，该第一电介质材料具有嵌入于其中的至少一个传导特征58，该传 导特征通过第一扩散阻挡层56与第一电介质材料54隔开。图2A中 所示初始结构50也包括布置于至少一个传导特征58的暴露上表面上 的金属盖层60; —些第一金属盖层60可以延伸到第一扩散阻挡层56 上，但是它不延伸到第一电介质材料54的表面上。
图2A中所示初始结构50通常位于衬底(未示出)的表面上。未 示出的村底可以包括半传导材料、绝缘材料、传导材料或者其任何组 合。当衬底包括半传导材料时，可以使用任何半导体，比如Si、 SiGe、 SiGeC、 SiC、 Ge合金、GaAs、 InAs、 InP和其它III/V或者II/VI化合 物半导体。除了这些列举的半传导材料类型，本发明也设想如下情况， 在这些情况中半导体衬底是分层半导体，例如Si/SiGe、 Si/SiC、绝缘 体上硅(SOI)或者绝缘体上硅锗(SGOI)。
当衬底是绝缘材料时，绝缘材料可以是有机绝缘体、无机绝缘体 或者包括多层的其组合。当衬底是传导材料时，衬底可以例如包括多 晶硅、元素金属、元素金属合金、金属硅化物、金属氮化物或者包括 多层的其组合。当衬底包括半传导材料时，可以在其上制作一个或者 多个半导体器件，例如互补金属氧化物半导体(CMOS)器件。
第一电介质材料54包括任何级间或者级内电介质，该电介质包括 无机电介质或者有机电介质。第一电介质材料54可以是多孔的或者无 孔的。可以用作第一电介质材料54的适当电介质的一些例子包括-f旦不 限于Si02、倍半硅氧烷、包括Si、 C、 O和H原子的掺杂C的氧化 物(即有机硅酸盐)、热固性聚亚芳基醚(thermosetting polyarylene ether)或者其多层。术语"聚亚芳基"在本申请中用来表示通过键、稠 环或者惰性连接基团(例如氧、硫、砜、亚砜、羰基等)来连接在一 起的芳基部分或者惰性取代的芳基部分。
第一电介质材料54通常具有约4.0或者更小的介电常数，其中约 2.8或者更小的介电常数甚至更典型。这些电介质与介电常数高于4.0的电介质材料相比 一般具有更低的寄生串扰。第 一 电介质材料54的厚
度可以根据所用电介质材料以及层内电介质的确切数目而变化。通常
并且对于正常互连结构，第一电介质材料54具有从约200nm到约 450nm的厚度。
利用任何常规沉积工艺在衬底(未示出)上形成第一电介质材料 54，该沉积工艺例如包括化学汽相沉积(CVD)、等离子体增强型化 学汽相沉积(PECVD)、蒸发、化学溶液沉积和旋涂。
继在衬底(未示出)上形成第一电介质材料54之后，通过光刻(涂 敷光致抗蚀剂、将涂敷的光致抗蚀剂曝光成所需辐射图案以及显影) 和蚀刻(干法蚀刻、湿法蚀刻或者其组合)来构图第一电介质材料54 以在第一电介质材料54内提供至少一个开口 ，在该开口中随后将形成 至少一个传导特征(即传导材料58)。可以利用位于第一电介质材料 54的上表面上的硬掩膜(未示出)进行第一电介质材料54的构图。 通常在用传导材料填充至少一个开口并且使该结构平坦化之后去除硬 掩膜(未示出)。在蚀刻工艺期间，可以在将图案转移到至少硬掩膜 中之后(经由常规剥离工艺)去除构图的光致抗蚀剂。硬掩膜可以包 括氧化物、氮化物、氧氮化物或者其多层组合，例如氧化物/氮化物硬 掩膜。
接着，在至少一个开口内第一电介质材料54的暴露壁部分上形成 第一扩散阻挡层56。第一扩散阻挡层56包括Ta、 TaN、 TiN、 Ru、 RuN、 RuTa、 RuTaN、 W、 WN和可以用作为阻挡层来防止传导材料 经其扩散的任何其它材料中的一种材料。第一扩散阻挡层56的厚度可 以根据在形成其时使用的沉积工艺以及所用材料而变化。通常，第一 扩散阻挡层56具有从约4nm到约40nm的厚度，其中从约7nm到约 20nm的厚度更典型。
通过常规沉积工艺来形成第一扩散阻挡层56，该沉积工艺例如包 括CVD、 PECVD、原子层沉积(ALD)、物理汽相沉积(PVD)、溅 射、化学溶液沉积和镀覆。
在利用第一扩散阻挡层56对开口进行加衬之后，通过在开口内沉积传导材料并且将结构平坦化来在开口内形成至少一个传导特征58。 平坦化提供如下结构，在该结构中至少传导特征58的上表面与第一电 介质材料54的上表面基本上共面。
传导特征58例如包括多晶硅、传导金属、包括至少一种传导金属 的合金、传导金属硅化物或者其组合。优选地，传导特征58是传导金 属如Cu、 W或者Al，其中Cu或者Cu合金(比如AlCu)在本发明中 是高度优选的。利用常规沉积工艺将在形成传导特征58时使用的传导 材料填充到第一电介质材料54中的至少一个开口的其余部分中，该沉 积工艺包括但不限于CVD、 PECVD、溅射、化学溶液沉积或者镀覆。
在沉积之后，可以使用常规平坦化工艺例如化学机械抛光(CMP) 和/或研磨来提供如下结构，在该结构中第一扩散阻挡层56和传导特 征58各自具有与第一电介质材料54的上表面基本上共面的上表面。
接着，在第一电介质材料54内的至少传导特征58的上暴露表面 上形成金属盖层60。金属盖层60包括单独的Co、 Ir或Ru，或者包括 它们与W、 B、 P、 Mo和Re中的至少一个的合金材泮牛，也就是i兌， Co、 Ir和Ru之一与W、 B、 P、 Mo和Re至少之一。优选地，金属盖 层60包括含Co的金属盖层，其中CoWP是高度优选的。金属盖层60 具有通常在从约2nm到约20nm的范围内的厚度，其中从约5nm到约 10nm的厚度范围甚至更典型。
金属盖层60通常但是并非总是利用选择沉积工艺来形成，该选择 沉积工艺例如包括催化镀覆工艺和非电解镀覆工艺。在 一 些实施例中， 可以使用非选择沉积工艺，比如溅射、原子层沉积(ALD)和CVD。
观察到金属盖层60没有与第一电介质材料54的上表面共面。金 属盖层60代之以具有位于第一电介质材料54的上表面之上的上表面。 这样，传导特征58不是凹陷的传导特征。
图2B示出了在形成电介质盖层64之后形成的所得结构。电介质 盖层64覆盖第 一 电介质材料54的上暴露表面以及金属覆盖的传导特 征(也就是说，电介质盖层也位于金属盖层60上面)。
利用常^见沉积工艺例如CVD、 PECVD和旋涂来形成电介质盖层64。电介质盖层64包括任何适当的电介质盖层材料，例如SiC、Si4NH3、 Si02、掺杂碳的氧化物、掺杂氮和氢的碳化硅SiC(N，H)或者其多层。 电介质盖层64的厚度可以根据用来形成该层的技术以及该层的材料 构成而变化。通常，电介质盖层64具有从约15nm到约55nm的厚度， 其中从约25nm到约45nm的厚度更典型。
接着并且如图2C中所示，在电介质盖层64的上暴露表面上形成 第二电介质材料68,该第二电介质材料形成本发明结构的第二互连级 66的部分。第二电介质材料68可以包括与第一电介质材料54的电介 质材料相同或者不同(优选相同)的电介质材料。用于第一电介质材 料54的处理技术和厚度范围在这里也适用于第二电介质材料68。第 二电介质材料68也可以包括两种不同材料，即先沉积一种电介质材 料，继而沉积不同的电介质材料。在本发明的一个实施例中，第二电 介质材料68包括两种不同的低k电介质材料，因此第二互连级66具 有如下混合结构，该结构具有嵌入于多孔电介质材料中的随后填充的 传导填充线路和嵌入于致密(即无孔)电介质材料中的随后填充过孔。 在这样的实施例中，多孔低k电介质具有约2.8或者更小的介电常数， 而致密无孔低k电介质具有约4.0或者更小的介电常数。
在电介质盖层64上形成第二电介质材料68之后，在第二电介质 材料68的上表面上形成如图2C中所示的硬掩膜70。硬掩膜70包括 氧化物、氮化物、氧氮化物或者其多层堆叠物。在一个实施例中，硬 掩膜70包括氧化硅。在另一实施例中，硬掩膜70包括氮化硅。在本 发明的又一实施例中，硬掩膜70包括如下垫堆叠物，该垫堆叠物包括 氧化硅层和位于该氧化硅层上面的氮化硅层。可以利用例如包括氧化、 氮化及其组合的热生长工艺来形成硬掩膜70。取而代之，可以通过例 如包括化学汽相沉积、等离子体增强型化学汽相沉积、化学溶液沉积、 原子层沉积和蒸发的沉积工艺来形成硬掩膜70。
沉积的硬掩膜70的厚度可以根据形成的硬掩膜材料类型、组成硬 掩膜的层数目和在形成硬掩膜时使用的沉积技术而变化。通常，沉积 的硬掩膜70具有从约10nm到80nm的厚度，其中从约20nm到60nm的厚度甚至更优选。
图2C中所示结构也描绘了存在如下过孔开口 72，该过孔开口从 硬掩膜70的上表面延伸经过第二电介质材料68而停止于电介质盖层 64的上表面上。利用光刻和蚀刻来形成过孔开口 72。在形成过孔开口 72时使用的光刻步骤包括在硬掩膜70的表面上面涂敷光致抗蚀剂 (未示出)，将光致抗蚀剂曝光成所需辐射图案即过孔图案，以及对 光致抗蚀剂显影。在显影的光致抗蚀剂内的过孔图案通过利用一个或 者多个蚀刻工艺先转移到硬掩膜70、然后转移到第二电介质材料68 中。可以紧接在将图案转移到形成构图的硬掩膜的硬掩膜70之后利用 常规剥离工艺来剥离构图的光致抗蚀剂。取而代之，可以在将图案转 移到第二电介质材料68中之后剥离构图的光致抗蚀剂。在转移图案时 使用的蚀刻可以包括干法蚀刻工艺、湿法化学蚀刻工艺或者其组合。 术语"干法蚀刻"在这里用来表示蚀刻技术，比如反应离子蚀刻、离子 束蚀刻、等离子体蚀刻或者激光消融。
应当观察到，本发明仅出于说明的目的而仅示出了第一电介质材 料内的一个过孔开口和一个传导特征。虽然示出了第一电介质材料内 的单个过孔开口和单个传导特征，但是本发明不限于此。相反，本发 明设想多个过孔开口和传导特征。
还观察到，在将过孔开口 72形成到第二电介质材料68期间，损 坏第二电介质材料68的侧壁从而形成受损侧壁68，。例如在图2C中 也描绘了受损侧壁68'。受损侧壁68，与体材料相比没有那么致密。这 可以表现在化学或者物理性质上。例如并且当第二电介质材料68包括 C作为原子之一时，第二电介质材料68的受损侧壁68，与第二电介质 材料68的其余部分相比具有更低的C含量(即C耗尽)。当利用非 含C电介质材料时，受损侧壁68，可以表征为多孔。
接着，对图2C中所示结构进行清洁步骤，该步骤从过孔开口 72 内第二电介质材料68的侧壁去除受损层68，。例如在图2D中示出了 在进行清洁步骤之后形成的所得结构。本发明中所用清洁工艺包括能 够去除图2C中所示结构的受损侧壁68，的任何清洁工艺。能够从过孔开口 72内去除受损侧壁68，的此类清洁工艺的例子包括湿法清洁(比 如与DHF(即稀释氢氟酸)或者DI(即去离子水)接触)、干法清洁 (比如与NH3、 N2、 H2或者硅烷的气体或等离子体接触)或者其组合。 优选地，利用与DHF接触。清洁工艺具有受损电介质与体电介质之间 的良好去除选择比(〉100:1)。
图2E图示了在图2D中所示结构的所有暴露表面(水平和竖直) 上形成第二扩散阻挡层78之后的图2D的结构。根据本发明，第二扩 散阻挡层78包括Ta、 TaN、 Ti、 TiN、 Ru、 RuN、 RuTa、 RuTaN、 W、
料。i设:这些材料的组合一来形成多层堆叠式扩散阻挡层。;用沉积
工艺来形成第二扩散阻挡层78,该沉积工艺例如是原子层沉积 (ALD)、化学汽相沉积(CVD)、等离子体增强型化学汽相沉积 (PECVD)、物理汽相沉积(PVD)、溅射、化学溶液沉积或者镀覆。 第二扩散阻挡层78的厚度可以根据阻挡层内的材料层数目、在形
第二扩散阻挡层78具有从约4nm到约40nm的厚度，其中从约7nm 到约20nm的厚度甚至更典型。
接着，将例如图2F中所示过孔刨削特征80形成到第一电介质材 料54内的传导特征58中。利用如下Ar溅射工艺来形成图2F中所示 结构，该Ar溅射工艺沖孔直至下方传导材料58 (即通过去除第二扩 散阻挡层78、电介质盖层64和金属盖层60位于过孔开口 72内的部 分以及传导材料58在传导特征58内的部分)以便在传导特征58内创 建过孔刨削特征(或者锚定区域)。在形成过孔刨削特征时利用的Ar 賊射工艺包括在互连技术中通常用来形成此类特征的任何常规Ar溅 射工艺。举例而言，可以利用以下非限制条件来进行Ar溅射20sccm 的Ar气体流量、25。C的温度、400KHz和750W的顶电极偏置、13.6MHz 和400W的工作台偏置以及0.6mtorr的工艺压力。尽管出于说明的目 的而示出了 Ar，但是任何其它气体如He、 Ne、 Xe、 N2、 H2、 NH3、 N2H2或者其混合物也可以用于气态溅射工艺。在形成过孔刨削特征期间，来自溅射工艺的残留物形成于过孔开
口 72的下部72A中第二扩散阻挡层78的侧壁上。具体而言，残留物 在过孔开口 72的下部72A中第二扩散阻挡层78的侧壁上提供多材料 层82,该多材料层包括第一材料层82A,包括来自与过孔开口 72 的下部72A内其余第二扩散阻挡层78的侧壁邻接的电介质盖层64的 残留物；第二材料层82B，包括来自与第一材料层82A邻接的金属盖 层60的残留物。观察到，图2F为求简洁仅示出了作为单层的多材料 层，而图3 (该图是包括多材料层的过孔下部一段的放大视图)示出 了在本发明的这一点形成的多材料层的两层。
在本发明的一个优选实施例中，第一材料层82A包括至少硅和氮 原子。在本发明的另一优选实施例中，第二金属层82B包括至少Co、 Ir和Ru原子。
在一些实施例(未示出)中，金属界面层可以有选择地形成于过 孔刨削特征内的其余传导材料58的暴露上表面上。利用任何常规沉积 工艺来形成该金属界面层，该沉积工艺例如是CVD、 PECVD、化学溶 液沉积、蒸发、有机金属沉积、ALD或者镀覆(非电解或者电解)。 金属界面层的厚度可以根据所用确切金属界面材料以及在形成该层时 使用的沉积技术而变化。通常，金属界面层具有从约0.5nm到约40nm 的厚度，其中从约lnm到约10nm的厚度甚至更典型。金属界面层包 括金属阻挡层材料，例如Co、 TaN、 Ta、 Ti、 TiN、 Ru、 Ir、 Au、 Rh、 Pt、 Pd或者Ag。也设想这样的材料的合金。
图2G示出了在图2F中所示结构的所有暴露表面上形成含金属的 硬掩膜84之后的结构。
利用沉积工艺来形成含金属的硬掩膜84，该沉积工艺例如是原子 层沉积(ALD)、化学汽相沉积(CVD)、等离子体增强型化学汽相 沉积(PECVD)、物理汽相沉积(PVD)、溅射、化学溶液沉积或者 镀覆。
含金属的硬掩膜84的厚度可以根据在形成该硬掩膜时使用的技 术以及含金属的硬掩膜84本身的金属而变化。通常，含金属的硬掩膜84具有从约lnm到约40nm的厚度，其中从约2nm到约10nm的厚度
甚至更典型。
接着并且如图2H中所示，在第二电介质材料68内形成位于过孔 开口 72上面并且连接到过孔开口 72的至少一个线路开口 86。也可以 如图所示形成线路开口 86，。通过先在过孔开口 72内提供平坦化材料
(未示出)来形成线路开口 86、 86，。先利用例如包括CVD、 PECVD、 旋涂、蒸发或者化学溶液沉积的常^L沉积工艺来沉积填充过孔开口 72 的平坦化材料。平坦化材料包括常规抗反射涂层材料或者旋涂玻璃
(spun-glass)材料。平坦化材料完全地填充过孔开口 72并在含金属 的硬掩膜84或者硬掩膜70的暴露表面上在过孔开口 72上方延伸。除 了平坦化材料之外，硬掩膜(未示出)也设置于平坦化材料的表面上， 且构图的光致抗蚀剂(未示出)设置于硬掩膜的表面上。利用包括上 文提到的常规处理在内的常规处理来形成硬掩膜和构图的光致抗蚀 剂。观察到，构图的光致抗蚀剂(未示出)包含具有线路开口宽度的 开口。然后对该结构进行能够形成图2H中所示结构的一个或者多个 蚀刻工艺。如这一图中所示， 一个或者多个蚀刻工艺在第二电介质材 料68中形成线路开口 86、 86，。 一个或者多个蚀刻步骤依次地去除硬 掩膜的暴露部分、下方平坦化材料的部分和第二电介质材料68的暴露 部分。在提到的蚀刻步骤期间通常消耗构图的光致抗蚀剂和构图的硬 掩膜以及含金属的硬掩膜84的一部分。接着，利用在从该结构去除平 坦化材料时有选择性的化学湿法蚀刻工艺或者化学灰化工艺来从过孔 开口 72去除其余平坦化材料。
还观察到，在将线路开口 86、 86，形成到第二电介质材料68中期 间，同样损坏第二电介质材料68的侧壁从而形成受损侧壁68"。例如 在图2H中也描绘了受损侧壁68"。受损侧壁68，，与体材料相比不那么 致密。这可以表现在化学或者物理性质上。例如并且当第二电介质材 料68包括C作为原子之一时，第二电介质材料68的受损侧壁68"与 第二电介质材料68的其余部分相比具有更低的C含量(即C耗尽)。 当利用非含C电介质材料时，受损侧壁68，，可以表征为多孔。图21示出了在对图2H中所示结构进行从线路开口 86、 86"内第 二电介质材料68的侧壁去除受损层68，，的清洁步骤之后形成的所得结 构。本发明中所用清洁工艺包括能够去除该结构的受损侧壁68，的任 何清洁工艺。能够从线路开口86、 86，内去除受损侧壁68，的此类清洁 工艺的例子包括湿法清洁(比如与DHF (即稀释氢氟酸)或者DI (即 去离子水))接触)、干法清洁(比如与NH3、 N2、 H2或者硅烷的气 体或等离子体接触)或者其组合。优选地，利用与DHF接触。清洁工 艺具有受损电介质与体电介质之间的良好去除选择比(>100:1)，并 且不去除其余含金属的硬掩膜84。
在本发明的这一点，可以利用在硬掩膜70上停止的常规剥离工艺 来去除硬掩膜70上面的其余含金属的硬掩膜84。取而代之，可以在 继填充线路开口 、过孔开口和过孔刨削特征之后的平坦化工艺期间去 除其余含金属的硬掩膜。在其余图中为求简洁将硬掩膜70上面的含金 属的硬掩膜84表示为被从该结构去除。
图2J图示了在图21中所示线路开口 86、 86，的所有暴露表面(水 平和竖直)上以及硬掩膜70上面形成第三扩散阻挡层88之后的图21 的结构。根据本发明，第三扩散阻挡层88可以包括与第二扩散阻挡层 78相同或者不同(优选相同)的扩散材料。通常，第三扩散阻挡层88 包括Ta、 TaN、 Ti、 TiN、 Ru、 RuN、 RuTa、 RuTaN、 W、 WN或者可
些材料的组合来形成多层堆叠式扩散阻挡层。利用沉积工艺来形成第 三扩散阻挡层88，该沉积工艺例如是原子层沉积(ALD)、化学汽相 沉积(CVD)、等离子体增强型化学汽相沉积(PECVD)、物理汽相 沉积(PVD)、'减射、化学溶液沉积或者镀覆。
第三扩散阻挡层88的厚度可以根据阻挡层内的材料层数目、在形
三扩散阻挡层88具有从约4nm到约40nm的厚度，其中从约7nm到 约20nm的厚度甚至更典型。
在一些实施例中，也在第三扩散阻挡层88上面形成粘合/镀覆种子层(未具体示出)；在当使用粘合/镀覆种子层时的实施例中，图2J 中所示标号88表示包括第三扩散阻挡层和可选粘合/镀覆种子层的材 料堆叠物。当采用可选粘合/镀覆种子层时，该可选粘合/镀覆种子层 包括来自元素周期表VIIIA族的金属或者金属合金。用于粘合/镀覆种 子层的适当VIIIA族元素的例子包括但不限于Ru、 TaRu、 Ir、 Rh、 Pt、 Pd及其合金。在一些实施例中，优选使用Ru、 Ir或者Rh作为可选粘 合/镀覆种子层。通过常规沉积工艺来形成可选粘合/镀覆种子层，该 沉积工艺例如包括化学汽相沉积(CVD)、等离子体增强型化学汽相 沉积(PECVD)、原子层沉积(ALD)、镀覆、溅射和物理汽相沉积 (PVD)。可选粘合/镀覆种子层的厚度可以根据诸多因素而变化，这 些因素例如包括粘合/镀覆种子层的组成材料和在形成该种子层时使 用的技术。通常，可选粘合/镀覆种子层具有从约0.5nm到约10nm的 厚度，其中小于6nm的厚度甚至更典型。
现在参照图2K,该示了在用互连传导材料90填充过孔和线 路开口以及过孔刨削特征80之后的图2J的结构。互连传导材料90可 以包括与第一电介质材料54内的传导特征58相同或者不同(优选相 同)的传导材料(条件是该传导材料不是多晶硅)。优选地，使用Cu、 Al、 W或者其合金，其中Cu或者AlCu最为优选。利用与上述在第一 电介质材料54内形成传导特征58时相同的沉积工艺来形成互连传导 材料90。
在提供图2K中所示结构之后，对该结构进行常规平坦化工艺，例 如化学机械平坦化和/或研磨。平坦化工艺去除位于第二互连级66的 第二电介质材料68上面的各种材料。例如在图2L中示出了平坦化的 结构。注意到，在图2L中，互连传导材料90和第三扩散阻挡层88 均具有与第二电介质材料68共面的上表面。
观察到，图2L中所示结构中的过孔开口 72的下部72A包括多层 衬垫，该多层衬垫从第二电介质材料68的构图竖直表面向外包括第二 扩散阻挡层78、在第二扩散阻挡层78的侧壁上的多材料层82和含金 属的硬掩膜84。如上所言，多材料层82包括第一材料层82A，包括来自与其余第二扩散阻挡层78的侧壁邻接的电介质盖层64的残留 物；以及第二材料层82B,包括来自与第一材料层82A邻接的金属盖 层60的残留物。观察到，图2L为求简洁仅示出了作为单层的多材料 层，而图4 (该图是包括多材料层的过孔下部一段的放大视图)示出 了多材料层的两层。
还观察到，图4图示了本发明的多层衬垫，该多层衬垫包括第二 扩散阻挡层78、多材料层82和含金属的硬掩膜84。
注意到，图2L中所示结构代表本发明的一个实施例。在本发明的 这一实施例中，将过孔刨削特征形成到第一电介质材料54内的传导特 征58中。
现在参照图5，该图是图示了本发明另一实施例的图形表示(通 过横截面视图)，在该实施例中过孔刨削特征与图2A-2L中表示的刨 削特征相比相对平坦。利用与上文在图2A-2L中描述的相同基本处理 步骤来形成这一结构，不同之处在于将更温和的条件用于溅射工艺。
件与用^创建过孔刨削特征的工艺条件相同而工艺持续时间减少约
30% 。
尽管已经参照本发明的优选实施例具体地示出和描述本发明，但 是本领域技术人员将理解可以进行形式和细节上的前述和其它改变而 不脱离本发明的精神和范围。因此本意在于本发明不限于描述和图示 的确切形式和细节，而是落入所附权利要求书的范围内。
权利要求
1.一种互连结构，包括第一互连级，包括第一电介质材料，所述第一电介质材料具有嵌入于其中的至少一个传导特征，所述至少一个传导特征具有位于其中的过孔刨削特征；构图的金属盖层，位于所述至少一个传导特征的一些但是并非所有部分上面；构图的电介质盖层，位于所述构图的金属盖层和部分所述第一电介质材料上面；以及上互连级，包括第二电介质材料，所述第二电介质材料具有位于下方传导填充过孔上面并且连接到所述下方传导填充过孔的至少一个传导填充线路，其中所述传导填充过孔的位于所述构图的电介质盖层附近的下部包括多层衬垫，所述多层衬垫从所述第二电介质材料的构图表面向外包括扩散阻挡层、多材料层和含金属的硬掩膜，所述多材料层包括第一材料层，包括来自所述构图的电介质盖层的残留物；以及第二材料层，包括来自所述构图的金属盖层的残留物。
2. 根据权利要求1所述的互连结构，其中所述第一和第二电介 质材料包括介电常数约为4.0或者更小的相同或者不同低k电介质。
3. 根据权利要求1所述的互连结构，其中所述第一和第二电介 质材料包括介电常数约为2.8或者更小的相同或者不同多孔低k电介质。
4. 根据权利要求1所述的互连结构，其中所述第一和第二电介 质材料相同或者不同，并且包括Si02、倍半硅氧烷、包括Si、 C、 O 和H原子的掺杂C的氧化物以及热固性聚亚芳基醚中的至少一种。
5. 根据权利要求1所述的互连结构，其中所述构图的电介质盖 层包括SiC、 Si4NH3、 Si02、掺杂碳的氧化物以及掺杂氮和氢的碳化 硅SiC(N,H)中的至少一种。
6. 根据权利要求1所述的互连结构，其中所述构图的金属盖层 包括纯净形式或者与W、 B、 P、 Mo和Re中的至少一种合金的Co、 Ir和Ru之一。
7. 根据权利要求6所述的互连结构，其中所述构图的金属盖层 含Co。
8. 根据权利要求1所述的互连结构，其中所述传导填充线路和充。
9. 根据权利要求8所述的互连结构，其中所述互连传导材料包 括Cu或者含Cu的合金。
10. 根据权利要求1所述的互连结构，其中所述第一材料层包 括硅和氮的原子。
11. 根据权利要求1所述的互连结构，其中所述第二材料层包 括Co、 Ir和Ru之一的原子。
12. 根据权利要求1所述的互连结构，其中所述含金属的硬掩 膜包括Ru、 Ta和Ti之一。
13. —种制作互连结构的方法，包括提供结构，该结构包括第一电介质材料，具有嵌入于其中的 至少一个传导特征；金属盖层，位于所述至少一个传导特征的表面 上；电介质盖层，位于所述金属盖层和部分所述笫一电介质材料的 表面上；第二电介质材料，位于所述电介质盖层的表面上；以及硬 掩膜，位于所述电介质盖层的表面上；形成经过所述硬掩膜和所述第二电介质材料、停止于所述电介 质盖层的所述表面上的至少一个过孔开口 ；形成至少在所述至少一个过孔开口内并且位于所述第二电介质 材料的侧壁上和所述电介质盖层的暴露表面上的扩散阻挡层；通过去除部分所述扩散阻挡层、所述电介质盖层和所述金属盖 层而在嵌入于所述第一电介质材料内的所述至少一个传导特征内形 成过孔刨削特征，其中在所述形成所述过孔刨削特征期间，在所述至少一个过孔开口的底部形成多材料层，所述多材料层包括第一 材料层，包括来自所述电介质盖层的残留物；以及第二材料层，包 括来自所述金属盖层的残留物；在所述至少一个过孔开口内形成含金属的硬掩膜；形成位于所述至少一个过孔开口上面并且与所述至少一个过孔 开口接触的至少 一个线路开口 ；在所述至少一个线路开口和所述至少一个过孔开口内形成另一 扩散阻挡层；并且在所述过孔刨削特征、所述至少一个过孔开口和所述至少一个 线路开口内形成互连传导材料，所述互连传导材料具有与所述第二 电介质材料的上表面共面的上表面。
14. 根据权利要求13所述的方法，其中通过气态溅射工艺来形 成所述至少一个过孔刨削特^正。
15. 根据权利要求14所述的方法，其中所述气态溅射工艺包括 Ar、 He、 Xe、 N2、 H2、 NH3和N2H3之一。
16. 根据权利要求13所述的方法，其中所述含金属的硬掩膜包 括Ru、 Ta、 W和Ti之一。
17. 根据权利要求13所述的方法，其中在形成所述至少一个过 孔开口之后，所述第二电介质材料的侧壁受损，并且受损的所述侧 壁通过清洁步骤来去除，所述清洁步骤包括使用稀释氢氟酸。
18. 根据权利要求13所述的方法，其中在形成所述至少一个线 路开口之后，所述第二电介质材料的侧壁受损，并且受损的所述侧 壁通过清洁步骤来去除，所述清洁步骤包括使用稀释氢氟酸。
19. 根据权利要求13所述的方法，其中所述第一金属层包括硅 和氮的原子。
20. 根据权利要求13所述的方法，其中所述第二材料层包括 Co、 Ir和Ru之一的原子。
全文摘要
提供一种具有增强的抗电迁移性的互连结构，其中过孔开口的下部包括多层衬垫。该多层衬垫从电介质材料的构图表面向外包括扩散阻挡层、多材料层和含金属的硬掩膜。多材料层包括第一材料层，包括来自下方电介质盖层的残留物；以及第二材料层，包括来自下方金属盖层的残留物。本发明也提供一种制作这样的互连结构的方法，该互连结构在电介质材料内形成的过孔开口的下部内包括多层衬垫。
文档编号H01L23/532GK101609829SQ20091014597
公开日2009年12月23日 申请日期2009年6月15日 优先权日2008年6月16日
发明者D·V·霍拉克, S·波诺斯, 杨智超 申请人:国际商业机器公司