专利名称：半导体芯片、封环结构及其制造方法
技术领域：
本发明涉及一种半导体芯片、封环结构及其制造方法，尤指一种设置在半导体芯 片中，且具有电容效应的封环结构及其制造方法。
背景技术：
参考图1，为传统半导体芯片的俯视图。传统的半导体芯片1包含有一集成电路区 10与布局在半导体芯片1外围的一封环12(seal-ring)。其中，集成电路区10可包含各种 电子装置，例如形成于一基底的被动元件与主动元件。而布局在半导体芯片1外围的封环 12具有防止静电对集成电路区10的影响，并且可以避免机械切刀伤害到集成电路区10，以 及防止水气、或其他污染性、腐蚀性的因子进入集成电路区10等功能。参照图2，图2为传统半导体芯片的电路架构示意图。一般来说，传统的半导体芯 片1在应用时，其电压输入端Vdd必须连接到外部一电压源Vcc，并且需要额外连接一稳压 电容Cl来稳定输入的电压。因此，传统的半导体芯片1在应用上需要额外连接稳压电容 Cl，此点将造成额外的成本，同时也增加了半导体芯片1外部线路上的复杂度。
发明内容
有鉴于此，本发明提供一种半导体芯片、封环结构及其制造方法。借助于半导体芯 片中封环结构的改良，使其形成一电容在半导体芯片中，进而取代外接的稳压电容。本发明实施例的封环结构，其结构至少包括一基板、一源/汲极层、一第一介电 层、一第一下层金属层、一间极层及一第二下层金属层。其中，源/汲极层位于基板之中，第 一介电层位于基板之上。第一下层金属层位于第一介电层之上，并且通过第一介电层中的 第一接触层电连接于源/汲极层。间极层设置在第一介电层之中。第二下层金属层位于第 一介电层之上，并且通过第一介电层中的一第二接触层电连接于间极层。本发明实施例的封环结构制造方法，其步骤包括首先，提供一基板；接着，形成 一源/汲极层于基板中；接下来，形成一第一介电层于基板之上；然后，形成一间极层于第 一介电层之中；最后，分别形成一第一下层金属层与一第二下层金属层于第一介电层之上， 并且，第一下层金属层与第二下层金属层分别经由第一接触层与第二接触层电连接于源/ 汲极层与闸极层。本发明实施例的半导体芯片，包括一集成电路区；及一封环，设置在该集成电路 区的外侧，该封环围绕该集成电路区，其中，该封环包括一基板；一源/汲极层，位于该基 板之中；一第一介电层，位于该基板之上，具有一第一接触层与一第二接触层；一第一下层 金属层，位于该第一介电层之上，并且通过该第一介电层中的该第一接触层电连接于该源/ 汲极层；一间极层，设置在该第一介电层之中；及一第二下层金属层，位于该第一介电层之 上，并且通过该第一介电层中的该第二接触层电连接于该间极层。综上所述，本发明实施例的封环结构中，第一下层金属层与第二下层金属层之间 连同该第一接触层与该第二接触层之间将会形成一电容，同时，间极层与源/汲极层分别成为稳压电容两端的电极。如此，设置有本发明实施例的半导体芯片将可以直接连接电压 源，而不需再外接一稳压电容即能达到稳压效果。 为了能更进一步了解本发明特征及技术内容，请参阅以下有关本发明的详细说明 与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
图1为传统半导体芯片的俯视图； 图2为传统半导体芯片的电路架构示意图； 图3为设置有本发明实施例的半导体芯片的俯视图； 图4为设置有本发明实施例的半导体芯片的电路架构示意图； 图5为本发明实施例的封环的局部放大示意图； 图6为图5的剖面图；及 图7为本发明的实施例的封环制造方法示意图。附图标记说明
现有传统的半导体芯片1 集成电路区10 封环12电压输入端Vdd 电压源Vcc 稳压电容Cl 本发明 半导体芯片2 集成电路区20 封环22 基板220源/"mm221,222闸极层2 第--接触层224,225第二二接触层226第三三接触层227第--介电层228第二二介电层229保护层MO稳压电容Cs电压输入端Vdd 电压源Vcc 接地端&id 系统低电压Vss
第一下层金属层Ml第二下层金属层Ml，上层金属层M具体实施例方式参考图3，图3为设置有本发明实施例的半导体芯片的俯视图。本实施例的封环 22被布局在半导体芯片2的外围并且具有一般传统封环的功能，例如防止静电对半导体芯 片2上一集成电路区20的影响，并且可以避免机械切刀伤害到集成电路区20，以及防止水 气、或其他污染性、腐蚀性的因子进入集成电路区20。本实施例的封环22不但提供了传统 封环所具有的功能，更借着结构上的改良进而形成一稳压电容Cs。配合图3，请参考图4。图4为设置有本发明实施例的半导体芯片的电路架构示意 图。如图4所示，半导体芯片2在应用时，半导体芯片2的一接地端&id可连接一系统低电 压Vss，半导体芯片2的一电压输入端Vdd可以直接连接一电压源Vcc，而不需要额外连接 如图2所示的稳压电容Cl也能够达到稳定输入电压的效果，电压源Vcc为一系统高电压。请参考图5。图5为本发明实施例的封环的局部放大示意图。本实施例的封环22 设置有一第一下层金属层Ml、一第二下层金属层Ml，及一上层金属层M2，其中，第一下层金 属层Ml与第二下层金属层Ml’被设置在同一平面，而上层金属层M2被设置在第一下层金 属层Ml与第二下层金属层Ml，之上。另外，第一下层金属层Ml与第二下层金属层Ml，之 间形成稳压电容Cs。再次参考图5。本实施例的封环22在应用上，第一下层金属层Ml与上层金属层M2 电性连接于系统低电压Vss，同时，第二下层金属层Ml’则是电性连接于系统高电压Vdd。为了说明封环22的结构，请参照图6，图6为图5的剖面图。如图6所示，本实施 例的封环22包括了一基板220、源/汲极层021、222)、一第一介电层228、一第一下层金属 层Ml、一闸极层223及一第二下层金属层Ml’。其中，基板220为一 P型基板。同时，源/ 汲极层221、222分别位于基板220之中，且为一掺杂层，包含N+掺杂或P+掺杂。另外，第 一介电层2 位于基板220之上，其材料可以包含但不限于氧化硅、氮化硅、氮氧化硅、旋涂 玻璃(SOG)、及/或低介电常数材料。再次参考图6。第一下层金属层Ml位于第一介电层2 之上，并且通过第一介电 层228中的第一接触层224、225电连接于源/汲极层221、222。同时，闸极层223设置在第 一介电层2 之中。第二下层金属层Ml，位于第一介电层2 之上，并且通过第一介电层 228中的第二接触层226电连接于闸极层223。前述的闸极层223为一复晶矽层。再次参考图6。在本实施例的封环22中，第一下层金属层Ml与第二下层金属层 Ml’之间连同第一接触层224、225与第二接触层2 之间形成了该稳压电容Cs的效应。另 外，封环22中的源/汲极层221、222为稳压电容Cs的一第一电极端，而封环22中的闸极 层223则成为稳压电容Cs的一第二电极端。又，稳压电容Cs的第一电极端用来连接系统 低电压Vss，同时，稳压电容Cs的第二电极端用来连接系统高电压Vdd。如此，本实施例的封环22不但提供了传统封环所具有的功能，更借着结构上的改 良进而提供了稳压电容Cs的功能。是故，设置有本发明实施例的半导体芯片将可以直接连 接电压源，而不需再外接稳压电容即能达到稳压效果。
再次参考图6。本实施例的封环22更包括一第二介电层229、一上层金属层M2及 一保护层230。其中，第二介电层2 位于第一下层金属层Ml与第二下层金属层Ml，之上， 其材料可以包含但不限于氧化矽、氮化矽、氮氧化矽、旋涂玻璃(SOG)、及/或低介电常数材 料。上层金属层M2则是位于第二介电层290之上，并且通过第二介电层四0中的一第三接 触层227电连接于第一下层金属层Ml。保护层230则是位于上层金属层M2之上。保护层 230位于本实施例的封环22的最顶层，用来保护本实施例的封环22的表面免于损坏或污^fe ο配合图6与图7，参照图7。图7为本发明的实施例的封环制造方法示意图。本发 明实施例的封环制造方法包括下列步骤首先，于步骤S100，提供一基板220，基板220为 一 P型基板。接着于步骤S102，形成源/汲极层221、222于基板220中，前述的源/汲极层 221,222为掺杂层，包含N+掺杂或P+掺杂。接着于步骤S104，形成一第一介电层2 于基 板220之上。接着于步骤S106，形成一闸极层223于第一介电层2 之中，前述的闸极层 223为一复晶矽层。最后于步骤S108，分别形成一第一下层金属层Ml与一第二下层金属层 Ml，于第一介电层2 之上，并且第一下层金属层Ml与第二下层金属层Ml，分别经由一第 一接触层224、225与一第二接触层226电连接于源/汲极层221、222与闸极层223。再次参考图7。本发明实施例的封环制造方法更包括下列步骤接着于步骤S110， 形成一第二介电层2 于第一下层金属层Ml与第二下层金属层Ml’之上。接着于步骤 S112，形成一上层金属层M2于第二介电层2 之上，并且上层金属层M2经由一第三接触层 227电连接于第一下层金属层Ml。最后于步骤S114，形成一保护层230于上层金属层M2之 上。前述中的第一介电层2 与第二介电层229，其材料可以包含但不限于氧化矽、氮化矽、 氮氧化矽、旋涂玻璃(SOG)、及/或低介电常数材料。同时，保护层230位于封环22的最顶 层，其用来保护封环22的表面免于损坏或污染。在上述制造方法中，接触层224、225、2沈及227的形成方法可为借助于在介电层 228、229中形成孔洞，然后利用物理气相沉积法(Physical Vapor Depositing ；PVD)或化 学气相沉积法(Chemical VaporDepositing ；CVD)沉积金属材料(例如钛、钨、铝、银、铜或 其他合金等)于介电层228、229中并填入孔洞内，在利用回蚀刻法，蚀去部分金属材料，而 仅留下孔洞中的金属材料以作为接触层224、225、2沈及227。由于上述制造方法的技术或 条件皆为传统技术，故在此不加以描述。综合上述，利用本实施例的制造方法所产生的封环22，其在同一平面上的第一下 层金属层Ml与第二下层金属层Ml’之间连同第一接触层224、225与第二接触层2 之间 形成了一个稳压电容Cs的效应。同时，封环22中的源/汲极层221、222成为稳压电容Cs 的第一电极端，而间极层223成为稳压电容Cs的一第二电极端。又，稳压电容Cs的第一电 极端用来连接系统低电压Vss，同时，稳压电容Cs的第二电极端用来连接系统高电压Vdd。如此，利用本实施例的制造方法所产生的封环22不但提供了传统封环所具有的 功能，更借着结构上的改良进而提供了稳压电容Cs的功能。是故，设置有本发明实施例的 半导体芯片将可以直接连接电压源，而不需再外接稳压电容即能达到稳压效果。以上所述，仅为本发明最佳的具体实施例，但是，本发明的特征并不局限于此，任 何本领域普通技术人员在本发明的领域内，可轻易思及的变化或修改，皆可涵盖在本发明 权利要求保护范围内。权利要求
1.一种封环结构，其特征在于，包括 一基板；一源/汲极层，位于该基板之中；一第一介电层，位于该基板之上，具有一第一接触层与一第二接触层； 一第一下层金属层，位于该第一介电层之上，并且通过该第一介电层中的该第一接触 层电连接于该源/汲极层；一闸极层，设置在该第一介电层之中；及一第二下层金属层，位于该第一介电层之上，并且通过该第一介电层中的该第二接触 层电连接于该闸极层。
2.如权利要求1所述的封环结构，其特征在于，该第一下层金属层与该第二下层金属 层之间连同该第一接触层与该第二接触层之间形成一电容。
3.如权利要求2所述的封环结构，其特征在于，该源/汲极层为该稳压电容的一第一电 极端。
4.如权利要求3所述的封环结构，其特征在于，该源/汲极层为一掺杂层。
5.如权利要求4所述的封环结构，其特征在于，该掺杂层为N+掺杂或P+掺杂。
6.如权利要求3所述的封环结构，其特征在于，该第一电极端连接一系统低电压。
7.如权利要求2所述的封环结构，其特征在于，该闸极层为该电容之一第二电极端。
8.如权利要求7项所述的封环结构，其特征在于，该闸极层为一复晶矽层。
9.如权利要求7项所述的封环结构，其特征在于，该第二电极端连接一系统高电压。
10.如权利要求1项所述的封环结构，其特征在于，更包括一第二介电层，位于该第一下层金属层与该第二下层金属层之上； 一上层金属层，位于该第二介电层之上，并且通过该第二介电层中的一第三接触层电 连接于该第一下层金属层；及一保护层，位于该上层金属层之上。
11.一种封环结构制造方法，其特征在于，包括 提供一基板；形成一源/汲极层于该基板中； 形成一第一介电层于该基板之上； 形成一间极层于该第一介电层之中；形成一第一下层金属层于该第一介电层之上，并且该第一下层金属层经由一第一接触 层电连接于该源/汲极层；及形成一第二下层金属层于该第一介电层之上，并且该第二下层金属层经由一第二接触 层电连接于该闸极层。
12.如权利要求11所述的封环结构制造方法，其特征在于，更包括 形成一第二介电层于该第一下层金属层与该第二下层金属层之上；及形成一上层金属层于该第二介电层之上，并且该上层金属层经由一第三接触层电连接 于该第一下层金属层。
13.如权利要求12所述的封环结构制造方法，其特征在于，更包括 形成一保护层于该上层金属层之上。
14.一种半导体芯片，其特征在于，包括 一集成电路区；及一封环，设置在该集成电路区的外侧，该封环围绕该集成电路区，其中，该封环包括 一基板；一源/汲极层，位于该基板之中；一第一介电层，位于该基板之上，具有一第一接触层与一第二接触层； 一第一下层金属层，位于该第一介电层之上，并且通过该第一介电层中的该第一接触 层电连接于该源/汲极层；一闸极层，设置在该第一介电层之中；及一第二下层金属层，位于该第一介电层之上，并且通过该第一介电层中的该第二接触 层电连接于该闸极层。
15.如权利要求14所述的半导体芯片，其特征在于，该封环更包括 一第二介电层，位于该第一下层金属层与该第二下层金属层之上；一上层金属层，位于该第二介电层之上，并且通过该第二介电层中的一第三接触层电 连接于该第一下层金属层；及一保护层，位于该上层金属层之上。
全文摘要
一种封环结构包括一基板、一源/汲极层、一第一介电层、一第一下层金属层、一闸极层及一第二下层金属层，其中，源/汲极层位于基板之中，第一介电层位于基板之上；第一下层金属层位于第一介电层之上，并且通过第一介电层中的第一接触层电连接于源/汲极层；闸极层设置在第一介电层之中；第二下层金属层位于第一介电层之上，并且通过第一介电层中的一第二接触层电连接于闸极层；本发明亦揭示一种具有前述封环的半导体芯片以及前述封环结构的制造方法。设置有本发明实施例的半导体芯片将可以直接连接电压源，而不需再外接一稳压电容即能达到稳压效果。
文档编号H01L23/544GK102044539SQ20091020438
公开日2011年5月4日 申请日期2009年10月22日 优先权日2009年10月22日
发明者陈国强, 陈宴毅 申请人:富晶电子股份有限公司