专利名称：Semiconductor device, semiconductor device manufacturing method ...的制作方法
技术领域：
本发明涉及具有通过施加电脉冲，稳定地保存的电阻值发生变化的非易失性的电 阻变化元件的半导体装置、该半导体装置的制造方法、编入了该半导体装置的半导体芯片 以及使用了该半导体芯片装置的应用系统。
背景技术：
近年来，伴随着数字技术的发展，便携式信息设备以及信息家电等电子设备正在 进一步高速化、高功能化。伴随着高速化或者高功能化的进行，在LSI的完成以后或者系统 板的完成以后，对调整用的数百bit级的熔接器的要求正在提高。另外，作为熔接器的用途，不限于最顶端的CMOS，在双CMOS模拟器等各种工序品、 世代的LSI中也显示出非常广泛的前景，还要求能够对各器件、各工序简单地适用。对于这样的要求，当前使用电熔接元件、多晶硅熔接元件、激光器熔接元件这样的 器件，而这些器件在动作原理上仅能够改写一次。另外，作为把非易失性元件在熔接器中适用的例子，有闪速存储器或者强介质体 存储器，而这些器件对于现有的CMOS的追加掩模片数达到5 10片，非常多，在成本方面 是不利的，与其它工序的混载极其困难。最近，作为熔接器元件用途，提出了以交叉点阵列构成了电阻变化存储器与多晶 硅二极管叠层了的存储器单元的三维构造的非易失性元件(例如，参照专利文献1)。图29表示其半导体装置10的剖面图。具体地讲，包括二极管18的导柱(pillar) 构成存储器单元。二极管18形成在顺序地由上部电极66、电阻变化层68、下部电极70的 MIM构造构成的ReRAM栈20上。ReRAM栈20位于位线22的上方，二极管18形成在字线12 的下方。根据需要，在ReRAM栈20与二极管18之间形成隔壁层19。位线22与字线12的 交点起到交叉点阵列的存储器单元的作用。先行技术文献专利文献专利文献1 日本特开2007-165873号公报但是，使用了以上说明的电阻变化存储器的熔接器元件即使在形成了电阻变化层 以后，也必须进行在上方形成接点、布线这样的工序，不得不受到主工序的影响。特别是，在 使用了以过渡金属氧化物为代表那样的具有氧的电阻变化层的情况下，根据主工序的热估 计，有在电阻变化层中发生氧的扩散，单元电阻发生变动这样的课题。
发明内容
本发明解决上述的课题，目的是提供能够在最上层布线的上部形成电阻变化层， 通过从下层一侧引出电位(即，通过从电阻变化层的下层一侧检测电阻变化层的电位)，能 够形成不受到布线工序等主工序的影响，电阻稳定变化的非易失性的电阻变化元件，通过 把该元件作为熔接器元件的替代品，能够在多种工序中展开的半导体装置及其制造方法。
用于解决课题的方法为了达到上述目的，本发明提供半导体装置，该半导体装置具有半导体基板、形成 在半导体基板上的多个晶体管、包含在多个晶体管上经由绝缘层布置在不同层中的布线， 在通过施加电压产生电阻变化的电阻变化元件与上述晶体管之间的连接中使用的多层布 线构造、形成在多层布线构造中的最上层布线上方，与最上层布线电连接的第1端子和第2 端子，或者形成在最上层布线的一部分中的第1端子和第2端子、配置成包含并接触第1端 子和第2端子中的至少一方端子的上表面的电阻变化层，电阻变化元件由第1端子、电阻变 化层以及第2端子构成。通过做成这样的结构，在最上层布线的上部形成电阻变化层，通过从下层一侧引 出电位，能够实现不受到主工序的影响，搭载了稳定的电阻变化存储器的半导体装置。另外，在使用最上层布线的一部分形成了第1端子、第2端子的情况下，能够省略 单独生成这些端子的掩模、工序，能够实现不增加工序数，还能降低工序成本的半导体装置。另外，在本发明的半导体装置中，多个上述电阻变化元件的每一个与其它的电阻 变化元件之间没有共有上述电阻变化层，可以分别有第1端子、上述电阻变化层以及上述 第2端子。依据上述的结构，本发明的半导体装置能够不受到其它邻接的电阻变化元件的写 入等的影响，能够使各电阻变化元件稳定的动作，由此，能够有效地作为熔接器元件。另外，在本发明的半导体装置中，也可以把上述电阻变化层配置成包含并接触上 述第1端子以及上述第2端子的双方的上表面。这样，可以在最上部布线的上部形成电阻变化层，使电阻变化元件横向动作。对于电阻变化元件的上表面的覆盖可以仅用保护膜完成。通过做成这样的结构， 由于在形成了电阻变化元件以后仅是形成保护膜的工序，因此能够极力减小由热处理等产 生的影响。进而，由于电阻变化元件的上表面完全用耐湿性高的保护膜覆盖，因此不受到外 部环境的影响，具有稳定的电阻变化特性和可靠性。另外，还可以做成第1端子的材料与第2端子的材料不同的结构。通过做成这样 的结构，能够把电阻变化层变化的区域固定在与吻合性更良好的金属的界面上，能够抑制 相反一侧界面中的误动作。另外，第1端子和第2端子中的任一方也可以做成具备由与电阻变化层接触的贵 金属构成的电极层的结构。进而，贵金属可以采用由钼或者铟构成的结构。通过做成这样 的结构，贵金属在低温中与电阻变化层不发生反应，有稳定的电极的作用。特别是，钼或者 铟由于氧化 还原的标准电极电位相对大，因此表示出更稳定的电阻变化动作，从而能够实 现特性稳定的半导体装置。贵金属有时成为晶体管的结漏泄的原因，但是由于在隔开了晶 体管的距离的最上层布线上使用，因此不必担心由扩散产生的污染。在制造方法上由于在 接近最后工序的工序中使用贵金属，因此必须进行贵金属的污染区分专用的半导体设备也 能够非常少。另外，还可以做成在电阻变化层的上表面上，形成电阻比电阻变化层还低的导电 层的结构。通过做成这样的结构，由于导电层的电阻率比电阻变化层低，因此能够减小第1 端子和第2端子的布线电阻。另外，该导电层有电阻变化元件的上部电极的作用，能够提高根据情况在电阻变化层的上部电极一侧发现电阻变化这样的设计自由度。另外，该导电层也可以做成具备由与电阻变化层接触的贵金属构成的电极层的结 构。这是因为与前面的理由相同，除去可以得到稳定的电阻变化特性以外，还几乎不必担心 污染。另外，电阻变化层也可以采用由过渡金属氧化物构成的结构。特别是也可以做成 由包括钽氧化物的材料构成的结构。通过做成这样的结构，除去动作的高速性以外，有可逆 的稳定的改写特性和良好的电阻值的记忆特性。特别是在使用了钽氧化物的情况下，能够 实现可以在与通常的Si半导体工序密合性高的制造工序中制造的半导体装置。另外，电阻变化层有氧浓度不同的2层过渡金属氧化物，与第1端子、第2端子以 及导电层的任一方接触的电阻变化层的部分也可以与2层过渡金属氧化物中的氧浓高的 层相对应。通过做成这样的结构，能够把电阻变化层发生变化的区域固定在氧浓度高的一 侧的界面中，能够抑制相反一侧的界面中的误动作。另外，在扩散结束以后，不需要通过施 加电压，使氧集中到一侧的端子中的工序(形成)，不需要高形成电压，能够无形成地在更 低的电压下动作。另外，本发明提供半导体装置的制造方法，该方法具备在半导体基板上形成多个 晶体管的工序、在多个晶体管上，在经由绝缘层的不同的层上形成布线的工序、在最上层的 布线上形成与最上层的布线电连接的第1端子和第2端子的工序、形成电阻变化层，使得包 含并接触第1端子或第2端子的至少一方的上表面的工序、在电阻变化层的整个面上覆盖 保护膜的工序。通过采用这样的方法，通过在最上层布线的上部形成电阻变化层，从下层一侧引 出电位，能够实现搭载了不受到布线工序等主工序的影响，电阻稳定变化的非易失性的电 阻变化元件的半导体装置。另外，本发明还提供半导体装置的制造方法，该方法包括在半导体基板上形成多 个晶体管的工序、在多个晶体管上，在经由绝缘层的不同的层上形成布线的工序、形成电阻 变化层使得包含并接触最上层布线的一部分的上表面的工序、在电阻变化层的整个面上覆 盖保护膜的工序。通过采用这样的方法，除去上述的效果以外，能够省略单独形成第1端子、第2端 子的掩模、工序，能够实现不增加工序数而且还能降低工序成本的半导体装置。另外，除去上述的工序以外，还可以添加在电阻变化层的上表面上形成电阻比电 阻变化层还低的导电层的工序。通过添加这样的工序，由于导电层的电阻率比电阻变化层 低，因此能够减少第1端子和第2端子的布线电阻。另外，该电阻变化层有电阻变化元件的 上部电极的作用，能够提高根据情况在电阻变化层的上部电极一侧发现电阻变化这样的设 计自由度。另外，本发明还提供混载了上述本发明的半导体装置、半导体存储器或者模拟处 理LSI的半导体芯片。例如，该半导体芯片也可以是把上述本发明的半导体装置编入到在 半导体存储器的不良比特的救济中使用的熔接器电路中的芯片。另外，还可以是作为在模 拟电路的输出调整中使用的修正电路编入了上述本发明的半导体装置的芯片。通过做成这样的结构，依据具有本发明的非易失性的电阻变化元件的半导体装 置，能够在LSI的完成以后或者系统板的完成以后，进行半导体存储器的不良比特的救济、模拟处理LSI的参数调整，能够与便携型信息设备以及信息家电等电子设备的高速化、高 功能化相对应。进而，本发明还提供具备搭载了上述本发明的半导体装置的半导体芯片、与该半 导体芯片电连接，搭载了半导体存储器的芯片或者搭载了模拟处理LSI的芯片的系统。例 如，可以是具备半导体存储器搭载芯片、与半导体存储器搭载芯片电连接的控制LSI搭载 芯片，在控制LSI搭载芯片中混载作为半导体存储器的不良比特救济用途使用上述半导体 装置的熔接器电路的系统。另外，还可以是具备半导体存储器搭载芯片、与半导体存储器搭 载芯片电连接的控制LSI搭载芯片，在半导体搭载芯片中混载作为半导体存储器的不良比 特的救济用途使用上述半导体装置的熔接器电路的系统。另外，还可以是具备外部信息的 输入装置、接受来自外部装置的模拟输出信号的模拟处理LSI搭载芯片、接受来自模拟处 理LSI搭载芯片的数字输出信号的数字处理LSI搭载芯片，在该模拟处理LSI搭载芯片中 混载作为模拟处理LSI搭载芯片的输出调整用途使用上述半导体装置的修正电路的系统。通过做成这样的结构，本发明的半导体装置不是局限于所搭载的半导体芯片内 部，还能够进行其它芯片的半导体存储器的不良比特的救济、模拟处理LSI的参数调整，即 使是开发了多种多样电子设备的高速化、高功能化的系统，也能够一维地进行其分散性调 整，成为具有调整功能的系统。发明的效果本发明的半导体装置通过在最上层布线的上部形成电阻变化层，从下层一侧引出 电位，能够实现搭载了不受到布线工序等主工序的影响，电阻稳定变化的非易失性电阻变 化元件的半导体装置。另外，通过在最终工序中形成电阻变化元件，起到不限于最顶端的 CMOS，对于双CMOS模拟等各种工序品、世代的LSI也都能够简单混载这样的效果。
图1是表示本发明实施方式1的半导体装置的结构例的剖面图。图IA是表示本发明实施方式1的半导体装置的结构例的平面图。图IB是从箭头方向观看了图IA的A-A’的剖面的剖面图。图2(a) (d)是表示本发明实施方式1的半导体装置的主要部分的制造方法的 剖面图。图3(a)以及(b)是表示本发明实施方式1的半导体装置的主要部分的制造方法 的剖面图。图4是表示本发明实施方式2的半导体装置的结构例的剖面图。图5(a) (d)是表示本发明实施方式2的半导体装置的主要部分的制造方法的 剖面图。图6(a)以及(b)是表示本发明实施方式2的半导体装置的主要部分的制造方法 的剖面图。图7是表示本发明实施方式3的半导体装置的结构例的剖面图。图8(a) (e)是表示本发明实施方式3的半导体装置的主要部分的制造方法的 剖面图。图9是表示本发明实施方式4的半导体装置的结构例的剖面图。
图10(a) (e)是表示本发明实施方式4的半导体装置的主要部分的制造方法的 剖面图。图11是表示本发明实施方式5的半导体装置的结构例的剖面图。图12(a) (d)是表示本发明实施方式5的半导体装置的主要部分的制造方法的 剖面图。图13(a)以及(b)是表示本发明实施方式5的半导体装置的主要部分的制造方法 的剖面图。图14是表示本发明实施方式6的半导体装置的结构例的剖面图。图15(a) (d)是表示本发明实施方式6的半导体装置的主要部分的制造方法的 剖面图。图16是表示本发明实施方式7的半导体装置的结构例的剖面图。图17(a) (d)是表示本发明实施方式7的半导体装置的主要部分的制造方法的 剖面图。图18(a)以及(b)是表示本发明实施方式7的半导体装置的主要部分的制造方法 的剖面图。图19是表示本发明实施方式8的半导体装置的结构例的剖面图。图20 (a) (e)是表示本发明实施方式8的半导体装置的主要部分的制造方法的 剖面图。图21是表示本发明实施方式9的半导体装置的结构例的剖面图。图22 (a) (d)是表示本发明实施方式9的半导体装置的主要部分的制造方法的 剖面图。图23是表示本发明实施方式10的半导体装置的结构例的剖面图。图24(a) (e)是表示本发明实施方式10的半导体装置的主要部分的制造方法 的剖面图。图25表示本发明实施方式1的半导体装置中的电压_电流的记忆特性。图26表示在图25的半导体装置上施加了电脉冲时的电阻变化层的电阻值对于脉 冲数的变化。图27是在具有程序功能的LSI中应用了实施方式1的半导体装置的框图。图28是表示图27的救济地址保存寄存器的结构的电路图。图29是用于说明图28的救济地址保存寄存器的动作的定时图。图30(a)表示在由DRAM和控制用的LSI构成的半导体系统中应用了实施方式1 的半导体装置的例子。图30(b)表示了与(a)相同目的下的其它形态。图31表示在具有外部信息输入装置的系统中应用了实施方式1的半导体装置的 例子。图32是现有的半导体装置的剖面图。符号说明10 搭载有现有的非易失性电阻变化元件的半导体装置100、200、300、400、500、600、700、800、900、1000 搭载有本发明的非易失性电阻变
化元件的半导体装置
101 基板102 主体电路103 熔接器(fuse)电路104:晶体管的栅极电极105 晶体管的扩散层106:第1层间绝缘层107 第 1 接点108 第 1 布线109:第2层间绝缘层110:第 2 接点111 第(n-1)布线112:第η层间绝缘层113:第 η 接点114 最上层布线(第η布线)115 第(η+1)层间绝缘层116、117 第(η+1)接点118a、118b、118c、118d 电阻变化元件的下部电极119:电阻变化层120 保护膜121:焊盘开口部分122a、122b、122c、122d、122e、122f 电阻变化元件的上部电极123 电阻变化元件的开口124、125:布线槽
具体实施例方式以下，参照
本发明实施方式的半导体装置及其制造方法。另外，图中，标 注相同号码的部分有时省略说明。另外，为了易于理解图面，模式地表示了各个构成要素， 而关于形状等并不是正确的表示。(实施方式1)图1是表示了本发明实施方式1的半导体装置100的结构例的剖面图。如图1所示，本实施方式1的半导体装置100具有形成了由栅极电极104和扩散 层105构成的多个晶体管的基板101、在该基板101上覆盖晶体管形成的第1层间绝缘层 膜106、贯通该第1层间绝缘层膜106形成，与晶体管的扩散层105电连接的第1接点107。 而且，覆盖第1接点107，在第1层间绝缘层膜106上形成第1布线108，覆盖第1布线108， 在第1层绝缘膜106上形成第2层间绝缘层膜109，进而在第1布线108上形成与上层布线 电连接的第2接点110。在半导体基板101上，形成存储器或者双CMOS等的器件主体电路 102和电阻变化元件改写用熔接器电路103的区域。半导体装置100的多层布线构造ML如图1所示，有η层(这里，η大于等于2)的 布线层以及η层的层间绝缘层，在上述的晶体管与电阻变化元件(详细情况在后面叙述)
9之间的连接中使用。即，在该多层布线构造爱ML中，经过层间绝缘膜在不同的层上形成布 线。具体地讲，在第η层间绝缘层膜112上形成的最上层布线(第η布线)114在第 (η-1)布线111与第η接点113中进行电连接。在其最上层布线114上，形成第(η+1)层间 绝缘层115，形成第(η+1)接点116、117，使得贯通该第(η+1)层间绝缘层膜115，与最上层 布线114连接。电阻变化元件由电阻变化层119、在向该电阻变化层119施加电压中使用的第1端 子和第2端子构成。在本实施方式中，电阻变化元件的下部电极118a覆盖第(η+1)接点116，形成在第 (η+1)层间绝缘层115上，电阻变化层119覆盖下部电极118a以及第(η+1)接点117，形成 在第(η+1)层间绝缘层115上。而且，在这里，成为第(η+1)接点116和下部电极118a具 有电阻变化元件的第1端子的功能，第(η+1)接点117具有电阻变化元件的第2端子的功能。另外，在本说明书中，所谓电阻变化元件中的「电极」，指的是吸引电阻变化层119 中的氧，与电阻变化层119的电阻变化的部分接触的导电部件，该「电极」大多由氧化·还 原的标准电极电位相对大的钼等贵金属构成。另外，在本实施方式中，直接覆盖包括电阻变化元件的整个表面(特别是电阻变 化元件的上表面)，仅形成保护膜120。例如，如果使用以氮化硅为代表那样的耐湿性高的 保护膜，则能够抑制为小于等于400°C的成膜温度，小于等于几分钟的成膜时间这样极短的 热估计。即，在本实施方式中，由于能够把向电阻变化元件的热估计限定在氮化硅的形成工 序中，因此作用到本实施方式的电阻变化元件上的总计热容量与作用到现有的电阻变化元 件上的总计热容量相比较大幅减少，由此，起到能够抑制电阻变化元件的单元电阻的变动 这样的效果。进而，用于与外部的器件收发电信号的焊盘开口部分121形成为贯通保护膜 120以及第(η+1)层间绝缘层115，与最上层布线114连接。通过做成这样的结构，通过在最上层布线的上部形成电阻变化层，从下层一侧引 出电位，能够实现搭载了不受到布线工序等主工序影响，电阻稳定变化的电阻变化存储器 的半导体装置。另外，由于电阻变化元件的上表面完全被耐湿性高的保护膜覆盖，因此不受 到外部环境的影响，具有稳定的电阻变化特性、可靠性。另外，在本实施方式中，在第(η+1)接点116、117中，使用了以钨为主成分的充填 材料，下部电极118a使用钼，电阻变化层119中使用了钽氧化物。由此，与电阻变化层119接触的部分的第1端子由钼构成，第2端子由钨构成，两 者的端子材料不同。通过做成这样的结构，能够在氧化·还原的标准电极电位相对大的钼 一侧使电阻变化。另外，电阻变化层119由过渡金属(这里是钽)的氧化物构成，至少有2层由不同 的氧浓度构成的层。具体地讲，使下层一侧的部分(与下部电极118a接触的部分)成为氧 浓度高的过渡金属氧化物层(在具备下部电极的其它实施方式中也相同)。由此，在氧的扩 散结束以后，通过施加电压，不需要使氧集中到一侧端子的工序(成形)，不需要高成形电 压，能够无成形而且以低电压动作。另外，这样的2层构造例如能够通过有意地改变反应性 溅射法中的反应气体(氧气)的流量，或者使电阻变化层119的表面氧化而形成。
其次，说明平面观看了本发明实施方式1的半导体装置100的构造。图IA是表示把本发明实施方式1的半导体装置100的多个电阻变化元件阵列化 了的结构例的平面图。另外，沿着箭头方向观看图IA的A-A’的剖面的剖面图如图IB所示， 相当于与在上述图1中表示的剖面相同的部分。首先，说明电阻变化元件的第1端子一侧的平面结构。如图IA以及图IB所示，在第(n-1)的布线Illa上，经过构成多个第η接点113、 多个最上层布线114的导电性的矩阵图形114a，配置多个第(n+1)接点116。而且，覆盖第 (n+1)接点116，单独形成电阻变化元件的下部电极118a。接着，说明电阻变化元件的第2端子一侧的平面结构。如图IA以及图IB所示，在单独形成的第(n-1)的布线Illb上，经过构成多个第 η接点113、多个最上层布线114的导电性的矩阵图形114b，配置多个第(n+1)的接点117。最后，说明电阻变化元件的电阻变化层的平面结构。如图IA以及图IB所示，形成电阻变化层，使得覆盖1个下部电极118a以及邻接 的1个第(n+1)接点117。由此，如图IA(平面图)所示，二维形矩阵地配置多个成为基本单位的电阻变化元 件。这样，在本实施方式的半导体装置100中，特征是接点117起到电极的作用，1个 电阻变化元件由1个电阻变化层119、1个下部电极118a以及1个第(n+1)接点117构成。 即，是在邻接的电阻变化元件中，没有共有电阻变化层119的构造。如从以上的电阻变化元件的平面结构能够理解的那样，多个电阻变化元件的每一 个在与其它的电阻变化元件之间没有共有电阻变化层，分别具有第1端子、电阻变化层以 及第2端子。由此，本实施方式的电阻变化元件不受到其它邻接的电阻变化元件的写入等 的影响，能够稳定地使各电阻变化元件动作，由此，作为熔接器元件有效地发挥作用。图2(a) (d)以及图3(a)、(b)是表示本实施方式1的半导体装置100的最上层 布线114以后的主要部分的制造方法的剖面图。省略关于晶体管以及下层布线的工序。使 用这些图，说明本实施方式1的半导体装置100的主要部分的制造方法。如图2以及图3所示，本实施方式1的制造方法具备形成最上层布线114的工序、 形成第(n+1)接点116、117的工序、形成下部电极118a的工序、形成电阻变化层119的工 序、形成保护膜120的工序、形成焊盘开口部分121的工序。如图2(a)所示，在形成最上部布线114的工序中，在覆盖晶体管或者下层布线的 第η层间绝缘层膜112上，使用所希望的掩模形成最上层布线114。这种情况下，也同时形 成与外部器件进行信号收发的焊盘金属。接着，如图2(b)所示，在形成第(n+1)接点116、117的工序中，覆盖最上层布线 114，在整个面上形成了第(n+1)层间绝缘层115以后，形成第(n+1)接点116、117，使得贯 通该第(n+1)层间绝缘层115，与最上层布线114连接。接点以钨为主要成分，用充填材料 埋入。接着，如图2(c)所示，在形成电阻变化元件的下部电极118a的工序中，在第(n+1) 层间绝缘层115上用所希望的掩模构图，形成电阻变化元件的下部电极118a，使得覆盖第 (n+1)接点116。这里，作为下部电极118a的材料，上层用钼形成，下层用氮化钛形成。钼
11是为了得到稳定的电阻变化特性，氮化钛是为了提高与层间绝缘层统的密合性。接着，如图2(d)所示，在形成电阻变化层119的工序中，在第(n+1)层间绝缘层 115上用所希望的掩模构图，形成电阻变化层119，覆盖下部电极118a以及第(n+1)接点 117。在这里，在电阻变化层119中使用钽氧化物。这是因为除去动作的高速性以外，还有 可逆的稳定的改写特性和良好的电阻值的记忆特性，能够实现与通常的Si半导体工序密 合性高的制造工序。根据以上的结构，成为第(n+1)接点116和下部电极118a具有第1端 子的功能，第(n+1)接点117具有第2端子的功能。接着，如图3(a)所示，在形成保护膜120的工序中，包括电阻变化层119，直接覆盖 电阻变化元件的整个表面(特别是电阻变化元件的上表面)，形成保护膜120。例如，如果 使用以氮化硅为代表那样的耐湿性高的保护膜，则能够抑制为小于等于400°C的成膜温度， 小于等于几分钟的成膜时间这样极短的热估计。而且，如图3(b)所示，在形成焊盘开口部分121的工序中，用所希望的掩模构图， 形成用于与外部器件收发电信号的焊盘开口部分121，使得贯通保护膜120以及第(n+1)层 间绝缘层115，与最上层布线114连接。通过采用这样的方法，通过在最上层布线的上部形成电阻变化层，从下层一侧引 出电位，能够制造搭载了不受到布线工序等主工序的影响的稳定的电阻变化存储器的半导 体装置。另外，由于电阻变化元件的上表面完全被耐湿性高的保护膜覆盖，因此能够制造不 受到外部环境的影响，具有稳定的电阻变化特性、可靠性的半导体装置。(实施方式2)图4是表示本发明实施方式2的半导体装置200的结构例的剖面图。如图4所示，本实施方式2的半导体装置200在最上层布线114上形成第((n+1) 层间绝缘层115，形成电阻变化元件的下部电极118b和第(n+1)接点117，使得贯通该第 (n+1)层间绝缘层115，与最上层布线114连接。电阻变化层119覆盖下部电极118b以及 第(n+1)接点117，形成在第(n+1)层间绝缘层115上。这里，下部电极118b具有第1端子 的功能，第(n+1)接点117具有第2端子的功能。直接覆盖包括电阻变化元件的整个表面 (特别是电阻变化元件的上表面)，仅形成保护膜120。形成用于与外部器件收发电信号的 焊盘开口部分121，使得贯通保护膜120以及第(n+1)层间绝缘层115，与最上层布线114 连接。另外，关于最上层布线114以下的构造由于与半导体装置100相同，因此省略说明。通过采用这样的方法，通过在最上层布线的上部形成电阻变化层，从下层一侧引 出电位，能够实现搭载了不受到布线工序等主工序的影响的稳定的电阻变化存储器的半导 体装置。另外，由于电阻变化元件的上表面完全被耐湿性高的保护膜覆盖，因此能够不受到 外部环境的影响，具有稳定的电阻变化特性、可靠性。进而，在半导体装置200中，与半导体装置100相比较，能够在没有凹凸的平坦面 上形成电阻变化层，具有抑制薄厚分散性，稳定的电阻变化特性这样的优点。图5(a) (d)以及图6(a)、(b)是表示本实施方式2的半导体装置200的最上层 布线114以后的主要部分的制造方法的剖面图。省略关于晶体管以及下层布线的工序。使 用这些图，说明本实施方式2的半导体装置200的主要部分的制造方法。如图5以及图6所示，本实施方式2的制造方法具备形成最上层布线114的工序、 形成第(n+1)接点117的工序、形成下部电极118b的工序、形成电阻变化层119的工序、形成保护膜120的工序、形成焊盘开口部分121的工序。如图5(a)所示，在形成最上部布线114的工序中，在覆盖晶体管或者下层布线的 第η层间绝缘层膜112上，使用所希望的掩模形成最上层布线114。这种情况下，也同时形 成与外部器件进行信号收发的焊盘金属。接着，如图5(b)所示，在形成第(η+1)接点117的工序中，覆盖最上层布线114，在 整个面上形成了第(η+1)层间绝缘层115以后，形成第(η+1)接点117，使得贯通该第(η+1) 层间绝缘层115，与最上层布线114连接。该接点117以钨为主要成分，用充填材料埋入。接着，如图5(c)所示，在形成电阻变化元件的下部电极118b的工序中，在形成了 开口部分，使得再次贯通第(η+1)层间绝缘层115，与最上层布线114连接以后，用镀钼填埋 该开口形成下部电极118b。这里，虽然使用不同的掩模形成了用于填埋下部电极118b的开 口和第(η+1)接点117的开口，但是在用同相同的材料填埋的情况下，或者在每一个开口使 充填材料选择生长的情况下等，也可以使用相同的掩模。具有能够减少掩模的片数，降低工 序成本的优点。接着，如图5(d)所示，在形成电阻变化层119的工序中，在第(η+1)层间绝缘层 115上用所希望的掩模构图，形成电阻变化层119，覆盖下部电极118b以及第(η+1)接点 117。与半导体装置100相比较，由于没有基底的凹凸，因此当然能够用溅射法或者CVD法 形成，另外也能够进行用旋转涂敷法的形成。根据以上的结构，成为下部电极118b具有第 1端子的功能，第(η+1)接点117具有第2端子的功能。接着，如图6 (a)所示，在形成保护膜120的工序中，包括电阻变化层119，直接覆盖 电阻变化元件的整个表面(特别是电阻变化元件的上表面)，形成保护膜120。而且，如图6(b)所示，在形成焊盘开口部分121的工序中，用所希望的掩模构图， 形成用于与外部器件收发电信号的焊盘开口部分121，使得贯通保护膜120以及第(η+1)层 间绝缘层115，与最上层布线114连接。通过采用这样的方法，通过在最上层布线的上部形成电阻变化层，从下层一侧引 出电位，能够制造搭载了不受到布线工序等主工序的影响的稳定的电阻变化存储器的半导 体装置。另外，由于电阻变化元件的上表面完全被耐湿性高的保护膜覆盖，因此能够制造不 受到外部环境的影响，具有稳定的电阻变化特性、可靠性的半导体装置。(实施方式3)图7是表示本发明实施方式3的半导体装置300的结构例的剖面图。如图7所示，本实施方式3的半导体装置300在最上层布线114的布线之间形成 第(η+1)层间绝缘层115，最上层布线114和第(η+1)层间绝缘层115距半导体基板101的 高度几乎相等，在两者中形成平坦面。形成电阻变化元件的下部电极118c使得与该最上层 布线114的一部分连接。电阻变化层119覆盖下部电极118c以及最上层布线的一部分，形 成在第(η+1)层间绝缘层115上。这里，成为下部电极118c具有第1端子的功能，处在与 第2端子不同电位的最上层布线114具有第2端子的功能。直接覆盖包括电阻变化元件的 整个表面(特别是电阻变化元件的上表面)，仅形成保护膜120。形成用于与外部器件收发 电信号的焊盘开口部分121，使得贯通保护膜120，与最上层布线114连接。另外，关于最上 层布线114以下的构造由于与半导体装置100相同，因此省略说明。通过做成这样的结构，通过在最上层布线的上部形成电阻变化层，从下层一侧引
13出电位，能够实现搭载了不受到布线工序等主工序的影响的稳定的电阻变化存储器的半导 体装置。另外，由于电阻变化元件的上表面完全被耐湿性高的保护膜覆盖，因此能够不受到 外部环境的影响，具有稳定的电阻变化特性、可靠性。进而，在半导体装置300中，与半导体装置100相比较，能够把掩模片数减少1片， 在现有的LSI中最低追加2片就能够编入到电阻变化元件中，具有使工序成本减少的优点。图8(a) (e)是表示本实施方式3的半导体装置300的最上层布线114以后的 主要部分的制造方法的剖面图。省略关于晶体管以及下层布线的工序。使用这些图，说明 本实施方式3的半导体装置300的主要部分的制造方法。如图8所示，本实施方式3的制造方法具备形成用于形成最上层布线114的布线 槽124的工序、形成最上层布线114的工序、形成下部电极118c的工序、形成电阻变化层 119的工序、形成保护膜120以及焊盘开口部分121的工序。如图8(a)所示，在形成用于形成最上层布线114的布线槽124的工序中，在覆盖 晶体管或者下层布线的第η层间绝缘层膜112上形成的第(η+1)层间绝缘层膜115中，使 用所希望的掩模形成用于形成最上层布线114的布线槽124。接着，如图8(b)所示，在形成最上层布线114的工序中，用导电材料填埋布线槽， 形成最上层布线114。这种情况下，也同时形成与外部器件进行信号收发的焊盘金属。这 里，采用了以钽作为势垒层，作为布线的主要成分使用了铜的编织工序。接着，如图8(c)所示，在形成下部电极118a的工序中，用所希望的掩模构图，形成 电阻变化元件的下部电极118c，使得在第(η+1)层间绝缘层膜115上与最上层布线114的 一部分连接。这里，作为下层电极118c的材料，上层使用钼，下层使用氮化钛形成。钼是为 了得到稳定的电阻变化特性，氮化钛是为了提高与层间绝缘层膜的密合性。接着，如图8(d)所示，在形成电阻变化层119的工序中，覆盖下部电极118c以及 与其处在不同电位的最上层布线114的一部分，在第(η+1)层间绝缘层115上用所希望的 掩模构图，形成电阻变化层119。根据以上的结构，成为下部电极118c具有第1端子的功 能，处在与下部电极118c不同电位的最上层布线114具有第2端子的功能。接着，如图8 (e)所示，在形成保护膜120以及焊盘开口部分121的工序中，在包括 电阻变化层119，直接覆盖电阻变化元件的整个表面(特别是电阻变化元件的上表面)，形 成了保护膜120以后，用所希望的掩模构图，形成用于与外部器件收发电信号的焊盘开口 部分121，使得贯通保护膜120，与最上层布线114连接。通过采用这样的方法，通过在最上层布线的上部形成电阻变化层，从下层一侧引 出电位，能够制造搭载了不受到布线工序等主工序的影响的稳定的电阻变化存储器的半导 体装置。另外，由于电阻变化元件的上表面完全被耐湿性高的保护膜覆盖，因此能够制造不 受到外部环境的影响，具有稳定的电阻变化特性、可靠性的半导体装置。(实施方式4)图9是表示本发明实施方式4的半导体装置400的结构例的剖面图。如图9所示，本实施方式4的半导体装置400在最上层布线114的布线之间形成 第(η+1)层间绝缘层115，最上层布线114和第(η+1)层间绝缘层115距半导体基板101的 高度几乎相等，在两者中形成平坦面。进而，还在该布线槽中埋入电阻变化元件的下部电极 118d。电阻变化层119覆盖下部电极118d以及最上层布线的一部分，形成在第(η+1)层间绝缘层115上。这里，成为下部电极118d具有第1端子的功能，处在与下部电极118d不同 电位的最上层布线114具有第2端子的功能。直接覆盖包括电阻变化元件的整个面(特别 是电阻变化元件的上表面)，仅形成保护膜120。形成用于与外部器件收发电信号的焊盘开 口部分121，使得贯通保护膜120与最上层布线114连接。另外，关于最上层布线114以下 的构造由于与半导体装置100相同，因此省略说明。通过做成这样的结构，通过在最上层布线的上部形成电阻变化层，从下层一侧引 出电位，能够实现搭载了不受到布线工序等主工序的影响的稳定的电阻变化存储器的半导 体装置。另外，由于电阻变化元件的上表面完全被耐湿性高的保护膜覆盖，因此能够不受到 外部环境的影响，具有稳定的电阻变化特性、可靠性。进而，在半导体装置400中，与半导体装置100相比较，能够把掩模片数减少1片， 在现有的LSI中最低追加2片就能够编入到电阻变化元件中，具有减少工序成本的优点。另 外，还能够在没有凹凸的平坦面上形成电阻变化层，抑制薄厚分散性，具有稳定的电阻变化 特性这样的优点。图10(a) (e)是表示本实施方式4的半导体装置400的最上层布线114以后的 主要部分的制造方法的剖面图。省略关于晶体管以及下层布线的工序。使用这些图，说明 本实施方式4的半导体装置400的主要部分的制造方法。如图10所示，本实施方式4的制造方法具备形成最上层布线114的工序、形成用 于形成下部电极118d的布线槽125的工序、形成下部电极118d的工序、形成电阻变化层 119的工序、形成保护膜120以及焊盘开口部分121的工序。另外，形成用于形成最上部布 线114的布线槽124的工序由于在图8(a)中已经说明过，因此省略。接着，如图10(a)所示，在形成最上层布线114的工序中，用导电材料填埋布线槽， 形成最上层布线114。这种情况下，也同时形成与外部器件进行信号收发的焊盘金属。这 里，采用了以钽作为势垒层，作为布线的主要成分使用了铜的编织工序。如图10(b)所示，在形成用于形成下部电极118d的布线槽125的工序中，在已经 填埋形成了最上层布线114的第(n+1)层间绝缘层膜115中，使用所希望的掩模形成用于 形成下部电极118d的布线槽125。接着，如图10(c)所示，在形成下部电极118d的工序中，用导电材料填埋布线槽， 形成下部电极118d。这里，采用了以钽作为势垒层，作为布线的主要成分使用了铜的编织工 序。在这里，使用不同的掩模，形成了用于填埋下部电极118d的布线槽125和用于填埋最 上层布线114的布线槽124的开口，而在用相同的材料填埋的情况下，或者在每一个开口选 择生长充填材料的情况下也可以使用相同的掩模。具有能够减少掩模片数，减少工序成本 这样的优点。接着，如图10(d)所示，在形成电阻变化层119的工序中，覆盖下部电极118d以及 与其处在不同电位的最上层布线114的一部分，在第(n+1)层间绝缘层115上用所希望的 掩模构图，形成电阻变化层119。根据以上的结构，成为下部电极118d具有第1端子的功 能，处在与下部电极118d不同电位的最上层布线114具有第2端子的功能。接着，如图10(e)所示，在形成保护膜120以及焊盘开口部分121的工序中，在包 括电阻变化层119，直接覆盖电阻变化元件的整个表面(特别是电阻变化元件的上表面)， 形成了保护膜120以后，用所希望的掩模构图，形成用于与外部器件收发电信号的焊盘开口部分121，使得贯通保护膜120，与最上层布线114连接。通过采用这样的方法，通过在最上层布线的上部形成电阻变化层，从下层一侧引 出电位，能够制造搭载了不受到布线工序等主工序的影响的稳定的电阻变化存储器的半导 体装置。另外，由于电阻变化元件的上表面完全被耐湿性高的保护膜覆盖，因此能够制造不 受到外部环境的影响，具有稳定的电阻变化特性、可靠性的半导体装置。(实施方式5)图11是表示本发明实施方式5的半导体装置500的结构例的剖面图。如图11所示，本实施方式5的半导体装置500在最上层布线114的布线之间形 成第(n+1)层间绝缘层115，形成第(n+1)接点116、117，使得贯通该第(n+1)层间绝缘层 115，与最上层布线114连接。电阻变化层119覆盖第(n+1)接点116，形成在第(n+1)层间绝缘层115上。进 而，上部电极122a覆盖电阻变化层119以及第(n+1)接点117，形成在第(n+1)层间绝缘层 115上。这里，成为第(n+1)接点116具有第1端子的功能，上部电极122a和第(n+1)接点 117具有第2端子的功能。直接覆盖包括电阻变化元件的整个表面(特别是电阻变化元件的上表面)，仅形 成保护膜120。进而，形成用于与外部器件收发电信号的焊盘开口部分121，使得贯通保护 膜120以及第(n+1)层间绝缘层115，与最上层布线114连接。另外，关于最上层布线114以下的构造由于与半导体装置100相同，因此省略说 明。通过做成这样的结构，通过在最上层布线的上部形成电阻变化层，从下层一侧引 出电位，能够实现搭载了不受到布线工序等主工序的影响的稳定的电阻变化存储器的半导 体装置。另外，由于电阻变化元件的上表面完全被耐湿性高的保护膜覆盖，因此能够不受到 外部环境的影响，具有稳定的电阻变化特性、可靠性。另外，在本实施方式中，在第(n+1)接点116、117中，使用了以钨为主要成分的充 填材料，上部电极122a使用了钼，在电阻变化层119中使用了钽氧化物。由此，第1端子由钨构成，与电阻变化层119接触的部分的第2端子由钼构成，两 者的端子材料不同。通过做成这样的结构，能够在氧化·还原的标准电极电位相对大的钼 一侧(上部电极一侧)使电阻变化。另外，电阻变化层119由过渡金属(这里是钽)的氧化物构成，有至少2层由不同 的氧浓度构成的层。具体地讲，使上层一侧的部分(与接触上部电极122a的电阻变化层 119的上表面以及侧面相对应的部分)成为氧浓度高的过渡金属氧化物层。通过做成这样 的结构，在氧的扩散结束以后，不需要通过施加电压，使氧集中到一侧端子的工序(形成)， 不需要高形成电压，能够无形成地而且在低电压下进行动作。图12(a) (d)以及图13(a)、(b)是表示本实施方式5的半导体装置500的最上 层布线114以后的主要部分的制造方法的剖面图。省略关于晶体管以及下层布线的工序。 使用这些图，说明本实施方式5的半导体装置500的主要部分的制造方法。如图12以及图13所示，本实施方式5的制造方法具备形成最上层布线114的工 序、形成第(n+1)接点116和117的工序、形成电阻变化层119的工序、形成上部电极112a 的工序、形成保护膜120的工序、形成焊盘开口部分121的工序。
接着，如图12(a)所示，在形成最上层布线114的工序中，在覆盖了晶体管或者下 层布线的第η层间绝缘膜112上使用所希望的掩模形成最上层布线114。这种情况下，也同 时形成与外部器件进行信号收发的焊盘金属。如图12(b)所示，在形成第(η+1)接点116、117的工序中，覆盖最上层布线114，在 整个面上形成了第(η+1)层间绝缘层115以后，形成第(η+1)接点116、117，使得贯通该第 (η+1)层间绝缘层115，与最上层布线114连接。接点用以钨为主要成分的充填材料填埋。接着，如图12(c)所示，在形成电阻变化元件的电阻变化层119的工序中，用所希 望的掩模构图，形成电阻变化层119，使得在第(η+1)层间绝缘层115上覆盖第(η+1)接点 116。在这里，在电阻变化层119中使用了钽氧化物。这是因为除去动作的高速性以外，还 有可逆的稳定的改写特性和良好的电阻值的记忆特性，能够实现与通常的Si半导体工序 密合性高的制造工序。接着，如图12(d)所示，在形成上部电极122a的工序中，覆盖电阻变化层119以及 第(η+1)接点117，在第(η+1)层间绝缘层115上用所希望的掩模构图，形成上部电极122a。 这里，作为上部电极122a的材料，上层用钼，下层用氮化钛形成。钼是为了得到稳定的电阻 变化特性，氮化钛是为了提高与保护膜的密合性。依据以上的结构，成为第(η+1)接点116 具有第1端子的功能，上部电极122a和第(η+1)接点117具有第2端子的功能。接着，如图13 (a)所示，在形成保护膜120的工序中，包括上部电极122a，直接覆盖 电阻变化元件的整个表面(特别是电阻变化元件的上表面)，形成保护膜120。而且，如图13(b)所示，在形成焊盘开口部分121的工序中，用所希望的掩模构图， 形成用于与外部器件收发电信号的焊盘开口部分121，使得贯通保护膜120以及第(η+1)层 间绝缘层115，与最上层布线114连接。通过采用这样的方法，通过在最上层布线的上部形成电阻变化层，从下层一侧引 出电位，能够制造搭载了不受到布线工序等主工序的影响的稳定的电阻变化存储器的半导 体装置。另外，由于电阻变化元件的上表面完全被耐湿性高的保护膜覆盖，因此能够制造不 受到外部环境的影响，具有稳定的电阻变化特性、可靠性的半导体装置。(实施方式6)图14是表示本发明实施方式6的半导体装置600的结构例的剖面图。如图14所示，本实施方式6的半导体装置600在最上层布线114的布线之间形 成第(η+1)层间绝缘层115，形成第(η+1)接点116、117，使得贯通该第(η+1)层间绝缘层 115，与最上层布线114连接。电阻变化层119覆盖第(η+1)接点116、117，形成在第(η+1)层间绝缘层115上。 进而，覆盖电阻变化层119形成上部电极122b。这里，成为第(η+1)接点116以及上部电极 122b具有第1端子的功能，第(η+1)接点117具有第2端子的功能。直接覆盖包括电阻变化元件的整个表面(特别是电阻变化元件的上表面)，仅形 成保护膜120。进而，形成用于与外部器件收发电信号的焊盘开口部分121，使得贯通保护 膜120以及第(η+1)层间绝缘层115，与最上层布线114连接。另外，关于最上层布线114以下的构造由于与半导体装置100相同，因此省略说 明。通过做成这样的结构，通过在最上层布线的上部形成电阻变化层，从下层一侧引
17出电位，能够实现搭载了不受到布线工序等主工序的影响的稳定的电阻变化存储器的半导 体装置。另外，由于电阻变化元件的上表面完全被耐湿性高的保护膜覆盖，因此能够不受到 外部环境的影响，具有稳定的电阻变化特性、可靠性。另外，在本实施方式中，在第(n+1)接点116、117中，使用了以钨为主要成分的充 填材料，上部电极122b使用了钼，在电阻变化层119中使用了钽氧化物。由此，与电阻变化层119接触的部分的第1端子由钨以及钼构成，第2端子由与作 为第1端子的端子材料的钼不同的材料(具体地讲是钨)构成。通过做成这样的结构，能 够在氧化·还原的标准电极电位相对大的钼一侧(上部电极一侧)使电阻变化。另外，电阻变化层119由过渡金属(这里是钽)的氧化物构成，有至少2层由不同 的氧浓度构成的层。具体地讲，使上层一侧的部分(与接触上部电极122b的电阻变化层 119的上表面以及侧面相对应的部分)成为氧浓度高的过渡金属氧化物层。通过做成这样 的结构，在氧的扩散结束以后，不需要通过施加电压，使氧集中到一侧端子的工序(形成)， 不需要高形成电压，能够无形成地而且在低电压下进行动作。另外，与本实施方式相反，在第(n+1)接点116、117中能够使用以钼为主要成分的 充填材料，上部电极122b能够使用钨，在电阻变化层119中能够使用钽氧化物。通过做成这样的结构，能够在氧化·还原的标准电极电位相对大的钼一侧(第1 端子或者第2端子一侧)使电阻变化。上部电极122b起到使连接第1端子与第2端子的 布线电阻降低的内衬的作用。另外，这种情况下，使电阻变化层119的下层一侧的部分(与接触第(n+1)接点 116,117的电阻变化层119的下表面相对应的部分)成为氧浓度高的过渡金属氧化物层。图15(a) (d)是表示本实施方式6的半导体装置600的最上层布线114以后的 主要部分的制造方法的剖面图。省略关于晶体管以及下层布线的工序。使用这些图，说明 本实施方式6的半导体装置600的主要部分的制造方法。如图15所示，本实施方式6的制造方法具备形成最上层布线114的工序、形成第 (n+1)接点116和117的工序、形成电阻变化层119以及上部电极122b的工序、形成保护膜 120以及焊盘开口部分121的工序。接着，如图15(a)所示，在形成最上层布线114的工序中，在覆盖了晶体管或者下 层布线的第η层间绝缘膜112上使用所希望的掩模形成最上层布线114。这种情况下，也同 时形成与外部器件进行信号收发的焊盘金属。接着，如图15(b)所示，在形成第(n+1)接点116、117的工序中，覆盖最上层布线 114，在整个面上形成了第(n+1)层间绝缘层115以后，形成第(n+1)接点116、117，使得贯 通该第(n+1)层间绝缘层115，与最上层布线114连接。接点用以钼为主要成分的充填材料填埋。接着，如图15(c)所示，在形成电阻变化元件的电阻变化层119以及上部电极 112b的工序中，使用所希望的掩模构图，形成电阻变化层119以及上部电极122b，使得在第 (n+1)层间绝缘层115上覆盖第(n+1)接点116、117。这里，在电阻变化层119中使用了钽 氧化物，在上部电极122b中使用了钨。这是因为除去动作的高速性以外，还有可逆的稳定 的改写特性和良好的电阻值的记忆特性，能够实现与通常的Si半导体工序密合性高的制 造工序。依据以上的结构，成为第(n+1)接点116具有第1端子的功能，第(n+1)接点117具有第2端子的功能。而且，如图15(d)所示，在形成保护膜120以及焊盘开口部分121的工序中，在包 括电阻变化元件，直接覆盖整个表面(特别是电阻变化元件的上表面)，形成了保护膜120 以后，用所希望的掩模构图，形成用于与外部器件收发电信号的焊盘开口部分121，使得贯 通保护膜120，与最上层布线114连接。通过采用这样的方法，通过在最上层布线的上部形成电阻变化层，从下层一侧引 出电位，能够制造搭载了不受到布线工序等主工序的影响的稳定的电阻变化存储器的半导 体装置。另外，由于电阻变化元件的上表面完全被耐湿性高的保护膜覆盖，因此能够制造不 受到外部环境的影响，具有稳定的电阻变化特性、可靠性的半导体装置。(实施方式7)图16是表示本发明实施方式7的半导体装置700的结构例的剖面图。如图16所示，本实施方式7的半导体装置700在最上层布线114的布线上形成第 (n+1)层间绝缘层115，形成第(n+1)接点116、117，使得贯通该第(n+1)层间绝缘层115， 与最上层布线114连接。电阻变化元件的电阻变化层119覆盖第(n+1)接点116，形成在第(n+1)层间绝缘 层115上。进而，覆盖电阻变化层119形成上部电极122c。上部电极122c经过电阻变化 层的开口 123，与第(n+1)接点117连接。这里，成为第(n+1)接点116具有第1端子的功 能，上部电极122c和第(n+1)接点117具有第2端子的功能。直接覆盖包括电阻变化元件的整个表面(特别是电阻变化元件的上表面)，仅形 成保护膜120。进而，形成用于与外部器件收发电信号的焊盘开口部分121，使得贯通保护 膜120以及第(n+1)层间绝缘层115，与最上层布线114连接。另外，关于最上层布线114以下的构造由于与半导体装置100相同，因此省略说 明。通过做成这样的结构，通过在最上层布线的上部形成电阻变化层，从下层一侧引 出电位，能够实现搭载了不受到布线工序等主工序的影响的稳定的电阻变化存储器的半导 体装置。另外，由于电阻变化元件的上表面完全被耐湿性高的保护膜覆盖，因此能够不受到 外部环境的影响，具有稳定的电阻变化特性、可靠性。另外，在本实施方式中，在第(n+1)接点116、117中，使用了以钨为主要成分的充 填材料，上部电极122c使用了钼，在电阻变化层119中使用了钽氧化物。由此，第1端子由钨构成，与电阻变化层119接触的部分的第2端子由钼构成，两 者的端子材料不同。通过做成这样的结构，能够在氧化·还原的标准电极电位相对大的钼 一侧(上部电极一侧)使电阻变化。另外，电阻变化层119由过渡金属(这里是钽)的氧化物构成，有至少2层由不同 的氧浓度构成的层。具体地讲，使上层一侧的部分(与接触上部电极122c的电阻变化层 119的上表面以及侧面相对应的部分)成为氧浓度高的过渡金属氧化物层。通过做成这样 的结构，在氧的扩散结束以后，不需要通过施加电压，使氧集中到一侧端子的工序(形成)， 不需要高形成电压，能够无形成地而且在低电压下进行动作。图17 (a) (d)、图18 (a)以及(b)是表示本实施方式7的半导体装置700的最上 层布线114以后的主要部分的制造方法的剖面图。省略关于晶体管以及下层布线的工序。使用这些图，说明本实施方式7的半导体装置700的主要部分的制造方法。如图17以及图18所示，本实施方式7的制造方法具备形成最上层布线114的工 序、形成第(n+1)接点116和117的工序、在电阻变化层119中形成开口 123的工序、形成 电阻变化层119和上部电极122c的工序、形成保护膜120的工序、形成焊盘开口部分121 的工序。如图17(a)所示，在形成最上层布线114的工序中，在覆盖了晶体管或者下层布线 的第η层间绝缘膜112上使用所希望的掩模形成最上层布线114。这种情况下，也同时形成 与外部器件进行信号收发的焊盘金属。接着，如图17(b)所示，在形成第(n+1)接点116、117的工序中，覆盖最上层布线 114，在整个面上形成了第(n+1)层间绝缘层115以后，形成第(n+1)接点116、117，使得贯 通该第(n+1)层间绝缘层115，与最上层布线114连接。接点用以钨为主要成分的充填材料填埋。接着，如图17(c)所示，在电阻变化层119中形成开口 123的工序中，在第(n+1) 层间绝缘层115上，在整个面上形成了电阻变化层以后，用所希望的掩模构图，形成用于与 第(n+1)接点117连接的开口 123。在这里，在电阻变化层119中使用了钽氧化物。这是因 为除去动作的高速性以外，还有可逆的稳定的改写特性和良好的电阻值的记忆特性，能够 实现与通常的Si半导体工序密合性高的制造工序。接着，如图17(d)所示，在形成电阻变化层119和上部电极122c的工序中，在电 阻变化层上，在整个面上形成了上部电极以后，用所希望的掩模，同时构图形成电阻变化层 119和上部电极122c，使得覆盖第(n+1)接点116以及电阻变化层的开口 123。这里，作为 上部电极122c的材料使用了钼。依据以上的结构，成为第(n+1)接点116具有第1端子的 功能，上部电极122c和第(n+1)接点117具有第2端子的功能。接着，如图18 (a)所示，在形成保护膜120的工序中，包括上部电极122c，覆盖整个 表面，形成保护膜120。而且，如图18 (b)所示，在形成焊盘开口部分121的工序中，用所希望的掩模构图， 形成用于与外部器件收发电信号的开口 121，使得贯通保护膜120以及第(n+1)层间绝缘层 115，与最上层布线114连接。通过采用这样的方法，通过在最上层布线的上部形成电阻变化层，从下层一侧引 出电位，能够制造搭载了不受到布线工序等主工序的影响的稳定的电阻变化存储器的半导 体装置。另外，由于电阻变化元件的上表面完全被耐湿性高的保护膜覆盖，因此能够制造不 受到外部环境的影响，具有稳定的电阻变化特性、可靠性的半导体装置。(实施方式8)图19是表示本发明实施方式8的半导体装置800的结构例的剖面图。如图19所示，本实施方式8的半导体装置800在最上层布线114的布线之间形成 第(n+1)层间绝缘层115，最上层布线114和第(n+1)层间绝缘层115距半导体基板101 的高度几乎相等，在两者中形成平坦面。形成电阻变化元件的电阻变化层119，使得与该最 上层布线114的一部分连接。上部电极122d覆盖电阻变化层119以及最上层布线114的 一部分，形成在第(n+1)层间绝缘层115上。这里，成为最上层布线114具有第1端子的功 能，处在与第2端子不同电位的最上层布线114和上部电极122d具有第2端子的功能。覆盖包括上部电极122d的整个面，仅形成保护膜120。形成用于与外部器件收发电信号的焊 盘开口部分121，使得贯通保护膜120，与最上层布线114连接。另外，关于最上层布线114 以下的构造由于与半导体装置100相同，因此省略说明。通过做成这样的结构，通过在最上层布线的上部形成电阻变化层，从下层一侧引 出电位，能够实现搭载了不受到布线工序等主工序的影响的稳定的电阻变化存储器的半导 体装置。另外，由于电阻变化元件的上表面完全被耐湿性高的保护膜覆盖，因此能够不受到 外部环境的影响，具有稳定的电阻变化特性、可靠性。进而，在半导体装置800中，与半导体装置500相比较，能够把掩模片数减少1片， 在现有的LSI中最低追加2片就能够编入到电阻变化元件中，具有减少工序成本的优点。图20(a) (e)是表示本实施方式8的半导体装置800的最上层布线114以后的 主要部分的制造方法的剖面图。省略关于晶体管以及下层布线的工序。使用这些图，说明 本实施方式8的半导体装置800的主要部分的制造方法。如图20所示，本实施方式8的制造方法具备形成用于形成最上层布线114的布 线槽124的工序、形成最上层布线114的工序、形成电阻变化层119的工序、形成上部电极 122d的工序、形成保护膜120以及焊盘开口部分121的工序。如图20(a)所示，在形成用于形成最上层布线114的布线槽124的工序中，在覆盖 晶体管或者下层布线的第η层间绝缘层膜112上形成的第(η+1)层间绝缘层膜115中，使 用所希望的掩模形成用于形成最上层布线114的布线槽124。接着，如图20 (b)所示，在形成最上层布线114的工序中，用导电材料填埋布线槽， 形成最上层布线114。这种情况下，也同时形成与外部器件进行信号收发的焊盘金属。这 里，采用了以钽作为势垒层，作为布线的主要成分使用了铜的编织工序。如图20(c)所示，在形成电阻变化层119的工序中，用所希望的掩模构图，形成电 阻变化层119，使得在第(η+1)层间绝缘层115上，与最上层布线114的一部分连接。这里， 在电阻变化层119中使用了钽氧化物。这是因为除去动作的高速性以外，还有可逆的稳定 的改写特性和良好的电阻值的记忆特性，能够实现与通常的Si半导体工序密合性高的制 造工序。接着，如图20(d)所示，在形成上部电极122d的工序中，覆盖电阻变化层119以及 最上层布线114的一部分，在第(η+1)层间绝缘层115上，用所希望的掩模构图，形成上部 电极122d。这里，作为上部电极122d的材料，下层使用钼，上层使用氮化钛形成。钼是为了 得到稳定的电阻变化特性，氮化钛是为了提高与层间绝缘层膜的密合性。根据以上的结构， 成为最上层布线114具有第1端子的功能，处在与第2端子不同电位的最上层布线114和 上部电极122d具有第2端子的功能。而且，如图20(e)所示，在形成保护膜120以及焊盘开口部分121的工序中，在包 括上部电极122d，直接覆盖电阻变化元件的整个表面(特别是电阻变化元件的上表面)，形 成了保护膜120以后，用所希望的掩模构图，形成用于与外部器件收发电信号的焊盘开口 部分121，使得贯通保护膜120，与最上层布线114连接。通过采用这样的方法，通过在最上层布线的上部形成电阻变化层，从下层一侧引 出电位，能够制造搭载了不受到布线工序等主工序的影响的稳定的电阻变化存储器的半导 体装置。另外，由于电阻变化元件的上表面完全被耐湿性高的保护膜覆盖，因此能够制造不受到外部环境的影响，具有稳定的电阻变化特性、可靠性的半导体装置。(实施方式9)图21是表示本发明实施方式9的半导体装置900的结构例的剖面图。如图21所示，本实施方式9的半导体装置900在最上层布线114的布线之间形成 第(n+1)层间绝缘层115，最上层布线114和第(n+1)层间绝缘层115距半导体基板101的 高度几乎相等，在两者中形成平坦面。覆盖最上层布线114，在第(n+1)层间绝缘层115上 形成电阻变化层119以及上部电极122e。这里，成为最上层布线114的一部分具有第1端 子的功能，处在与第2端子不同电位的最上层布线114以及上部电极122e具有第2端子的 功能。直接覆盖包括电阻变化元件的整个表面(特别是电阻变化元件的上表面)，仅形成保 护膜120。形成用于与外部器件收发电信号的焊盘开口部分121，使得贯通保护膜120，与最 上层布线114连接。另外，关于最上层布线114以下的构造由于与半导体装置100相同，因 此省略说明。通过做成这样的结构，通过在最上层布线的上部形成电阻变化层，从下层一侧引 出电位，能够实现搭载了不受到布线工序等主工序的影响的稳定的电阻变化存储器的半导 体装置。另外，由于电阻变化元件的上表面完全被耐湿性高的保护膜覆盖，因此能够不受到 外部环境的影响，具有稳定的电阻变化特性、可靠性。进而，在半导体装置900中，与半导体装置600相比较，能够把掩模片数减少1片， 在现有的LSI中最低追加2片就能够编入到电阻变化元件中，具有减少工序成本的优点。另 外，能够在没有凹凸的平面上形成电阻变化层，抑制膜厚分散性，具有稳定的电阻变化特性 这样的优点。另外，在本实施方式中，在最上层布线114中，使用了以铜为主要成分的充填材 料，上部电极122e使用了钼，在电阻变化层119中使用了钽氧化物。由此，能够在氧化·还原的标准电极电位相对大的钼一侧(上部电极一侧)使电 阻变化。另外，电阻变化层119由过渡金属(这里是钽)的氧化物构成，有至少2层由不同 的氧浓度构成的层。具体地讲，使上层一侧的部分(与接触上部电极122e的电阻变化层 119的上表面相对应的部分)成为氧浓度高的过渡金属氧化物层。通过做成这样的结构，在 氧的扩散结束以后，不需要通过施加电压，使氧集中到一侧端子的工序(形成)，不需要高 形成电压，能够无形成地而且在低电压下进行动作。另外，与本实施方式相反，在最上层布线中能够使用以钼为主要成分的充填材料， 上部电极122e能够使用钨。通过做成这样的结构，能够在氧化·还原的标准电极电位相对大的钼一侧(第1 端子或者第2端子一侧)使电阻变化。上部电极122e起到使连接第1端子与第2端子的 布线电阻降低的内衬的作用。另外，这种情况下，使电阻变化层119的下层一侧的部分(与接触最上层布线114 的电阻变化层119的下表面相对应的部分)成为氧浓度高的过渡金属氧化物层。图22(a) (d)是表示本实施方式9的半导体装置900的最上层布线114以后的 主要部分的制造方法的剖面图。省略关于晶体管以及下层布线的工序。使用这些图，说明 本实施方式9的半导体装置900的主要部分的制造方法。
22
如图22所示，本实施方式9的制造方法具备形成用于形成最上层布线114的布线 槽124的工序、形成最上层布线114的工序、形成电阻变化层119以及上部电极122e的工 序、形成保护膜120以及焊盘开口部分121的工序。如图22(a)所示，在形成用于形成最上层布线114的布线槽124的工序中，在覆盖 了晶体管或者下层布线的第η层间绝缘膜112上形成的第(η+1)层间绝缘层115中，使用 所希望的掩模形成用于形成最上层布线114的布线槽124。接着，如图22 (b)所示，在形成最上层布线114的工序中，用导电材料填埋布线槽， 形成最上层布线114。这种情况下，也同时形成与外部器件进行信号收发的焊盘金属。这 里，采用了以钽作为势垒层，作为布线的主要成分使用了铜的编织工序。接着，如图22 (c)所示，在形成电阻变化元件的电阻变化层119以及上部电极122e 的工序中，用所希望的掩模构图，形成电阻变化元件的电阻变化层119以及上部电极122e， 使得在第(η+1)层间绝缘层115上覆盖最上层布线114的一部分。这里，在电阻变化层119 中使用了钽氧化物，在上部电极122e中使用了钼。这是因为除去动作的高速性以外，还有 可逆的稳定的改写特性和良好的电阻值的记忆特性，能够实现与通常的Si半导体工序密 合性高的制造工序。依据以上的结构，成为最上层布线114具有第1端子的功能，处在与第 2端子不同电位的最上层布线114具有第2端子的功能。而且，如图22(d)所示，在形成保护膜120以及焊盘开口部分121的工序中，在包 括上部电极122e，直接覆盖电阻变化元件的整个表面(特别是电阻变化元件的上表面)，形 成了保护膜120以后，用所希望的掩模构图，形成用于与外部器件收发电信号的焊盘开口 部分121，使得贯通保护膜120，与最上层布线114连接。通过采用这样的方法，通过在最上层布线的上部形成电阻变化层，从下层一侧引 出电位，能够制造搭载了不受到布线工序等主工序的影响的稳定的电阻变化存储器的半导 体装置。另外，由于电阻变化元件的上表面完全被耐湿性高的保护膜覆盖，因此能够制造不 受到外部环境的影响，具有稳定的电阻变化特性、可靠性的半导体装置。(实施方式10)图23是表示本发明实施方式10的半导体装置1000的结构例的剖面图。如图23所示，本实施方式10的半导体装置1000在最上层布线114的布线之间形 成第(η+1)层间绝缘层115，最上层布线114和第(η+1)层间绝缘层115距半导体基板101 的高度几乎相等，在两者中形成平坦面。覆盖最上层布线114的一部分，在第(η+1)层间绝 缘层115上形成电阻变化元件的电阻变化层119。进而，覆盖电阻变化层119形成上部电 极122f。上部电极122f经过电阻变化层的开口 123，与最上层布线114的一部分连接。这 里，成为最上层布线114具有第1端子的功能，处在与第2端子不同电位的最上层布线114 和上部电极122f具有第2端子的功能。直接覆盖包括电阻变化元件的整个表面(特别是 电阻变化元件的上表面)，仅形成保护膜120。形成用于与外部器件收发电信号的焊盘开口 部分121，使得贯通保护膜120，与最上层布线114连接。另外，关于最上层布线114以下的 构造由于与半导体装置100相同，因此省略说明。通过做成这样的结构，通过在最上层布线的上部形成电阻变化层，从下层一侧引 出电位，能够实现搭载了不受到布线工序等主工序的影响的稳定的电阻变化存储器的半导 体装置。另外，由于电阻变化元件的上表面完全被耐湿性高的保护膜覆盖，因此能够不受到
23外部环境的影响，具有稳定的电阻变化特性、可靠性。进而，在半导体装置1000中，与半导体装置700相比较，能够把掩模片数减少1 片，在现有的LSI中最低追加2片就能够编入到电阻变化元件中，具有减少工序成本的优
点ο另外，在本实施方式中，在最上层布线中使用了以铜为主要成分的充填材料，上部 电极122f使用了钼，在电阻变化层119中使用了钽氧化物。由此，第1端子由铜构成，与电阻变化层119接触的部分的第2端子由钼构成，两 者的端子材料不同。通过做成这样的结构，能够在氧化·还原的标准电极电位相对大的钼 一侧(上部电极一侧)使电阻变化。另外，电阻变化层119由过渡金属(这里是钽)的氧化物构成，有至少2层由不同 的氧浓度构成的层。具体地讲，使上层一侧的部分(与接触上部电极122f的电阻变化层 119的上表面以及侧面相对应的部分)成为氧浓度高的过渡金属氧化物层。通过做成这样 的结构，在氧的扩散结束以后，不需要通过施加电压，使氧集中到一侧端子的工序(形成)， 不需要高形成电压，能够无形成地而且在低电压下进行动作。图24(a) (e)是表示本实施方式10的半导体装置1000的最上层布线114以后 的主要部分的制造方法的剖面图。省略关于晶体管以及下层布线的工序。使用这些图，说 明本实施方式10的半导体装置1000的主要部分的制造方法。如图24所示，本实施方式10的制造方法具备形成用于形成最上层布线114的布 线槽124的工序、形成最上层布线114的工序、在电阻变化层119上形成开口 123的工序、 形成电阻变化层119和上部电极122f的工序、形成保护膜120以及焊盘开口部分121的工序。如图24(a)所示，在形成用于形成最上层布线114的布线槽124的工序中，在覆盖 了晶体管或者下层布线的第η层间绝缘层膜112上形成的第(η+1)层间绝缘层膜115中， 使用所希望的掩模形成用于形成最上层布线114的布线槽124。接着，如图24 (b)所示，在形成最上层布线114的工序中，用导电材料填埋布线槽， 形成最上层布线114。这种情况下，也同时形成与外部器件进行信号收发的焊盘金属。这 里，采用了以钽作为势垒层，作为布线的主要成分使用了铜的编织工序。接着，如图24(c)所示，在电阻变化层119上形成开口 123的工序中，在第(η+1) 层间绝缘层115上的整个表面形成了电阻变化层以后，用所希望的掩模构图，形成用于与 最上层布线114的一部分连接的开口 123。这里，在电阻变化层119中使用了钽氧化物。这 是因为除去动作的高速性以外，还有可逆的稳定的改写特性和良好的电阻值的记忆特性， 能够实现与通常的Si半导体工序密合性高的制造工序。接着，如图24(d)所示，在形成电阻变化层119和上部电极122f的工序中，在电阻 变化层上的整个表面形成了上部电极以后，用所希望的掩模同时构图，形成电阻变化层119 和上部电极122f，使得覆盖最上层布线114的一部分以及电阻变化层的开口 123。这里，在 上部电极122f中使用了钼。根据以上的结构，成为最上层布线114具有第1端子的功能， 与第2端子不同电位的最上层布线114和上部电极122f具有第2端子的功能。而且，如图24(d)所示，在形成保护膜120以及焊盘开口部分121的工序中，在包 括上部电极122f，直接覆盖电阻变化元件的整个表面(特别是电阻变化元件的上表面)，形成了保护膜120以后，用所希望的掩模构图，形成用于与外部器件收发电信号的焊盘开口 部分121，使得贯通保护膜120，与最上层布线114连接。通过采用这样的方法，通过在最上层布线的上部形成电阻变化层，从下层一侧引 出电位，能够制造搭载了不受到布线工序等主工序的影响的稳定的电阻变化存储器的半导 体装置。另外，由于电阻变化元件的上表面完全被耐湿性高的保护膜覆盖，因此能够制造不 受到外部环境的影响，具有稳定的电阻变化特性、可靠性的半导体装置。(实施方式1的元件特性)图25是表示把在本发明实施方式1的电阻变化层119中使用的钽氧化物夹在电 极中的构造的元件的电阻变化的一个例子，是电压_电流的记忆特性的曲线。在图1表示 的实施方式1的构造中，横轴对应于接点116与接点117之间的电压，纵轴对应于在电阻变 化层119中流过的电流值。如果在电极之间施加正电压则电流几乎与电压成比例增加，如 果超过用A点表示的正电压则电流急剧减少。即，表示出从低电阻状态向高电阻状态变化 (高电阻化)的状况。另一方面，在高电阻状态下，如果施加负电压，如果超过用B点表示的 负电压则电流急剧增加。即，表示出从高电阻状态向低电阻状态变化(低电阻化)的状况。图26是表示在本发明实施方式1的电阻变化层119中使用的钽氧化物的电阻变 化的另一个例子，表示了正负交互施加了 IOOns的电压脉冲时的电阻值的变化。S卩，与图25 的情况相同，如果在电极之间施加负的电压则电阻值减少，表示出1.0Χ103Ω的低电阻值 的Ra，反之如果施加正的电压则电阻值增加，表示出1.2Χ105Ω的高电阻值Rb。如果把这 两个不同的电阻值Ra或者Rb中的某一方作为信息「0」，把另一方作为信息「1」，则能够记 录电阻值是某一方而不同的信息「0」或者信息「1」。在本应用例中，把大的一方的电阻值 Rb分配为信息「0」，把小的一方的电阻值Ra分配为信息「1」。如图26所示，通过根据记录 信息施加正或者负的脉冲，能够作为可逆的非易失性的信息改写电阻变化层119的电阻值 即信息。这里，关于在本发明中使用的电阻变化材料及其特征，预先简单说明本发明者们 发现的特征。钽(Ta)或者铪(Hf)等过渡金属的氧化物在氧不足状态的组成的情况下，通过把 其两侧用与其不同的金属电极连接，施加电信号，发生电阻变化。特别是其电阻变化特性根 据电极之间双向极性的施加电压，表现出切换高电阻状态和低电阻状态的所谓双向型的特性。进而，对于预定的过渡金属的氧化物，存在易于发生电阻变化的电极材料和难以 发生电阻变化的电极材料的组合，这一点与作为表示氧化的难易程度的指标的标准电极电 位密切相关。例如，与比钽的标准电极电位高，难以氧化的钼电极的组合易于发生电阻变 化，而在与比其低的钨的组合中难以发生电阻变化。根据通过过渡金属的氧化物中的氧离子沿着施加了正电压一侧的电极方向移 动·滞留，其电极附近的过渡金属进行进一步的氧化反应，向高电阻状态变化，在反方向的 电压施加下，氧脱离，进行还原反应，向低电阻状态变化这样的机理，从而发现了难以与氧 离子反应的电极材料在稳定的电阻变化特性方面是有效的。如果把这一点结合图1表示的实施方式1的构造的半导体装置进行考虑，则在与 用钼形成的下部电极118a接触一侧的电阻变化层119中稳定地发生电阻变化现象，与用以钨为主要成分的充填材料构成的接点117接触的一侧中不发生电阻变化现象。S卩，如果以 接点117为基准，在接点116上施加正电压，则当施加了超过图25中表示的A点电压的电 压时向高电阻变化，反之，根据反方向的电压施加，当施加了超过作为阈值电压的B点电压 的电压时，成为向更低电阻变化的动作。(应用例)以下，说明适用了本实施方式1的半导体装置的几个应用例。而即使在实施方式 2 10的某一种构造中，由于电阻变化层的端子的一方用钼等标准电极电位高的电极材料 构成，另一方用比其低的电极材料构成，因此每一种都能够作为以下应用例的半导体装置使用。(实施方式1的应用例1)第1应用例是在1个半导体装置中，在其内部的不良比特的救济或者电压电平等 的调整用途中使用的例子，当前已知激光器微调或者电熔接器方法。图27是把实施方式1的半导体装置应用到具有程序功能的LSI时的框图，具备执 行预定运算的逻辑电路。如图27所示，本应用例的半导体装置400 (熔接器电路)在单一的半导体基板401 上具备CPU402、与外部电路之间进行数据的输入输出处理的输入输出电路403、执行预定 运算的逻辑电路404、处理模拟信号的模拟电路405、用于进行自诊断的BIST(自诊断)电 路406、SRAM407(半导体存储器)、与这些BIST电路406以及SRAM407连接，用于保存特定 的地址信息的救济地址保存寄存器408。即，在本应用例的半导体芯片中，如后所述，实施方 式1的半导体装置编入到在半导体存储器的不良比特的救济中使用的熔接器电路中。图28是表示图27的救济地址保存寄存器408的结构的电路图。在本应用例的半 导体装置400中，为了简单，以把4比特的信息进行编程的结构进行说明，但不限于该结构。 F119a、F119b、F119c、F119d是程序元件，分别与图1表示的本发明实施方式1的半导体装 置100的电阻变化层119相对应。另外，用加入斜线的圆表示的部分表示是用钼形成的下 部电极118a的一侧。另外，程序元件Fl 19a F119d的一方接点Fl 16a F116d与图1表 示的半导体装置100的接点116的位置相对应，另一方接点F117a F117d同样与图1表 示的半导体装置100的接点117的位置相对应。而且，接点F116a F116d都连接到作为 第1共同信号线的BUS_T。409是选择程序元件F119a、F119b、F119c、F119d的某一个程序元件选择电路，410 是向它们的写入电路，411是记录到它们中的信息的读出电路。412是控制电路，把从半导 体装置400的BIST电路406输出的写入允许信号WE、写入数据信号WD以及与半导体装置 400整体动作有关的复位信号RESET以及时钟(未图示)作为输入，输出程序元件选择电路 409、写入电路410、读出电路411的控制信号。程序元件选择电路409由N型MOS晶体管丽1、丽2、丽3、MN4构成，其各个源极或 者漏极的一方连接到与接点F117a F117d联系的一侧，其各个源极或者漏极的另一方连 接到作为第2共同信号线的BUS_B。另外，在各个栅极上连接作为控制电路412的输出信号 的选择信号Ga Gd。写入电路410由源极连接到电源VDD，漏极连接到第2共同信号线BUS_B，栅极连 接到作为控制电路412的输出信号的低电阻化指示信号NLR_W的P型MOS晶体管MPl、源极连接到作为接地电平的VSS，漏极连接到作为第1共同信号线的BUS_T，栅极连接到作为控 制电路412的输出信号的另一个低电阻化指示信号LR_W的N型MOS晶体管MN6，构成低电 阻化用的写入电路。另外，由源极连接到电源VDD，漏极连接到第1共同信号线BUS_T，栅极连接到作为 控制电路412的输出信号的高电阻化指示信号NHR_W的P型MOS晶体管MP2、源极连接到 作为接地电平的VSS，漏极连接到作为第2共同信号线的BUS_B，栅极连接到作为控制电路 412的输出信号的另一个高电阻化指示信号HR_W的N型MOS晶体管丽5，构成高电阻化用 写入电路。读出电路411由在漏极上连接第1共同信号线BUS_T，源极连接到作为接地电平的 VSS，在栅极上连接了作为控制电路412的输出的读出指示信号的RGND的N型MOS晶体管 MN7、源极连接到第2共同信号线BUS_B，漏极连接到节点S0UT，在栅极上连接了作为控制电 路412的输出的电压箝位信号VCLMP的N型MOS晶体管MN8、源极连接到电源VDD，漏极连 接到节点S0UT，在栅极上连接作为控制电路412的输出的负载指示信号的N_LD的负载电流 供给用P型MOS晶体管MP3、以该节点SOUT为输入，在预定的定时闩锁SOUT的数据闩锁电 路412(控制电路和闩锁电路都用412记载，显然错误-译者)构成，把读出结果作为输出 信号RD输出。另外，读出动作时，电压箝位信号VCLMP是设定为预定电压VC的恒压信号，把第2 共同信号线BUS_B的电压大致箝位成小于等于从该电压VC减去N型MOS晶体管MN8的阈 值电压VT的电压，从而，读出时，通过控制施加到程序元件Fl 19a Fl 19d的电压，起到防 止程序元件的干扰的作用。另外，负载电流供给用PMOS晶体管MP3设定晶体管的大小，使 得具有程序元件Fl 19a Fl 19d设定为高电阻状态时和设定为低电阻状态时的几乎中间的 电流驱动能力，从而，程序元件Fl 19a F119d为高电阻状态时，节点SOUT为高电平，程序 元件F119a F119d为低电阻状态时，节点SOUT成为低电平。说明在以上那样构成的半导体装置400中，与救济地址保存寄存器408有关的动 作。首先，BIST电路406在接收到诊断指示信号TST的情况下，执行SRAM407的存储 块的检查。另外，该存储块的检查在LSI的制造过程中的检查时以及LSI搭载到实际的系 统中的各种诊断执行时等进行。而且，存储块检查的结果，在检测出了不良比特的情况下，BIST电路406向救济地 址保存寄存器408输出写入允许信号TO和写入数据信号WD，把该不良比特的地址信息保存 到救济地址保存寄存器408中。该地址信息的保存通过根据其地址信息，使该寄存器具备的程序元件的电阻状态 成为高电阻或者低电阻，进行对于救济地址保存寄存器408的地址信息的写入。地址信息的读出在半导体装置400起动时等的复位期间执行，设置SRAM407内的 寄存器。而且，在访问SRAM407的情况下，同时比较其寄存器的地址信息，在一致的情况下， 访问设置在SRAM407内的预备的冗长寄存器单元，进行信息的读取或者写入。接着，使用图29的定时图说明救济地址保存寄存器408的动作。图29中，表示 持续进行写入周期和读出周期的情况，另外，以在程序元件F119a以及F119c中写入数据 “1”(即，低电阻值)，在程序元件F119b以及F119d中写入数据“0”(S卩，高电阻值)的情
27况为例子。另外，救济地址保存寄存器408构成为与时钟变化为高水平的定时同步，开始预 定的动作，在1个时钟周期内，完成对于1个程序元件的写入或者读出。首先，说明写入周期的动作。如果RESET信号和写入允许信号WE都设定为高电平，则救济地址保存寄存器408 识别为写入周期，执行写入动作。在每个时钟周期，按照选择信号Ga、Gb、Gc、Gd的顺序，向程序元件选择电路409的 N型MOS晶体管丽1 MN4的各栅极输出预定期间高电平，使程序元件F119a F119d顺序 与第2共同信号线BUS_B连接。写入数据信号WD由于第1周期和第3周期是数据“1” (即，低电阻化)，因此与时 钟同步，通过使NLR_W成为低电平，LR_W成为高电平进行预定期间设定，激活P型MOS晶体 管MPl和N型MOS晶体管MN6，第2共同信号线BUS_B的一方对于第1共同信号线BUS_T成 为高电平，对于程序元件设定发生低电阻化写入的方向的电压施加脉冲。进而，通过设定作 为P型MOS晶体管MPl的源极电压的电源电压，使得接点F117a与接点F116a之间的电压 差大于等于相当于图25表示的B点电压的电压，在第1周期和第3周期中，能够进行数据 “1”的写入(即，低电阻化)。同样，写入数据信号WD由于第2周期和第4周期是数据“0” ( S卩，高电阻化)，因 此与时钟同步，通过使NHR_W成为低电平，HR_W成为高电平，进行预定期间设定，激活P型 MOS晶体管MP2和N型MOS晶体管丽5，第1共同信号线BUS_T的一方对于第2共同信号线 BUS_B成为高电平，对于程序元件设定发生高电阻化写入的方向的电压时加脉冲。进而，通 过设定作为P型MOS晶体管MP2的源极电压的电源电压，使得接点F117b与接点F116b之 间的电压差成为大于等于相当于图25表示的A点电压的电压，在第2周期和第4周期中能 够进行“0”的写入(即，高电阻化)。其次，说明读出周期。如果仅是RESET信号设定为高电平，则救济地址保存寄存器408识别为读出周期， 执行读出动作。在每个时钟周期，按照选择信号Ga、Gb、Gc、Gd的顺序，向程序元件选择电路409的 N型MOS晶体管丽1 MN4的各栅极输出预定期间高电平，使程序元件F119a F119d顺序 与第2共同信号线BUS_B连接。RGND在读出周期的期间中顺序输出高电平，激活N型MOS晶体管丽7，使第1共同 信号线BUS_T成为接地电平。另一方面，负载指示信号N-LD与时钟同步，预定期间设定为低 电平，激活P型MOS晶体管MP3，向通过第2共同信号线BUS_B选择了的程序元件F119a F119d的某一个供给负载电流。其结果，节点SOUT收敛到对应于P型MOS晶体管MP3的实际的电阻值与所选择的 程序元件的电阻值之比的电压，把其电平判定为高电平或者低电平，在预定的定时通过使 用闩锁电路412进行闩琐，能够进行数据的读出。如以上那样，该应用例的程序元件由于能够以简单的电路和控制方法高速地进行 向元件的写入及其改写，因此不仅使制造工序中的检查或者不良比特的救济成为容易，而 且由于在随时间变化的情况下也能够进行不良比特的救济，因此还有能够在长时期内保持高品质这样的优点。另外，实施方式1的半导体装置的情况下，由于能够用在最上层布线的上部形成 电阻变化层，从下层一侧引出电位的结构形成非易失性的电阻变化元件，因此能够灵活运 用已有的LSI的制造工序或者程序库，通过添加极少的制造工序就能够具备稳定的可靠性 高的程序元件。另外，除去在应用例1中说明的半导体装置的不良比特的救济用途以外，在内部 电源电压的电压值调整或者定时调整、LSI的标准或者功能的切换等适用了当前已知的熔 接器元件的用途中也同样能够适用。(实施方式1的应用例2)第2应用例与像DDR标准的DRAM和控制LSI等那样作为用多个半导体装置构成 的系统的调整用途有关。以数百MHz频带的高速时钟进行动作的DDR接口标准的DRAM是以大容量而且高 速数据传输速度为特征的存储器的代表。从而，在使用这些存储器设计系统的情况下，需要 考虑印刷基板上的各个存储器的配置位置或者配置距离、布线或者信号特性、另外各个LSI 的分散性等，高精度地设计控制LSI或者印刷基板，进而，在配置、连接了它们的系统板上 进行调整。图30(a)表示把实施方式1的半导体装置应用到由DRAM和控制用的LSI构成的 半导体系统中的例子。这里，如图30(a)所示，例示具备半导体存储器搭载芯片(以下，称 为「DRAM501」)、与半导体存储器搭载芯片电连接的控制LSI搭载芯片(以下，称为「控制 LSI502J )，在控制LSI搭载芯片中混载了作为半导体存储器的不良比特的救济用的元件使 用实施方式1的半导体装置100的后述的熔接器电路502的系统500。系统500由DDR接口标准的多个DRAM501和控制LSI502构成，DRAM501的输入输 出电路503以及控制LSI502的输入输出电路504以总线结构连接，相互进行数据的授受。 它们配置在1片或者多片印刷基板上(未图示)，相互用金属布线连接构成系统板。505是熔接器电路，506是调整电路，控制输入输出电路504。507是功能块，具有使 用该控制LSI的用途的功能。熔接器电路505是实施方式1的构造，作为熔接器元件具备所 需要个数的电阻变化层119，把配置在系统500中的多个DRAM501的每一个与控制LSI502 之间的定时延迟信息等编程，读出与多个DRAM501中被访问指定了的DRAM501相当的熔接 器元件的程序信息，由调整电路506调整输入输出电路504的数据取入定时等。熔接器电 路505的结构由于与在应用例1中说明过的救济地址保存寄存器408相同，因此省略详情。如上所述，该应用例的程序元件能够以简单的电路和控制方法高速地进行向元件 的写入及其改写。从而，能够提供根据程序板的设计信息，在控制LSI的制造出厂阶段进 行程序信息向熔接器电路505写入的方法，或者进而在系统板上连接了 DRAM501或者控制 LSI502的系统板完成以后，能够反映所搭载的半导体装置或者印刷基板等各种分散性，进 行最佳值写入的单个系统板的调整，谋求系统设计容易的同时，可靠性高的半导体系统。另外，本实施方式的情况下，由于能够用在最上层布线的上部形成电阻变化，从下 层一侧引出电位的结构形成非易失性的电阻变化元件，因此能够灵活运用已有的LSI的制 造工序或者程序库，添加极少的制造工序就能够具备稳定的可靠性高的程序元件。图30(b)是在与图30(a)相同的目的下以其它形态实施的情况，与图30 (a)不同点在于熔接器电路的一部分配置在DRAM—侧。这里，如图30(a)所示，例示具备半导体存储器搭载芯片(以下，称为「DRAM511」)、与半 导体存储器搭载芯片电连接的控制LSI搭载芯片(以下，称为「控制LSI512」)，在控制LSI 搭载芯片中混载了作为半导体存储器的不良比特的救济用的元件使用实施方式1的半导 体装置100的后述的熔接器电路513的系统510。系统510由DDR接口标准的多个DRAM511和控制LSI512构成，DRAM511的输入输 出电路503以及控制LSI512的输入输出电路504以总线结构连接，相互进行数据的授受。 它们配置在1片或者多片印刷基板上(未图示)，相互用金属布线连接构成系统板。513是熔接器电路，514是熔接器控制电路，515是调整电路，控制输入输出电路 504。507是功能块，具有使用该控制LSI的用途的功能。熔接器电路513是实施方式1的 构造，作为熔接器元件具备规定个数的电阻变化层119。熔接器电路513和熔接器控制电路 514被分割配置了与在应用例1中说明过的图28表示的救济地址保存寄存器408相当的电 路。在熔接器电路513中，在救济地址保存寄存器408内，配置程序元件Fl 19a、……和程序 元件选择电路409，在终端器控制电路514中，配置与救济地址保存寄存器408的写入电路 410、读出电路411、控制电路412相当的电路。另外，被分割配置了的熔接器电路513和熔 接器控制电路514用与第1共同信号线BUS_T、第2共同信号线BUS_B相当的信号线连接。 在本应用例中，如图30 (b)中用虚线表示的那样，兼用把DRAM511和控制LSI连接在一起的 总线，预先设定为在刚刚投入电源以后的系统的初始化阶段没有使DRAM动作的时刻，进行 程序信息的传播，在其以后的通常动作时，由程序选择电路把熔接器元件电分离了的状态。该应用例的情况下，能够提供即使在系统板上连接了 DRAM501或者控制LSI502的 系统板完成以后，也能够反映所搭载的半导体装置或者印刷基板等各种分散性，进行最佳 值写入的单个系统板的调整，谋求系统设计容易的同时，可靠性高的半导体系统。另外，如本应用例这样，在DRAM —侧配置熔接器元件的优点有控制LSI采用多种 制造工序，或者把各种标准或功能和部件LSI化，一般在众多制造厂中进行少量多品种的 开发和生产的实情。从而，即使仅添加很少的制造工序和以简单的电路结构就能够具备稳定的可靠性 高的程序元件，但也不限于在所有需要的系统中能够一定具备这样的程序元件。另一方面，在DRAM被标准化了的标准下，进行少品种大量生产的开发·生产。如 果遵从实施方式1，则由于DRAM也是用在其最上层布线的上部形成电阻变化层，从下层一 侧引出电位的结构形成非易失性的电阻变化元件，因此能够灵活运用已有的DRAM的制造 工序或者电路，添加很少的制造工序和以简单的电路结构就能够具备稳定的可靠性高的程 序元件。而且，通过仅把规定个数的熔接器元件配置在DRAM —侧，把其写入以及读出的控 制标准进行标准化，众多控制LSI的开发厂家按照其标准，可以用已有的控制LSI的制造工 序设计熔接器控制电路514，在适用DRAM的系统中，广泛地一般能够在需要时使用本应用 例的熔接器元件。另外，图30(b)中，说明了在DRAM—侧和控制LSI —侧分割配置控制熔接器电路 513和熔接器控制电路514的例子，而也可以是图30(a)那样没有进行分割而配置在DRAM 一侧的结构。
30
另外，本应用例表示了使用DDR标准的DRAM的系统的例子，但不限于该例，也同样 能够适用在搭载多个高速处理器那样的系统等中。(实施方式1的应用例3)第3应用例与作为由各种传感器和半导体装置构成的系统的调整用途有关。图31表示把实施方式1的半导体装置应用在具有外部信息输入装置的系统中的 例子，系统520由传感器521、模拟处理LSI522和数字处理LSI527构成。这里，例示具备外 部信息的输入装置(传感器521)、接受来自该输入装置的输出信号的模拟处理LSI搭载芯 片(以下，称为[模拟处理LSI522])、接受来自模拟处理LSI搭载芯片的输出信号的数字处 理LSI搭载芯片(以下，称为[数字处理LSI527])，作为模拟处理LSI搭载芯片的输出的调 整用的元件，使用实施方式1的半导体装置100的修正电路526混载在模拟处理LSI搭载 芯片中的系统520。传感器521相当于外部信息的输入装置，由音源输入的麦克风或者检测位置变化 的MEMS等构成。模拟处理LSI522由放大器523、LPF (低通滤波器)524、ADC(A_D变换器)525和修 正电路526构成。修正电路526具备本发明实施方式1的构造的程序元件，具有与在应用 例1中适用过的图28表示的救济地址保存寄存器408相同的电路结构，模拟电路的调整方 法由于使用当前一般已知的方法，因此省略详情。数字处理LSI527具有使用该LSI的用途的功能。在以上那样的结构中，通过修正电路526用作为把作为向数字处理LSI授受信号 的ADC525的输出进行微调整的单元，可以进行包括传感器521的制造分散性和构成模拟处 理LSI的各功能块的制造分散性的双方的修正，能够构成高性能的模拟电路系统。模拟处理LSI的集成度不太高，但由于需要抑制了晶体管分散性等的高精度特性 或者高输出特性，因此大多使用加工规则比较缓和的CMOS工序或者Bi-CMOS工序。另一方面，数字处理LSI由于需要高集成、高速处理， 因此大多使用应用了微细加工的CMOS工序。在这样的结构中，如果遵从本实施方式1，则由于也能够用在模拟处理LSI的最上 层布线的上部形成电阻变化层，从下层一侧引出电位的结构形成非易失性的半导体电阻变 化元件，因此能够灵活运用模拟处理LSI的制造工序或程序库，添加很少的制造工序和以 简单的电路结构就能够具备稳定的可靠性高的程序元件，在谋求系统设计容易的同时，由 于在系统板完成以后也可以单独地进行调整，因此能够提供可靠性高的半导体系统。产业上的可利用性本发明的半导体装置作为电子设备的开关，作为调整模拟元件或者存储器元件等 半导体器件的元件特性的装置，进而，作为调整芯片外的大量半导体装置或者传感器等电 子设备的分散性的器件是有效的。
3权利要求
一种半导体装置，其特征在于包括半导体基板；形成在所述半导体基板上的多个晶体管；包含有在所述多个晶体管上经由绝缘层布置在不同层中的布线，在通过施加电压发生电阻变化的电阻变化元件与所述晶体管之间的连接中使用的多层布线构造；形成在所述多层布线构造中的最上层布线上方，与所述最上层布线电连接的第1端子和第2端子，或者形成在所述最上层布线的一部分中的第1端子和第2端子；和配置成包含并接触所述第1端子和所述第2端子中的至少一方端子的上表面的电阻变化层，所述电阻变化元件由所述第1端子、所述电阻变化层和所述第2端子构成。
2.根据权利要求1所述的半导体装置，其特征在于多个所述电阻变化元件的每一个与其它的电阻变化元件之间没有共有所述电阻变化 层，分别有所述第1端子、所述电阻变化层和所述第2端子。
3.根据权利要求1所述的半导体装置，其特征在于所述电阻变化层被配置成包含并接触所述第1端子和所述第2端子的双方的上表面。
4.根据权利要求1所述的半导体装置，其特征在于对于所述电阻变化元件的上表面的覆盖仅用保护膜完成。
5.根据权利要求1所述的半导体装置，其特征在于 所述第1端子的材料与所述第2端子的材料不同。
6.根据权利要求1所述的半导体装置，其特征在于所述第1端子和所述第2端子中的任一方包括由与所述电阻变化层接触的贵金属构成 的电极层。
7.根据权利要求1所述的半导体装置，其特征在于在所述电阻变化层的上表面上，形成有电阻比所述电阻变化层低的导电层。
8.根据权利要求7所述的半导体装置，其特征在于所述导电层包括由与所述电阻变化层接触的贵金属构成的电极层。
9.根据权利要求1至8中任一项所述的半导体装置，其特征在于 所述电阻变化层由过渡金属氧化物构成。
10.根据权利要求9所述的半导体装置，其特征在于所述电阻变化层具有氧浓度不同的2层过渡金属氧化物层，与所述第1端子、所述第 2端子和所述导电层中的任一方接触的所述电阻变化层的部分与所述2层过渡金属氧化物 层中的氧浓高的层相对应。
11.一种半导体装置的制造方法，其特征在于，包括 在半导体基板上形成多个晶体管的工序；在所述多个晶体管上，在经由绝缘层的不同的层上形成布线的工序；在最上层的所述布线上形成与所述最上层的布线电连接的第1端子和第2端子的工序；形成电阻变化层，使得包含并接触所述第1端子或者所述第2端子的至少一方的上表 面的工序；和在所述电阻变化层的整个面上覆盖保护膜的工序。
12.—种半导体装置的制造方法，其特征在于，包括 在半导体基板上形成多个晶体管的工序；在所述多个晶体管上，在经由绝缘层的不同的层上形成布线的工序； 形成电阻变化层使得包含并接触最上层的所述布线的一部分的上表面的工序；和 在所述电阻变化层的整个面上覆盖保护膜的工序。
13.根据权利要求11或12所述的半导体装置的制造方法，其特征在于还包括在所述电阻变化层的上表面上形成电阻比所述电阻变化层低的导电层的工序。
14.一种半导体芯片，其特征在于混载有权利要求1所述的半导体装置和半导体存储器或者模拟处理LSI。
15.一种系统，其特征在于，包括搭载有权利要求1所述的半导体装置的半导体芯片、和与所述半导体芯片电连接，搭 载有半导体存储器的芯片或者搭载了模拟处理LSI的芯片。
16.一种半导体芯片，其特征在于在半导体存储器的不良比特的救济中使用的熔接器电路，编入有权利要求1所述的半 导体装置。
17.—种系统，其特征在于，包括半导体存储器搭载芯片、和与所述半导体存储器搭载芯片电连接的控制LSI搭载芯片，作为半导体存储器的不良比特的救济用途，使用权利要求1所述的半导体装置的熔接 器电路混载在所述控制LSI搭载芯片中。
18.—种系统，其特征在于，包括半导体存储器搭载芯片、和与所述半导体存储器搭载芯片电连接的控制LSI搭载芯片，作为半导体存储器的不良比特的救济用途，使用权利要求1所述的半导体装置的熔接 器电路混载在所述半导体搭载芯片中。
19.一种半导体芯片，其特征在于作为在模拟电路的输出调整中使用的修正电路，编入有权利要求1所述的半导体装置。
20.一种系统，其特征在于，包括外部信息的输入装置、接收来自所述输入装置的模拟输出信号的模拟处理LSI搭载芯 片、和接收来自所述模拟处理LSI搭载芯片的数字输出信号的数字处理LSI搭载芯片，作为所述模拟处理LSI搭载芯片的输出调整用途，使用权利要求1所述的半导体装置 的修正电路混载在所述模拟处理LSI搭载芯片中。
全文摘要
文档编号H01L45/00GK101952954SQ20098010594
公开日2011年1月19日 申请日期2009年6月8日 优先权日2008年6月10日
发明者Shimakawa Kazuhiko, Mikawa Takumi 申请人:Panasonic Corp