专利名称：阵列式大功率集成电路引线框架的制作方法
技术领域：
本实用新型涉及用于半导体封装的引线框架，具体地涉及到使用铜或铜 合金为基础材料的大功率集成电路引线框架。
背景技术：
目前大功率集成电路引线框架上的封装单元呈单行分布，各封装单元两 侧的内外引脚与散热片分别连在两侧框架上。由于电子科技的迅猛发展，电 子产品的要求体积更小，功能更强大，这就要求在电子产品内部要求设计安 装更多的集成电路模块。由于集成电路体积减小的同时需要增加集成电路模 块的数量，就需要进一步减小集成电路封装模块的体积，即縮小集成电路封 装的体积。因此，引线框架体积也在随之縮小，封装设备的利用率越来越低。 发明内容
本实用新型的目的是提供一种陈列式大功率集成电路引线框架，可以提 高封装模具的设备利用率，增大单位时间的产品产量，降低封装成本。
本实用新型是这样实现的由框架及设在框架内的若干个封装单元组
成，封装单元在框架上呈阵列分布，其中行数为偶数行，第2n+l行与第 2n+2行的相邻封装单元在散热片处通过工艺连筋连接，第2n+l行与第2n + 2行的各封装单元的内外引线与框架连接。
引线框架上的封装单元行数越多虽然效率越高，但对封装设备精度要求 也相对较高，设备制造难度大，本实用新型的一个优先方案是封装单元有4 行。
本实用新型引线框架改变了目前该类型产品的封装单元单排分布的封 装形式，采用多排、矩阵式的排列设计，使得一条引线框架上的封装单元个 数成倍增加，提高了封装模具、及后工序的切筋模具、打弯等模具的单位时间的利用率，降低生产成本，适应目前市场对该类产品的需求。
图1是本实用新型结构示意图。
具体实施方式
如图1所示，阵列式大功率集成电路引线框架，由框架l及设在框架l
内的若干个封装单元2组成，封装单元2在框架1上呈阵列分布，其中行数 为4行，每行由若干个封装单元，第1行与第2行、第3行与第4行的同列 封装单元在散热片3处通过工艺连筋4连接，第1行至第4行的各封装单元 的内外引线5、 6与框架1连接。
本实用新型阵列式大功率集成电路引线框架上的封装单元行数也可以 是6行或8行。
权利要求1、阵列式大功率集成电路引线框架，由框架[1]及设在框架内的若干个封装单元[2]组成，其特征是封装单元[2]在框架[1]上呈阵列分布，其中行数为偶数行，第2n+1行与第2n+2行的相邻封装单元在散热片[3]处通过工艺连筋[4]连接，第2n+1行与第2n+2行的各封装单元的内外引线[5、6]与框架[1]连接。
2、 根据权利要求1所述的阵列式大功率集成电路引线框架，其特征是封装 单元[2]有4行。
专利摘要本实用新型公开了一种阵列式大功率集成电路引线框架，由框架[1]及设在框架内的若干个封装单元[2]组成，封装单元[2]在框架[1]上呈阵列分布，其中行数为偶数行，第2n+1行与第2n+2行的相邻封装单元在散热片[3]处通过工艺连筋[4]连接，第2n+1行与第2n+2行的各封装单元的内外引线[5、6]与框架[1]连接。引线框架采用多排、矩阵式的排列设计，引线框架上的封装单元个数成倍增加，提高了封装模具、及后工序的切筋模具、打弯等模具的单位时间的利用率，降低生产成本。
文档编号H01L23/495GK201417769SQ20092017255
公开日2010年3月3日 申请日期2009年6月9日 优先权日2009年6月9日
发明者芮 刘, 华 向, 周逢海 申请人:铜陵丰山三佳微电子有限公司