专利名称：使用无凸块内置层(bbul)封装的封装上封装的制作方法
技术领域：
本发明的实施例总体涉及集成电路封装设计领域，更具体而言，涉及使用无凸块 内置层(BBUL)封装的封装上封装。
背景技术：
随着电子器件尺寸的减小和功能性的增加，集成电路器件封装将需要占据更少空 间。节省空间的一种方式是在封装顶部上组合封装，不过这样可能会导致异常高的ζ高度， 因为传统地，需要提升顶部封装以使底部封装管芯清晰可见。
在附图的图示中通过举例而非限制的方式示出了本发明，在附图中，采用类似的 附图标记表示类似的元件，其中图1是根据本发明的一个示范性实施例的无凸块内置层封装的截面图的图解说 明；图2是根据本发明的一个示范性实施例的另一无凸块内置层封装的截面图的图 解说明；图3是根据本发明的一个示范性实施例的使用无凸块内置层封装的封装上封装 的截面图的图解说明；以及图4是根据本发明的一个示范性实施例的使用无凸块内置层封装的另一封装上 封装的截面图的图解说明；以及图5是适于实现根据本发明的一个示范性实施例的使用BBUL封装的封装上封装 的范例电子设备的方框图。
具体实施例方式在以下描述中，出于解释的目的，阐述了很多具体细节，以便提供对本发明的透彻 理解。但是，对于本领域技术人员而言显而易见的是，能够在不需要这些具体的细节的情况 下实践本发明的实施例。在其他情况下，通过方框图的形式对结构和器件进行了图示，以避 免使本发明变得难以理解。在整个本说明书中引用的“一个实施例”或“实施例”是指在本发明的至少一个实 施例中包含了结合所述实施例描述的特定特征、结构或特性。因而，在整个本说明书的不同 位置出现的词组“在一个实施例中”或“在实施例中”未必都是指同一实施例。此外，可以 在一个或更多实施例中通过任何适当的方式结合所述特定特征、结构或特性。图1是根据本发明的一个示范性实施例的无凸块内置层(BBUL)封装的截面图的 图解说明。如图所示，集成电路封装100包括一个或多个微电子管芯102、微电子管芯有效 表面104、微电子管芯无效表面106、微电子管芯侧面108、包封材料110、第一电介质材料层 112、内置层113、导电迹线114、导电触点116、通孔连接118和互连120和122。
5
微电子管芯102意在代表任何类型的集成电路管芯。在一个实施例中，微电子管 芯102为多核微处理器。微电子管芯102包括有效表面104和平行于有效表面104的无效 表面106，有效表面104包含操作微电子管芯102所需的电连接。通过包封材料110在至少一个侧面108上将微电子管芯102固定就位。包封材料 110包括至少一个基本与有效表面104共面的表面和一个基本与无效表面106共面的表面。 在一个实施例中，有效表面104被置于支撑板上，而包封材料110设置于微电子管芯102周 围。在一个实施例中，包封材料110可以在无效表面106上延伸。第一电介质材料层112设置于有效表面104和包封材料110的至少一部分上。接 下来采用公知的处理方法将内置层113设置于第一电介质材料层112上。导电迹线114设置于第一电介质材料层112和内置层113上并与有效表面104电 接触。导电触点116与导电迹线114耦合，允许集成电路封装100例如通过插座连接电耦合 到电路板。在一个实施例中，导电触点116包括焊料凸块。在另一实施例中，导电触点116 包括焊盘。通孔连接118代表基本平行于侧面108的穿过包封材料110的导电连接。在一个 实施例中，通孔连接118表示通过穿过包封材料110钻孔，然后镀覆并填充而形成的镀覆通 孔。互连120和122表示使通孔连接118分别与微电子管芯有效表面104或导电触点116 电耦合的导电迹线。图2是根据本发明的一个示范性实施例的另一无凸块内置层封装的截面图的图 解说明。如图所示，集成电路封装200包括一个或多个微电子管芯202、微电子管芯有效表 面204、微电子管芯无效表面206、微电子管芯侧面208、包封材料210、封装内核212、第一电 介质材料层214、内置层215、导电迹线216、导电触点218、通孔连接220和互连222和224。微电子管芯202意在代表任何类型的集成电路管芯。在一个实施例中，微电子管 芯202为多核微处理器。微电子管芯202包括有效表面204和平行于有效表面204的无效 表面206，有效表面包含操作微电子管芯202所需的电连接。通过封装内核212在至少一个侧面208上将微电子管芯202固定就位。封装内核 212包括至少一个基本与有效表面204共面的表面和一个基本与无效表面206共面的表面。 在一个实施例中，封装内核212代表多层有机衬底。微电子封装内核212可以具有开口，其 中设置有微电子管芯202。在一个实施例中，包封材料210设置于封装内核212和微电子管 芯202之间，以提供改善的配合或附着。第一电介质材料层214设置于有效表面204和包封材料210的至少一部分上。接 下来使用公知的处理方法将内置层215设置于第一电介质材料层214上。导电迹线216设置于第一电介质材料层214和内置层215上并与有效表面204电 接触。导电触点218与导电迹线216耦合，允许集成电路封装200例如通过插座连接电耦合 到电路板。在一个实施例中，导电触点218包括焊料凸块。在另一实施例中，导电触点218 包括焊盘。通孔连接220表示穿过封装内核212、基本平行于侧面208的导电连接。在一个实 施例中，通孔连接220表示作为制造过程的一部分在封装内核212之内形成的一系列叠置 的微通孔。互连222和224表示使通孔连接220分别与微电子管芯有效表面204或导电触 点218电耦合的导电迹线。
图3是根据本发明的一个示范性实施例的使用无凸块内置层封装的封装上封装 的截面图的图解说明。如图所示，封装上封装组件300包括与第二封装304耦合的集成电 路封装100。尽管被示为包括两个封装，但可以包括任意数量。与通孔连接118耦合的电触 点302将第二封装304与封装100电耦合。可以在封装100和第二封装304之间流入底填 材料，例如环氧树脂。可以在封装100和第二封装304之间在无效表面106上包括热扩散 器306，以辅助散热。在一个实施例中，第二封装304中的集成电路器件包括存储器件。在 一个实施例中，第二封装304中的集成电路器件包括芯片组器件。在一个实施例中，第二封 装204表示多器件芯片尺度封装。在一个实施例中，第二封装204表示另一个无凸块内置 层封装。在一个实施例中，第二封装204表示传统的倒装片封装。图4是根据本发明的一个示范性实施例的使用无凸块内置层封装的另一封装上 封装的截面图的图解说明。如图所示，封装上封装组件400包括与第二封装404耦合的集 成电路封装200。尽管被示为包括两个封装，但可以包括任意数量。与通孔连接220耦合 的电触点402使第二封装404与封装200电耦合。可以在封装200和第二封装404之间流 入底填材料，例如环氧树脂。可以在封装200和第二封装404之间在无效表面206上包括 热扩散器406，以辅助散热。在一个实施例中，第二封装404中的集成电路器件包括存储器 件。在一个实施例中，第二封装404中的集成电路器件包括芯片组器件。在一个实施例中， 第二封装404表示多器件芯片尺度封装。在一个实施例中，第二封装404表示另一个无凸 块内置层封装。在一个实施例中，第二封装404表示传统的倒装片封装。图5是适于实现根据本发明的一个示范性实施例的集成电路封装的范例电子设 备的方框图。电子设备500旨在代表各种各样的常规和非常规电子设备中的任何一种，例 如，膝上电脑、台式电脑、蜂窝电话、无线通信用户单元、无线通信电话基础设施元件、个人 数字助理、机顶盒或者任何将从本发明的教导中获益的电子设备。根据图示的示范性实施 例，电子设备500可以包括如图5所示那样耦合的一个或多个处理器502、存储器控制器 504、系统存储器506、输入/输出控制器508、网络控制器510和输入/输出器件512。电 子设备500的处理器502或其他集成电路部件可以包括使用前文作为本发明实施例描述的 BBUL封装的封装上封装。处理器502可以代表各种各样的控制逻辑中的任何一种，包括但不限于一个或多 个微处理器、可编程逻辑器件(PLD)、可编程逻辑阵列(PLA)、专用集成电路(ASIC)、微控制 器等，但是本发明在该方面不受限制。在一个实施例中，处理器502为Intel 兼容处理器。 处理器502可以具有含有多个可以被(例如)应用程序或操作系统调用的机器级指令的指 令组。存储器控制器504可以代表任何类型的芯片组或控制逻辑，其使系统存储器506 与电子设备500的其他部件接口。在一个实施例中，处理器502和存储器控制器504之间 的连接可以是点到点串行链路。在另一实施例中，可以将存储器控制器504称为北桥。系统存储器506可以代表任何类型的存储器件，其用于存储处理器502已经使用 的或者将被处理器502使用的数据和指令。典型地，尽管本发明在这一方面不受限制，系统 存储器506将由动态随机存取存储器(DRAM)构成。在一个实施例中，系统存储器506可 以由Rambus DRAM (RDRAM)构成。在另一实施例中，系统存储器506可以由双数据率同步 DRAM(DDRSDRAM)构成。
7
输入/输出(I/O)控制器508可以代表任何类型的芯片组或控制逻辑，其使I/ 0器件512与电子设备500的其他部件接口。在一个实施例中，可以将I/O控制器508称 为南桥。在另一实施例中，I/O控制器508可以符合2003年4月15日颁布的Peripheral Component Interconnect(PCI)Express Base Specification, Revision 1.0a, PCI Special InterestGroup0网络控制器510可以代表任何类型的允许电子设备500与其他电子设备或 器件通信的器件。在一个实施例中，网络控制器510可以符合电气和电子工程师学会 (IEEE)802. Ilb标准(1999年9月16日批准，是1999版的ANSI/IEEE标准802. 11的增 补)。在另一实施例中，网络控制器510可以是以太网网络接口卡。输入/输出(1/0)器件512可以代表向电子设备500提供输入或者处理来自电子 设备500的输出的任何类型的器件、外围设备或部件。在上述说明中，出于解释的目的，阐述了很多具体的细节，以提供对本发明的透彻 的理解。但是，对于本领域技术人员而言显而易见的是，能够在不需要这些具体的细节中的 一些细节的情况下实践本发明。在其他情况下，以方框图的形式示出了公知的结构和器件。很多方法是以其最基本的形式描述的，但是在不背离本发明的基本范围的情况 下，可以向所述方法中的任何一个添加操作，或者从其中删除操作，并且可以向所描述的信 息中的任何一个添加信息，或者从其中删减信息。可以预计，对本发明构思的任何数量的变 型均落在本发明的精神和范围内。就此而言，提供具体说明的示范性实施例的目的并非在 于限制本发明，而是对本发明进行举例说明。因而，本发明的范围不由上文提供的具体例子 决定，而仅由权利要求的明确语言决定。
8
权利要求
一种设备，包括微电子管芯，所述微电子管芯具有有效表面、平行于所述有效表面的无效表面以及至少一个侧面；与所述至少一个微电子管芯的侧面相邻的包封材料，其中所述包封材料包括基本与所述微电子管芯的有效表面共面的底表面和基本与所述微电子管芯的无效表面共面的顶表面；所述包封材料中从所述顶表面延伸到所述底表面的通孔连接；设置于所述微电子管芯的有效表面和所述包封材料的底表面的至少一部分上的第一电介质材料层；设置于所述第一电介质材料层上的多个内置层；以及设置于所述第一电介质材料层和所述内置层上并与所述微电子管芯的有效表面电接触的多个导电迹线。
2.根据权利要求1所述的设备，还包括所述顶表面上与所述包封材料中的所述通孔连 接电接触的第二微电子管芯封装。
3.根据权利要求2所述的设备，还包括所述第二微电子管芯封装和所述微电子管芯的 所述无效表面之间的热扩散器。
4.根据权利要求2所述的设备，其中，所述通孔连接包括镀覆通孔。
5.根据权利要求2所述的设备，还包括与所述微电子管芯的有效表面电接触的所述通 孔连接。
6.根据权利要求2所述的设备，还包括与所述内置层上形成的凸块电接触的所述通孔连接。
7.一种电子设备，包括 网络控制器；系统存储器；以及 处理器，其中所述处理器包括微电子管芯，所述微电子管芯具有有效表面、平行于所述有效表面的无效表面以及至 少一个侧面；与所述至少一个微电子管芯的侧面相邻的包封材料，其中所述包封材料包括基本与所 述微电子管芯的有效表面共面的底表面和基本与所述微电子管芯的无效表面共面的顶表所述包封材料中从所述顶表面延伸到所述底表面的通孔连接； 设置于所述微电子管芯的有效表面和所述包封材料的底表面的至少一部分上的第一 电介质材料层；设置于所述第一电介质材料层上的多个内置层；以及设置于所述第一电介质材料层和所述内置层上并与所述微电子管芯的有效表面电接 触的多个导电迹线。
8.根据权利要求7所述的电子设备，还包括所述顶表面上与所述包封材料中的所述通 孔连接电接触的第二微电子管芯封装。
9.根据权利要求8所述的电子设备，其中，所述第二微电子管芯封装包括所述系统存储器。
10.根据权利要求8所述的电子设备，其中，所述第二微电子管芯封装包括芯片组器件。
11.根据权利要求8所述的电子设备，其中所述第二微电子管芯封装包括无凸块内置 层封装。
12.根据权利要求8所述的电子设备，其中所述第二微电子管芯封装包括芯片尺度封装。
13.一种设备，包括微电子管芯，所述微电子管芯具有有效表面、平行于所述有效表面的无效表面以及至 少一个侧面；与所述至少一个微电子管芯的侧面相邻的衬底内核，其中所述衬底内核包括基本与所 述微电子管芯的有效表面共面的底表面和基本与所述微电子管芯的无效表面共面的顶表所述衬底内核中从所述顶表面延伸到所述底表面的通孔连接；设置于所述微电子管芯的有效表面和所述衬底内核的底表面的至少一部分上的第一 电介质材料层；设置于所述第一电介质材料层上的多个内置层；以及设置于所述第一电介质材料层和所述内置层上并与所述微电子管芯的有效表面电接 触的多个导电迹线。
14.根据权利要求13所述的设备，还包括所述顶表面上与所述衬底内核中的所述通孔 连接电接触的第二微电子管芯封装。
15.根据权利要求14所述的设备，还包括所述第二微电子管芯封装和所述微电子管芯 的所述无效表面之间的热扩散器。
16.根据权利要求14所述的设备，其中所述通孔连接包括叠置的微通孔。
17.根据权利要求14所述的设备，还包括与所述微电子管芯的有效表面电接触的所述 通孔连接。
18.根据权利要求14所述的设备，还包括与所述内置层上形成的凸块电接触的所述通 孔连接。
19.一种电子设备，包括网络控制器；系统存储器；以及处理器，其中所述处理器包括微电子管芯，所述微电子管芯具有有效表面、平行于所述有效表面的无效表面以及至 少一个侧面；与所述至少一个微电子管芯的侧面相邻的衬底内核，其中所述衬底内核包括基本与所 述微电子管芯的有效表面共面的底表面和基本与所述微电子管芯的无效表面共面的顶表所述衬底内核中从所述顶表面延伸到所述底表面的通孔连接；设置于所述微电子管芯的有效表面和所述衬底内核底表面的至少一部分上的第一电介质材料层；设置于所述第一电介质材料层上的多个内置层；以及设置于所述第一电介质材料层和所述内置层上并与所述微电子管芯的有效表面电接 触的多个导电迹线。
20.根据权利要求19所述的电子设备，还包括所述顶表面上与所述衬底内核中的所述 通孔连接电接触的第二微电子管芯封装。
21.根据权利要求20所述的电子设备，其中所述第二微电子管芯封装包括所述系统存 储器。
22.根据权利要求20所述的电子设备，其中所述第二微电子管芯封装包括芯片组器件。
23.根据权利要求20所述的电子设备，其中所述第二微电子管芯封装包括无凸块内置层封装。
24.根据权利要求20所述的电子设备，其中所述第二微电子管芯封装包括芯片尺度封装。
全文摘要
在一些实施例中，介绍了使用无凸块内置层(BBUL)封装的封装上封装。就此而言，介绍了一种设备，包括微电子管芯，所述微电子管芯具有有效表面、平行于所述有效表面的无效表面以及至少一个侧面；与所述至少一个微电子管芯的侧面相邻的包封材料，其中所述包封材料包括基本与所述微电子管芯的有效表面共面的底表面和基本与所述微电子管芯的无效表面共面的顶表面；所述包封材料中从所述顶表面延伸到所述底表面的通孔连接；设置于所述微电子管芯的有效表面和所述包封材料表面的至少一部分上的第一电介质材料层；设置于所述第一电介质材料层上的多个内置层；以及设置于所述第一电介质材料层和所述内置层上并与所述微电子管芯的有效表面电接触的多个导电迹线。此外，还公开了其他实施例，并要求保护其权益。
文档编号H01L23/48GK101981691SQ200980110821
公开日2011年2月23日 申请日期2009年5月27日 优先权日2008年6月3日
发明者E·C·帕尔默, J·S·居泽尔 申请人:英特尔公司